KR880004393A - 논리회로도 처리 장치 및 방법 - Google Patents

논리회로도 처리 장치 및 방법 Download PDF

Info

Publication number
KR880004393A
KR880004393A KR1019870010923A KR870010923A KR880004393A KR 880004393 A KR880004393 A KR 880004393A KR 1019870010923 A KR1019870010923 A KR 1019870010923A KR 870010923 A KR870010923 A KR 870010923A KR 880004393 A KR880004393 A KR 880004393A
Authority
KR
South Korea
Prior art keywords
signal line
logic circuit
traced
processing apparatus
signal
Prior art date
Application number
KR1019870010923A
Other languages
English (en)
Other versions
KR910001058B1 (ko
Inventor
세이찌 니시오
Original Assignee
가부시기가이샤 도시바
아오이 죠이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 도시바, 아오이 죠이찌 filed Critical 가부시기가이샤 도시바
Publication of KR880004393A publication Critical patent/KR880004393A/ko
Application granted granted Critical
Publication of KR910001058B1 publication Critical patent/KR910001058B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T11/00—2D [Two Dimensional] image generation
    • G06T11/20—Drawing from basic elements, e.g. lines or circles
    • G06T11/203—Drawing of straight lines or curves
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G1/00—Hand manipulated computing devices
    • G06G1/16—Hand manipulated computing devices in which a straight or curved line has to be drawn through related points on one or more families of curves

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Debugging And Monitoring (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

내용 없음

Description

논리회로도 처리 장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 논리 회로도 처리 장치의 블록도.
제2도는 본 발명의 제1실시예의 신호 추적 절차를 도시한 플로우챠트.
제3도는 본 발명의 신호 추적 동작설명에 도움이 되는 논리회로의 한예를 도시한 블록도.

Claims (19)

  1. (a) 논리 회로도에서 원 신호 또는 원 신호선을 지정하기 위한 수단, (b) 지정된 원신호 또는 원 신호선과 관련된 복수의 신호선을 추적하여 복수의 추적된 신호선의 표시속성을 다른 비추적된 신호선의 표시속성을 변경하기 위한 수단, (c) 추적된 신호선을 다른 비추적된 신호선과 다른 방법으로 표시하기 위한 수단을 구비한 것을 특징으로 하는 논리회로도 처리 방치.
  2. 제1항에 있어서, 상기 원 신호 지정 수단이 키보드인 것을 특징으로 하는 논리 회로도 처리 장치.
  3. 제1항에 있어서, 상기 원 신호 지정 수단이 마우즈인 것을 특징으로 하는 논리 회로도 처리 장치.
  4. 제1항에 있어서, 상기 신호선 추적 수단이 메모리 장치에 기억된 프로그램에 따라서 그리고 추적된 논리 회로를 기초로하여 작성되어 메모리 장치내에 기억되는 네트 테이블 및 표시 속성 테이블과 결합하여 신호 추적 동작과 표시 속성 변경 동작을 실행하기 위한 메모리 장치를 가진 CPU인 것을 특징으로 하는 논리회로도 처리 장치.
  5. 제4항에 있어서, 네트 테이블을 신호선 명칭, 소스 노드 명칭, 소스 단자의 종류, 행선 노드 명칭, 행선 단자의 종류, 표시 속성값 및 죄표를 나타내는 것을 특징으로 하는 논리회로도 처리 장치.
  6. 제4항에 있어서, 노드 테이블은 노드 명칭, 노드의 종류, 단자의 종류 및 관련 신호선 명칭 사이의 관계를 나타내는 것을 특징으로 하는 논리회로도 처리장치.
  7. 제1항에 있어서, 복수의 추적된 신호선은 지정된 신호가 통과되는 신호선, 지정된 신호선이 접속되는 논리 소자 및 이미 추적된 신호선이 접속되는 논리 소자에 접속되는 신호선인 것을 특징으로 하는 논리 회로도 처리 장치.
  8. 제1항에 있어서, 추적된 신호선은 비추적된 신호선과는 다른 색상으로 표시되는 것을 특징으로 하는 논리 회로도 처리 장치.
  9. 제1항에 있어서, 추적된 신호선은 비추적된 신호선 보다 굵은 선으로 표시되는 것을 특징으로 하는 논리 회로도 처리 장치.
  10. 제1항에 있어서, 추적된 신호선은 비추적된 신호선과 가시적으로 구별될 수 있는 선의 종류로 표시되는 것을 특징으로 하는 논리회로도 처리 장치.
  11. 제10항에 있어서, 추적된 신호선과 파선, 실선, 일점 쇄신 및 이점 쇄선중 어느 하나로 표시되는 것을 특징으로 하는 논리회로도 처리 장치.
  12. 제1항에 있어서, 신호선은 지정된 원 신호선으로부터 시작하여 논리 게이트로 추적되는 것을 특징으로 하는 논리 회로도 처리 장치.
  13. 제1항에 있어서, 신호선은 지정된 원 신호선으로부터 시작하여 메모리 소자로 추적되는 것을 특징으로 하는 논리 회로도 처리 장치.
  14. 제1항에 있어서, 신호선은 지정된 원 신호선으로부터 시작하여 출력단자로 추적되는 것을 특징으로하는 논리 회로도 처리장치.
  15. 제1항에 있어서, 신호선은 지정된 원 신호선으로부터 시작하여 지정된 연속 단으로 추적되는 것을 특징으로 하는 논리 회로도 처리장치.
  16. 제1항에 있어서, 신호선은 논리회로도의 입력측으로부터 출력측으로 추적되는 것을 특징으로 하는 논리회로도 처리 장치.
  17. 제1항에 있어서, 신호선이 논리회로도의 출력측에서 입력측으로 추적되는 것을 특징으로 하는 논리회로도 처리장치.
  18. (a) 논리 회로도상에 원 신호 명칭을 지정하는 단계, (b) 지정된 원 신호에 대응하는 표시 속성값을 변경시키도록 네트 테이블에서 지정된 원 신호를 조사하는 단계, (c) 행선 노드 명칭에 대응하는 노드의 종류가 출력단자 인지의 여부를 검사하도록 노드 테이블에서 지정된 원신호에 대응하는 행선 노드 명칭을 조사하는 단계, (d) "예"인 경우 그 단계를 완료하는 단계, (e) "아니요"인 경우 노드 테이블에서 그 단자가 출력이 결정된 관련 신호선 명칭을 조사하는 단계, (f) 관련 신호선 명칭에 대응하는 표시 속성값을 변경시키도록 네트 테이블에서 결정된 관련 신호선 명칭을 조사하는 단계, (g) 노드의 종류가 출력단자로서 결정될때까지 (b)에서 (d)까지의 상기 단계를 반복하는 단계, (h) 지정된 원신호에 의해 영향받은 추적된 신호선을 다른 비추적된 신호선과 가시적으로 구별할 수 있는 방법으로 표시하는 단계를 포함하는 것을 특징으로 하는 논리 회로도 처리 방법.
  19. 제18항에 있어서, (a) 추적 모드와 표시 속성값을 지정하는 단계, (b) 지정된 표시 속성값에 따라서 표시 속성값을 변경하는 단계, (c) 현재의 추적동작이 추적 모드에서 지정되었던 소자에 도달하였는지 검사하는 단계, (d) "예"인 경우, 추적 동작을 종료하는 단계, (e) 지정된 추적모드에서 추적 동작이 완료될때까지 추적 동작을 반복하는 단계를 추가로 포함하는 것을 특징으로 하는 논리 회로도 처리 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870010923A 1986-09-30 1987-09-30 논리 회로도 처리 장치 및 방법 KR910001058B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP61232337A JPH0785250B2 (ja) 1986-09-30 1986-09-30 論理回路図処理装置
JP61-232337 1986-09-30
JP232337 1986-09-30

Publications (2)

Publication Number Publication Date
KR880004393A true KR880004393A (ko) 1988-06-07
KR910001058B1 KR910001058B1 (ko) 1991-02-23

Family

ID=16937618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870010923A KR910001058B1 (ko) 1986-09-30 1987-09-30 논리 회로도 처리 장치 및 방법

Country Status (4)

Country Link
US (1) US4855726A (ko)
JP (1) JPH0785250B2 (ko)
KR (1) KR910001058B1 (ko)
GB (1) GB2197569B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220512A (en) * 1990-04-19 1993-06-15 Lsi Logic Corporation System for simultaneous, interactive presentation of electronic circuit diagrams and simulation data
US5751592A (en) * 1993-05-06 1998-05-12 Matsushita Electric Industrial Co., Ltd. Apparatus and method of supporting functional design of logic circuit and apparatus and method of verifying functional design of logic circuit
JP3124417B2 (ja) * 1993-07-13 2001-01-15 三菱電機株式会社 論理シミュレーションシステム及び論理シミュレーション方法
JP3374996B2 (ja) * 1993-11-12 2003-02-10 理想科学工業株式会社 印刷画像位置表示装置
JP3351651B2 (ja) 1995-04-07 2002-12-03 富士通株式会社 会話型回路設計装置
US5870309A (en) * 1997-09-26 1999-02-09 Xilinx, Inc. HDL design entry with annotated timing
US5949690A (en) * 1997-09-26 1999-09-07 Xilinx, Inc. Schematic design entry with annotated timing
US6625789B2 (en) * 2000-04-14 2003-09-23 Hitachi, Ltd. Computer-readable medium for recording interface specifications
JP2001331541A (ja) * 2000-05-18 2001-11-30 Nec Corp 配線接続確認装置及び確認方法並びにそのプログラムを記載した記録媒体
US6564365B1 (en) * 2001-08-03 2003-05-13 Hewlett-Packard Development Company, L.P. Method of simultaneously displaying schematic and timing data
US7423646B2 (en) * 2005-11-08 2008-09-09 Microsoft Corporation Smart shape insert
US8629380B2 (en) 2007-03-23 2014-01-14 Graphic Packaging International, Inc. Susceptor with corrugated base

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656603A (en) * 1984-03-01 1987-04-07 The Cadware Group, Ltd. Schematic diagram generating system using library of general purpose interactively selectable graphic primitives to create special applications icons
US4710763A (en) * 1984-10-19 1987-12-01 Texas Instruments Incorporated Method for generating and displaying tree structures in a limited display area
JPS6221907A (ja) * 1985-07-19 1987-01-30 ゼニヤ海洋サ−ビス株式会社 浮桟橋等の連結装置

Also Published As

Publication number Publication date
JPH0785250B2 (ja) 1995-09-13
US4855726A (en) 1989-08-08
GB2197569B (en) 1991-01-02
KR910001058B1 (ko) 1991-02-23
JPS6386076A (ja) 1988-04-16
GB8723004D0 (en) 1987-11-04
GB2197569A (en) 1988-05-18

Similar Documents

Publication Publication Date Title
KR880004393A (ko) 논리회로도 처리 장치 및 방법
KR850005636A (ko) 컴퓨터 표시 시스템
KR840006145A (ko) 수치 제어 가공방식(數値制御加工方式)
KR900002458A (ko) 사용하지 않는 게이트의 삭제방법 및 그것을 사용한 마스터 슬라이스 반도체 집적회로장치의 제조방법
KR960009118A (ko) 집적회로 시뮬레이터 및 집적회로 시뮬레이션방법
KR920008626A (ko) 곡선근사방법
KR900016891A (ko) 직선 쇼트벡터에 의해 표시된 형상의 세그멘트 타입 판정 방법 및 시스템
KR880006614A (ko) 소프트 웨어 개발 지원 시스템에 있어서의 표시 방법
KR850002903A (ko) 단말처리장치
KR920018572A (ko) 입출력양식 커스토마이즈방법
KR910003522A (ko) 화상처리시스템의 처리입력방식
CN116501318B (zh) 表单创建方法、装置、电子设备及计算机可读存储介质
KR830006734A (ko) 단 말 장 프
KR850003591A (ko) 수평 평활 스크롤링 시스템 및 방법
KR0164826B1 (ko) 리니어 폰트 어드레스 발생회로
KR960002756A (ko) 반도체장치 제조용 캐드(cad)장치 및 반도체장치의 제조방법
JPS6362073A (ja) デイレイ観察装置
JPH01133176A (ja) 論理回路ブロック切出しシステム
KR920010408A (ko) 디스플레이 단말기에서의 화면속성 선택방법
JPH04246775A (ja) 電子回路のシミュレーション方法
JPH0778195A (ja) 回路設計ｃａｄにおけるデータ更新方式
JPS63100575A (ja) 論理回路図のバス線強調表示方式
KR850000716A (ko) 표시제어장치
JPH03100867A (ja) 論理シミュレーション結果表示方式
JPH03154133A (ja) トレース処理方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030130

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee