KR910000800B1 - 회로기판 및 그 제조방법 - Google Patents

회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR910000800B1
KR910000800B1 KR1019870010406A KR870010406A KR910000800B1 KR 910000800 B1 KR910000800 B1 KR 910000800B1 KR 1019870010406 A KR1019870010406 A KR 1019870010406A KR 870010406 A KR870010406 A KR 870010406A KR 910000800 B1 KR910000800 B1 KR 910000800B1
Authority
KR
South Korea
Prior art keywords
coating
rubber
epoxy
metal
component
Prior art date
Application number
KR1019870010406A
Other languages
English (en)
Other versions
KR880004727A (ko
Inventor
알. 챈트 피터
Original Assignee
피란 코포레이션
디. 모간 파이어스톤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US06/909,256 external-priority patent/US4707394A/en
Application filed by 피란 코포레이션, 디. 모간 파이어스톤 filed Critical 피란 코포레이션
Publication of KR880004727A publication Critical patent/KR880004727A/ko
Application granted granted Critical
Publication of KR910000800B1 publication Critical patent/KR910000800B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H05K3/387—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive for electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/066—Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12389—All metal or with adjacent metals having variation in thickness
    • Y10T428/12396—Discontinuous surface component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y10T428/31515—As intermediate layer
    • Y10T428/31522—Next to metal

Abstract

내용 없음.

Description

회로기판 및 그 제조방법
제1도는 상당히 확대되고 다소 일그러진 크리고 그려진 성분을 갖는 본 발명의 제조 공정중 한 시점동안의 회로기판 어셈블리에 대한 일부 횡단면도.
제2도는 회로 기판의 제조공정중 다음 단계에서의 회로기판 어셈블리에 대한 일부 횡단면도.
제3도는 최종 제조 단계에서의 회로 기판 어셈블리의 일부 횡단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 스브스트레이트 12 : 피복
14 : 도전성 금속층 16 : 포토레지스트 패턴
18 : 도전성 패드
본 발명은 회로 기판에 관한 것이며, 특히 도전성 금속층이 회로 패턴을 지지하는 수지 서브스트레이트(substarate)상에 회로 패턴을 형성하여 상기 수지 서브스트레이트에 단단히 결합되는 그러한 회로 기판의 새로운 제조 방법과, 상기 제조 방법으로 잘 한정되고 잘 결합되어 제조된 회로 기판에 관한 것이다.
인쇄 회로 기판을 상기 제조하기 위하여. 수지 또는 세라믹 서브스트레이트에 박판을 적층하고, 회로 패턴을 에칭하며, 도금액으로 회로 패턴을 화학 증착하고, 진공 경화에 의해 도전성 금속층 또는 패턴을 증착하고, 분사 처리후, 회로 패턴을 두꺼운 금속 침착층을 전기 침착하는 단계를 포함하여, 인쇄 회로 기판을 만들기 위해 여러 가지 기술이 이용되었다.
종래의 구리 피복된 회로 기판은 구리 피복층을 형성하기 위해 구리막과 함께 열과 압력하에서 압축되는 에폭시 수지 침투 유리 피복을 여러층 사용하여 제조된다. 구리에 에폭시/유리수지를 침투시킨 가공재의 점착력을 증가시키기 위하여, 유리의 접촉면은 거친 산화면을 형성하도록 처리된다. 최종 피막 강도는 재유동에 폭시가 구리막의 미세 거칠음 산호물 표면으로 흐를 때 입력 상태하에서 재유동 에폭시를 기계적으로 점착시킴으로써, 그리고 에폭시 수지를 산화구리에 화학적으로 점착시키으로써 정해진다. 이와 같은 구리 피복 기판은 감법 처리를 이용하여 즉, 도전성 패턴의 희망 회로 소자 사이에서 구리를 제거하여, 인쇄 회로 기판을 제조하는데 이용된다.
모서리가 잘 다듬어진 회로 패턴을 얻기 위한 시도에서, 공업은 금속층의 두께를 감소시켜 왔고, 금속층과 그 아래의 서브스트레이트 사이의 양호한 결합을 얻어내는데 대한 문제점은 증가해 왔다. 따라서, 라인폭과간격이 여러해 전에 공통적으로 0.008내지 0.015인치였던 곳에서, 현재에는 0.003내지 0.007인치의 라인폭과 간격(때로는 0.001인치 가량의 라인폭과 간격)이 요구되고 있다.
폭과 간격이 좁으면 좁을수록, 뚜렷히 한정하기 위해서는 금속층이 더 얇아야만 한다. 공지된 바와 같이, 에칭될 구리 침착층이 두꺼울수록 다시 에칭될 범위는 더 커진다. 따라서, 미세한 라인을 형성하기 위해서는 에칭될 구리 박층을 구비해야 하고, 희망하는 라인이 미세할수록 구리는 더 얇아져야 한다. 필요한 극히 얇은 구리층을 이용하여 박막적층 기판을 제조하는 것은 실현 불가능하므로, 공업은 가법 처리 또는 반가법 처리 즉, 서브스트레이트 상에 금속을 증착하는 방식으로 전향되었다.
그와 같은 가법 처리에 있어서의 주문제점은 경화된 에폭시층위에 침착된 구리층을 점착하는 문제이다. 점착은 양면으로 할 수 있는 것이 아니므로, 피막 강도는 박막/보드층에서 얻을 수 있는 강도와 동일하지는 않다. 이러한 결점을 극복하기 위하여 많은 기술과 방법이 시도되어 왔으나, 실제적인 제조 효율의 방식에서는 아무것도 완전히 극복되지는 않았다. 금속층과 그 아래의 서브스트레이트 사이의 결합 또는 피막강도를 개선하기 위하여 제안되었던 기술중에서는 중간 점착성 코팅을 적용하고, 금속층을 적용하기 전에 서브스트레이트를 에칭하거나 거칠게 하는 등의 기술이 있다. 일반적으로, 이러한 기술을 결합 강도를 개선하는데 영향을 미쳤지만, 일정하게 양호한 결합을 만들지는 못했으며 실제로 가격의 부가와 처리에 있어서의 문제점을 수반하였다.
본 발명의 목적은 얇은 금속층이 아래의 수지 서브스트레이트상에 침착되어 단단히 결합되는 회로 기판을 제조하기 위한 새로운 가법 처리법을 제공하는 것이다.
본 발명의 또 다른 목적은 개개의 회로 부분이 아래의 서브스트레이트에 양호하게 점착된 소형화된 호로의 제조에 도움을 주는 처리법을 제공하는 것이다.
본 발명의 또 다른 목적은 비교적 경제적이고 신속하게 실행될 수 있는 처리 법을 제공하는 것이다.
본 발명의 또 다른 목적은 도전성 패턴이 수지 서브스트레이트에 단단히 부착되는 그러한 도전성 패턴을 형성하기 위하여 폭이 비표적 좁고 간격이 조밀한 비교적 얇은 금속 침착을 이용하는 회로 기판을 제공하는 것이다.
상기와 목적과 관련된 목적은 수지 서브스트레이트에 단단히 결합된 금속화된 회로 패턴을 갖는 회로 기판을 제조하기 위한 처리법에서 쉽게 얻을 수 있는데, 여기서 수지 서브스트레이트는 에폭시 중합체 성분과, 이 성분과 최소한 180℉의 온도에서 반응하는 고무 성분을 포함하는 제제형의 유동 혼합물로 피복된다. 고무 성분은 에폭시 중합체 성분의 무게비로 50 내지 200% 포함하고, 피복은 0.0005내지 0.015인치의 두께를 갖는다.
이 피복은 에폭시 중합체 성분의 부분 교차 연결을 실현하고 고무와 에폭시 중합체와의 상호 작용을 하도록 부분적으로 경화된다. 피복의 노출된 표면은 미세 다공성면을 만들도록 에칭된다. 구리 또는 다른 적절한 금속은 피복의 표면상에 침착되어, 미세 다공성면의 리세스내로 연장되는 미세구조를 갖는 도전층을 형성하게 되다. 그위에 금속이 침착되어, 구리층상에 도전성 패턴을 형성하게 된다. 열과 압력은 도전성 패턴을 제공하기 위하여 금속의 전기침착 이전이나 또는 이후에 피복과 금속 침착에 적용된다. 최종적으로, 피복을 완전히 겨와시키기 위해서 열과 압력이 가해지고, 이로써 피복을 금속층에 단단히 결합하고 금속 패턴을 피복을 통해 수지 서브스트레이트에 단단히 결합하게 된다.
양호한 예로서, 고무 혼합 중합체(interpolymer)는 비닐과 카복실에서 선택된 기능 집단에 의해 종결되는 부타디엔과 아크릴로니트릴의 혼합 중합체를 포함하느 저분자 중량 다기능 반응 고무성분이다. 상기 고무 혼합 중합체는 27℃에서 100,000 내지 400,000cps의 브루크필드(Brook field) 점성을 가지며, 되도록 120,000 내지 300,000의 점성을 갖는다. 기능 터미널 집단은 추가의 중합 기간동안 에폭시 중합체 성분과 접촉한다.
바람직한 예로써, 에칭 단계는 화학 부식제를 이용하여 노출면을 부식시켜 다공성 특성을 형성한다. 다른 예로서, 에칭 단계는 플라즈마를 이용하여 피복의 노출면을 부식시켜 다공성 특성을 형성할 수도 있다.
양호한 피복 조성물은 터미널 기능 집단이 비닐 집단인 그러한 고무 성분을 이용하며, 고무성분은 중량비로 100 내지 200%의 에폭시 중합체 성분을 포함한다.
피복을 부분적으로 경화시키는 단계는 피복에서 250 내지 350℉의 온도를 최소한 2시간 동안 발생하는 단계를 포함하고, 피복을 완전히 경화하는 단계는 피복에서 280 내지 350℉의 온도를 최소한 2시간동안 발생하는 단계를 포함한다. 양호한 공정에서, 피복을 최소한 부분적으로 최종적으로 경화시키니 위하여 일과 압력을 인가하는 단계는 피복에 도전성 패턴을 형성한다. 일반적으로, 구리 또는 다른 금속의 연속층은 초기에 피복상에 침착되고, 그후에 도전성 패턴의 소자 사이에 있는 층을 제거하도록 선택적으로 에칭된다. 피복의 최종 경화는 도전성 패턴의 전체 두께를 제공하도록 금속의 전기 침작 이전에 실행되거나 또는, 양호한 예로는, 최소한 침작된 금속의 일부를 피복에 새겨 넣음으로써 기계적 점착성을 증가시키도록 상기 전기 침착 이후에 실행된다.
위에서 설명된 바와 같이, 본 방법은 도전성 금속 패턴이 적층 피복을 통하여 그 아래의 서브스트레이트에 단단히 결합되는 그러한 최종의 회로 기판 구조체를 만들기 위한 일련의 단계를 수반한다. 이 공정에서, 일반적으로 다음의 단계가 수반된다.
초기에, 통상적으로 섬유가 첨가된 에폭시나 또는 다른 수지 서브스트레이트인 서브스트레이트는 본 발명의 특정 피복 제제형으로 피복되고, 이 피복은 부분적으로 경화된다. 피복의 노출 표면은 에칭되어 다공성 표면 특성을 제공하고, 금속층은 피복의 표면상에 침착된다. 그위에 더 두꺼운 금속 침착이 희망하는 도전성 패턴으로 형성된다. 열과 압력이 도전성층 또는 패턴과 피복에 적용되고, 피복을 완전히 경화하고 피복을 금속층에 단단히 결합함으로써, 금소 패턴을 피복을 통하여 서브스트레이트에 결합한다.
본 발명은 종래의 서브스트레이트를 이용하여, 어셈블리 회로 기판의 강도와 디멘죤 안정성을 제공한다. 일반적으로, 유리가 첨가된 에폭시 수지나 또는 다른 강화 수지재가 그러한 스브스트레이트용으로 사용된다. 세라믹 서브스트레이트를 사용할 수도 있다.
공지된 바와 같이, 도전성 회로는 서브스트레이트의 한면 또는 양면상에 형성될 수 있다. 도전성 회로는 금속 패턴에서 용망되는 특성에 따라서 금, 은, 팔라듐, 알루미늄 및 그 합금을 포함하는 다른 도전성 금속이 사용될 수도 잇지만, 일반적으로 구리로 형성된다. 침착될 금속 용액으로부터의 화학적 도금 또는 무전해 침착, 진공 경화, 스퍼터링 및 그와 유사한 처리를 포함하여 도전성층을 형성하기 위하여 여러 가지 기술이 사용될 수도 있다. 무전해 침착이 이용될 경우, 침착이 이루어질 표면을 사전 처리하여, 이 표면을 촉매적으로 활성화시키고 금속 이온이 용액으로부터 도금되게 한다.
구리나 또는 다른 침착된 금속과, 아래의 서브스트레이트에 강하게 결합될 중간 피복은 에폭시 중합체 성분과, 최소한 180℉의 상승된 온도에서 상기 에폭시 중합체와 상호 작용하는 고무 중합체와 상호 작용하는 고무 중합체를 포함하는 액체 조성물을 실온에서 포함한다. 고무 성분은 에폭시 중합체 성분에 대한 중량비로 최소한 50%, 양호하게는 에폭시 중합체 성분에 대한 중량비로 100 내지 200% 포함한다. 이와 같이하여, 피복내에 분산된 얼마정도의 에폭시 입자와의 에폭시-고무 매트릭스를 갖는 피복을 형성하게 된다. 이것은 2상(two-phase) 물질의 제2의상으로서 고무 또는 에폭시-고무 입자와 에폭시의 매트릭스를 형성하는 하위의 고무를 이용하는 다른 시스템과 대조된다. 더 나아가, 대부분의 바람직한 조성물은 고무 성분이 에폭시중합체의 중량에 대해 120 내지 200%를 포함하는 그러한 조성물이다.
양호한 고무 조성물은 반응 터미널 집단을 갖춘 저분자량 다기능 부타디엔/아크릴로니트릴 혼합중합체이다. 이러한 터미널 집단은 비닐과 카복실로 구성된 집단으로부터 바람직하게 선택된다. 비닐 집단을 갖춘 집단을 체인 종결 집단으로서 이용하고, 비닐 당량 700 내지 1500(양호하게는 900 내지 1300), 아크릴로니트릴 함유량 14 내지 20%(양호하게는 15 내지 18%)를 가지고서, 상당히 양호한 결과가 얻어졌다. 27℃에서 브루크필드 점성은 125,000과 375,000cps사이이며, 양호하게는 200,000 내지 300,000cps의 범위이다. 이러한 고무성분의 예는 오하이오주 클리블런드 소재의 비.에프.굳어치 캄파니에 의해 판매된 HYCAR 1300×23이다.
사용될 고무의 다른 종류는 고무 체인용 카복실 종결체를 갖는 고무가 있다. 이러한 고무는 15 내지 22%의 아크릴로니트릴 함유량을 가지며 양호하게는 16내지 20%의 함유량을 가지고, 카복실 함유량은 25 내지 35의 산가, 양호하게는 27 내지 31의 산가(또는, 약 0.045 내지 0.060의 백의 대한 카복실 당량)로 규정된다. 이러한 고무는 27℃에서 100,000 내지 200,000cps, 양호하게는 110,000 내지 160,000cps의 브루크필드 점성을 가질 것이다. 이러한 고무의 예로는 HYCAR 1300×8이라는 호칭으로 비.에프.굳리치 캄파니에 의해 판매된 고무가 있다. 굳리치는 또한 이들 고무를 3600의 분자량(Mn)과 1.8의 관능성(functionality)을 갖는 것으로 규정한다.
양호한 비닐 종결 고무를 이용하여, 고무 함유량은 에폭시 중합체 성분의 100 내지 200%의 범위에 있는 것이 바람직하다. 카복실 종결 고무를 이용하여, 고무 함유량은 되도록 에폭시 중합체 성분에 대한 무게비로 50%를 포함하는 것이 바람직하다.
점성을 제어하거나 또는 다른 성분의 용해를 돕기 위하여 용매를 포함하여 바람직한 특성을 제공하기 위해, 다른 물질이 피복 제제형에 합체될 수도 있다. 적절한 용매는 아세톤, 비닐 톨루엔. 스틸렌, 메틸 에틸 케톤, 메틸렌 클로라이드, 메틸 이소부틸 케톤 및 에틸 길콜 아세테이트를 포함한다. 길콜 에테르는 몇가지 제제형에서 사용될 수도 있다. 안티몬 산화물과 같은 방화제가 포함될 수도 있으며, 방화재는 여러가지 브로민 조성물일 수도 있다.
2단계 경화를 위한 기회를 제공하는 에폭시 성분에 대한 고온 경화제는 화합물내에 합체된다. 디시안디아미드는 특히 효과적인 것으로 입증되었고, 디메틸포름아미드에서 쉽게 용해된다. 벤질디메틸아민과 같은 제3아민은 촉진제로서 유용하다.
에폭시 중합체는 전형적으로 에피콜로로히드린과 비스페놀 A의 반응 산물이다. 몇가지 예에서, 반응 산물은 본래의 불꽃 방화재를 제공하도록 브롬화될 수 있다. 에폭시 중합체 시스템의 혼합물은 이들이 조화될수 있는 한 이용될 수 있으며, 이들 혼합물은 방화재를 포함하여 특성의 균형을 이루는데 바람직하게 이용된다. 전형적으로, 에폭시 중합체 성분은 410 내지 480의 에폭시드 당량을 가지며, 약 415 내지 450의 당량을 갖는 것이 바람직하다.
피복 화합물의 점성은 사용될 피복 방법과 희망하는 두께에 따라서 조정되어야 한다. 일반적으로, 점성은 직경이 0.125인치인 구멍을 이용하는 잔 컵(Zahn Cup)으로 측정했을 때 3 내지 60초 범위에 있으며, 5내지 50초의 범위에 있는 것이 좋다. 침액 피복을 위해서 양면 회로 기판용으로 바람직한 유출 시간은 잔 컵으로 측정하여 약 15 내지 25초이고, 다층 기판용으로 바람직한 유출 시간은 잔 컵으로 측정하여 약 6 내지 12초이다.
피복은 어떤 적절한 기술에 의해 적용되며, 침액 및 로울러 피복은 간단하고 고효율적이다. 피복은 0.0005내지 0.015인치의 두께를 가지며, 약 0.0007 내지 0.005인치를 갖는 것이 바람직하다.
서브스트레이트에 피복을 입힌후, 초기의 부분 경화의 결과로, 만약 저분자량 고무 성분이 사용되었을 경우 저분자량 고무 성분의 추가 중합을 일으키고, 에폭시드의 부분 교차 연결을 행하게 하며, 고무 성분과 에폭시가 상호 작용을 하게 만든다. 일반적으로, 이로 인하여, 2 내지 5시간 동안 피복 (및 그 아래의 서브스트레이트)이 약 230 내지 300℉의 온도로 되고, 바람직하게는 약 3 내지 5시간동안 240 내지 260℉의 온도로 되는 상황을 유발한다. 명백히, 처리 조건은 피복이 완전히 경화되지 않게 하여 어느 정도의 열가소성이 남도록 선택되어야 한다.
적용된 피복의 부분 경화에 뒤이어, 노출된 표면은 미세 다공성 표면 특성을 형성하도록 에칭되어야 한다. 양호하게, 그리고 가능 편리하게, 중크롬산 칼륨, 황산, 그리고 그 혼합물과 같은 옥시던트를 이용한 화학적에칭 처리에 의해 에칭이 이루어진다. 다른 예로서, 산소, 암모니아 또는 질소의 플라즈마에 노출시키는 것과 같은 기술은 미세 다공성 특성을 형성하기 위해 희망된 표면 거칠기에 영향을 미칠 것이다. 고려될 수 있는 다른 기술은 기계적 마모, 피복제에서 쉽게 부식시킬 수 있거나 용해할 수 있는 성분의 분산(그리고 이 응용단계 다음에 에칭함), 엠보싱을 위해 초기 경화전에 피복의 표면상에 사전에 거칠게 만든 방출 필름을 적용하는 등의 기술이 있다.
미세 다공성 특성을 제공하기 위해 피복을 에칭한 후, 도전성 금속층은 1) 전체 표면에 걸쳐서 균일층으로서 피복위에 침착된 후 후속으로 에칭되어 희망한 패턴을 남기거나 또는, 2) 침착을 저지하는 적절할 레지스트를 재공하므으로써 어떤 패턴으로 침착되거나 한다. 이미 설명된 바와 같이, 양호한 기술인 진공 경화 및 무전해 화학 침착을 포함하여, 침착에 영향을 미치도록 여러 가지 기술이 이용될 수 있다. 무전해 침착은 표면의 내부 활성화를 필요로 한다. 바람직하기로는 약 50내지 70×10-6인치의 피복이 좋다.
금속층이 미세 다공성 표면상에 침착되므로, 침착은 노출 표면상에서 비교적 매끈하다할지라도, 공유접촉영역에 있는 표면을 따를 거이고, 따라서 공유접촉 영역에서 미세 거칠기를 나탄 보일 것이다.
포톨지스트 패턴은 보통 침착층위에 형성되고, 따라서 희망하는 도전성 금속 패턴의 전체 두께는 종래의 전기도금 기술에 의해 형성된다. 일반적으로 패턴의 총 두께는 1.0 내지 30.0×10-4인치 정도일 것이며, 보통 약 5.0 내지 15.0×10-4인치이다.
도전성 패턴이 전기도금에 의해 완전히 형성된 후, 포토레지스트는 제거도고 원래의 얇은 금속층은 항상 도전성 소지사이에서 에칭되어, 피복의 표면을 노출시킨다.
양호한 공정에 따라서, 회로 기판은 최종의 경화 직동에 들어가게 되고, 여기서 회로 기판은 피복의 최종경화에 영향을 미치는 열과 압력하에 혼이게 된다. 일반적으로, 요구된 온도는 약 2 내지 6시간동안 280 내지 350℉ 정도이며, 압력은 보통 1.0 내지 300sing 정도이다. 압력은 희망한 온도에 영향을 미치도록 가열될 수도 있는 다듬질된 금속 플래튼(platen) 사이에 상기 기판을 배치함으로써 편리하게 영향을 받는다. 이 경화단계에서, 피복 화합물은 회로 패턴의 원 금속층의 미세 거칠기 표면으로 흘러들어, 그들 사이에 중간 표면 접촉을 형성한다. 따라서, 피복은 막/ 기판 적층 처리에서 이루었던 방식과 유사한 방식으로 도전성 패턴에 결합시킨다.
다른 예로서, 부분 처리된 회로 기판은 도전성 패턴 제공하기 위하여 금속의 전체 두게의 전기 침착전에 피복을 위한 최종 경화 단계의 처리를 받게된다. 가열과 압력으로, 금속층의 노출 표면을 매끈하게 하고 금속층을 최소한 부분적으로 피복내에 새겨 넣었다. 이와 같이 함으로써 전기 침착 단계동안 쉽게 채워지는 금속층에서 소규모의 불연속을 남길 수도 있다. 이러한 초기 경화 단계는 피복에서 전기 침착의 두께의 일부의 삽입에 의해 이루어지는 기계적 점착 대한 더 큰 장점을 저감시키는 것으로 보이나, 결과적으로 전기 침착된 금속상에 더 매끈한 표면을 형성하는 것으로 나타나고 있다.
교차 결합 에폭시 중합체와 고무 중합체 사이의 상호작용의 정확한 특성은 완전히 이해되지는 않는다. 양호한 저분자량 다기능 고무를 사용함에 있어서, 기능 집단 사이의 실제 반응을 발생하는 것을 확신된다. 고분자량 고무를 이용할 때, 몇가지 상호 작용이 발생하며, 이것은 고무 체인을 따라서의 이중 결합에서나 또는, 팬던트(pendant)집단 및 교차 결합 위치에서 부가제일 수도 있다. 어떤 경우에서든, 상기 처리는 고무와 에폭시의 결합을 형성하여, 얼마간의 에폭시 중합체에 분산된 상기 결합의 매트릭스를 포함하는 산출물을 형성하게 된다. 에칭후, 표면에 있는 고무 성분은 미세 다공성을 제공하의해 부식제에 의해 부식된다.
초기 경화 단계에서의 중합체의 양과 최종 경화 단계에서 이용된 온도 및 압력에 따라서, 도전성 패턴은 부분적으로나 또는 전체적으로 피복내에 삽입되어 평면 회로를 만들게 된다. 바람직하기로는, 압력은 그 두께의 최소한 10%와 같은 크기의 도전성 패턴을 삽입하기에 충분하다. 이것은 더 큰 표면 영역이 피복과 금속 패턴 사이에서 접촉하기 때문에 점착성을 강화시키는 것으로 확신된다. 어느 경우이든지, 금속층의 초기 부분을 침착할 때와 그 후속 경화 단계에서 피복의 표면상에서의 미세 다공성 특성은 금속층과 피복 사이에 극히 높은 점착도를 형성시키며, 따라서 피복을 통해 서브스트레이트로 극히 높은 점착도를 형성시킨다. 매 인친당 10 내지 20파운드의 피일(peel) 강도가 종래 방식으로 쉽게 얻어질 수 있다.
위에서 설명한 바와 같이, 서브스트레이트는 서브스트레이트로의 양 표면위와 상기 서브스트레이트의 양표면위에 형성된 도전성 패턴위에 피복될 것이다. 더 나아가, 다중 기판은 조합되고 결합되어, 다층 어셈블리를 형성하게 된다.
위에서 설명한 바와 같이, 여러 가지 서브스트레이트는 현재의 처리에서 사용될 수 있다. 더 나아가, 크롬과 티탄과 같은 제 1금속의 스트라이크(strike) 또는 매우 얇은 피복이 금속 결합을 개선하는데 사용될 수 있고, 따라서 상기 피복위에 침착된 구리와 같은 제 2금속층을 개선하는데 사용할 수 있다. 이러한 처리후, 회로 기판에 도전성 패턴용으로 바람직한 두께를 형성하기 위하여 구리 또는 다른 금속을 침착하는 단계가 뒤따른다.
위에서 설명된 공정에 대해서는 첨부 도면에서 설명된 제1도에는 서브스트레이트(10), 피복(12) 및 초기 금속층(14)이 도시된다. 제2도에서 알 수 있는 바와 같이, 포토레지스트 패턴(16)은 도전성 금속층(14)의 표면상에 형성되고, 상기 금속층(14)상에 전기 도금된 비교적 두꺼운 금속으로 침착된 도전성 패드(18)가 형성된다. 제3도에서, 포토레지스터패턴(16)을 제거하고 도전성 패드(18) 사이의 금속층(14)을 에칭한 후 도전성 패턴을 이루는 도전성 패드(18) 및 금속층(14)은 가열과 압력에 의해서 피복(12)의 수지속으로 부분적으로 삽입된다.
본 발명의 실시예는 다음의 특정 실시예이며, 여기서 모든 부분은 달리 표시된지 않는 한은 무게에 의한 것이다.
[실시예 1]
기본 물질 또는 서브스트레이트는 두께가 약 0.060인치인 다목적용 평가된 에폭시/유리적층이다.
다음의 화합물의 피복 제제형은 2.0 내지 2.0×10-3인치의 두께로 피복될 침액이다.
Figure kpo00001
적용후, 피복은 가압 공기 오븐에서 4시간동안 250℉로 부분적으로 경화된다.
부분 경화된 피복을 갖춘 기본 물질은 중크롬산 칼륨, 황산, 오르토라요오드산 및 물을 포함하는 에칭 용액에 의해 표면이 미세 다공성으로 되게 만드는 에칭 처리에 들어간다. 희망한 정도의 에칭을 위해서, 피복된 베이스 물질은 온도가 40℃인 용액을 같는 에칭용액에서 3.5분간 침액된다. 이 처리 단계에서는 피복의 표면에서 아크릴로니트릴 고무 부분을 제거한다.
건조후, 얇은 구리 피복은 진공 경화에 의해 50 내지 70×10-6인치의 두께로 피복된 베이스 물질에 적용된다. 포토레지스트는 노출되고 현상되어 소망하는 회로 패턴을 만들고, 그 다음에 패턴은 약 1온스/(피트)2의 칭에 의해 제거 된다.
이 단계에서, 기판은 두 강철판 사이에서 접촉 압력하에 배치되고, 290℉의 오븐내에 약 4시간 동안 배치된다. 이 기간동안, 부분 경화된 피복은 재유동되고 구리 회로 패턴에 결합되어, 최종 결합은 미세 거칠기의 초기 구리층에 재유동 피복을 점착함으로써 실행되어, 약 12파운드/인치의 피일 강도를 형성하게 된다.
[실시예 2]
실시예 1에 따라서 기본물질을 준비한 후, 다음의 제제형의 피복이 적용된다.
Figure kpo00002
이 시스템의 초기 경화는 290℉에서 4시간 동안 실행되고, 최종 경화는 300℉에서 5시간동안 실행된다.
실시예 1의 나머지 단계는 반복된다.
[실시예 3]
FR-4형 에폭시/유리 서브스트레이트가 사용되고, 실시예 1의 공정에서의 피복은 호재 정격을 유지하기 위하여 다음의 제제형을 갖는다.
Figure kpo00003
[실시예 4]
상기의 실시예에서 설명된 공정의 변형예로서, 최종 경화 단계는 초기 금속층의 증착후, 그리고 금속의 전기 침착 이정에 실행되어, 전체 두께의 패턴을 제공하게 된다.
실시예 1에서 제시도니 공정은 피복의 두께가 약 1.5 내지 2.0×10-3인치이고, 최종 경화단계는 부분 처리된 기판을 280℉의 온도로 250psi에서 3시간동안 처리하여 진공 경화된 침착을 형성한 후 실행된다. 이 단계에서 열과 압력을 적용한 후, 전공 경화된 침착층을 실제로 피복에 삽입된 것으로 나타난다.
전기도금후, 도전성 패턴의 표면은 평평하고, 피일 강도는 12.6파운드/인치로 나타나있다.
따라서, 상기의 상세한 설명과 실시예로부터, 본 발명의 공정은 비교적 간단하면서도 침착된 금속층과 그 아래의 수지 기판 사이의 양호한 결합을 이루는데 있어 효율이 높은 기술을 제공함을 알 수 있다. 에폭시가 채워지고 변형된 고무 중합체로 특징지워지는 피복에 의해 제공되는 우수한 점성으로 인해 10내지 20파운드/인치의 피일강도가 용이하면서도 일정하게 획득될 수 있다. 공정이 쉽게 실행되고 결합 강도가 쉽게 얻어지기 때문에 야호한 라인 한정 및 정밀한 간격 띄우기는 쉽게 이루어질 수 있다.

Claims (26)

  1. 수지 기판에 단단히 결합된 금속화된 회로 패턴을 갖춘 회로 기판의 제조 방법에 있어서, (a)(i) 부타디엔과 아크릴로니트릴의 혼합 중합체를 포함하는 저분자량의 다기능 반응 고무 성분과, (ii) 에폭시 중합체 성분을 포함하되, 상기 성분들은 최소한 180℉의 온도에서 상호 작용하고, 상기 고무 성분은 에폭시 중합체 성분의 중량비로 50 내지 200%를 포함하는 상황에 있는, 그러한 상기 두 성분을 포함하는 제제형의 혼합물로, 수지 서브스트레이트를 0.0005 내지 0.015인치의 두께로 피복하는 단계와, (b) 상기 피복을 부분 경화시켜, 상기 에폭시 중합체 성분의 교차 결합을 형성하고 고무를 더 중합하며, 상기 고무와 에폭시 중합체 성부을 상호 작용하게 만드는 단계와, (c) 피복의 노출 표면을 에칭하여 미세 다공성 표면을 형성하는 단계와, (d)피복의 미세 다공성 표면상에 금속을 침착하여, 상기 미세 다공성 표면의 홈으로 연장되는 미세 제제형으로 도전성 층을 형성하는 단계와, (e) 상기 도전성 층위에 금속을 전기 침착하여 이와 함께 도전성 패턴을 형성하는 단계와, (f) 적어도 상기 금속층과 피복에 열과 압력을 적용하여 상기 피복을 완전히 경화시키며, 이로써 상기 피복을 상기 금속층에 단단해 결합하고, 상기 피복을 통해 상기 도전성 패턴을 상기 수지 서브스트레이트에 결합하는 단계를 포함하는 것을 특징으로 하는 회로 기판 제조 방법.
  2. 제1항에 있어서, 상기 열과 압력을 적용하는 단계는 상기 단계 또는 금속의 전기 침착후에 실행되는 것을 특징으로 하는 회로 기판 제조 방법.
  3. 제1항에 있어서, 상기 열과 압력을 적용하는 단계는 상기 단계 또는 금속의 전기 침착후에 실행되는 것을 특징으로 하는 회로 기판 제조 방법.
  4. 제1항에 있어서, 상기 고무 혼합 중합체는 비닐과 카복실에서 선택돈 터미널 기능 집단을 구비하는 것을 특징으로 하는 회로 기판 제조 방법.
  5. 제1항에 있어서, 상기 고무 혼합 중합체는 17℃에서 100 내지 400,000cps의 브루크필드 점성을 갖는 것을 특징으로 하는 회로 기판 제조 방법.
  6. 제1항에 있어서, 상기 기능 단자 집단은 그 경화 단계동안 에폭시 중합체 성분과 상호 작용하는 것을 특징으로 하는 회로 기판 제조 방법.
  7. 제1항에 있어서, 상기 에칭 단계는 화학 부식제르 이용하여, 상기 피복의 노출 표면을 부식시키고 미세 다공성 특성을 형성하는 것을 특징으로 하는 회로 기판 제조 방법.
  8. 제1항에 있어서, 상기 에칭 단계는 플라즈마를 이용하여, 상기 피복의 노출 표면을 부식시키고 미세 다공성 특성을 형성하는 것을 특징으로 하는 회로 기판 제조 방법.
  9. 제1항에 있어서, 상기 금속층은 진공 금속화의 방법에 의하여 침착되는 것을 특징으로 하는 회로 기판 제조 방법.
  10. 제1항에 있어서, 상기 금속층은 무전해 화학 침해에 의해 금속 용액으로부터 침착되는 것을 특징으로 하는 회로 기판 제조 방법.
  11. 제1항에 있어서, 상기 터미널 기능 집단은 비닐 집단이며, 상기 고무 성분은 에폭시 중합체 성분의 중량비로 100 내지 200%를 포함하는 것을 특징으로 하는 회로 기판 제조 방법.
  12. 제1항에 있어서, 상기 피복의 부분 경화 단계는 최소한 2시간 동안 피복내에 250내지 350℉의 온도를 형성하는 단계를 포함하며, 상기 피복의 완전 경화 단계는 최소한 2시간동안 피복내에 280 내지 350℉의 온도를 형성하는 단계를 포함하는 것을 특징으로 하는 회로 기판 제조 방법.
  13. 제1항에 있어서, 상기 열과 압력을 적용하는 단계에서는 피복내에 상기 도전성층을 최소한 부분적으로 삽입하는 것을 특징으로 하는 회로 기판 제조 방법.
  14. 제1항에 있어서, 연속 금속층이 상기 피복상에 초기 침착되고, 그후 상기 도전성 패턴의 소자 사이에서 상기층 제거하도록 선택적으로 에칭되는 것을 특징으로 하는 회로 기판 제조 방법.
  15. 수지 기판에 단단히 결합된 금속화된 회로 패턴을 구비한 회로 기판의 제조 방법에 있어서, (a) 최소한 180℉의 온도에서 상호 작용하는 고무 성분과 에폭시 중합에 성분을 포함하되, 상기 고무 성분은 에폭시 중합체 성분의 중량비로 50 내지 200%를 포함하는 상황하에 있는, 그러한 상기 두 성분을 포함하는 제제형의 액체 혼합물로, 수지 기판을 0.0005 내지 0.015인치의 두께로 피복하는 단계와, (b) 상기 피복을 부분 경화시켜, 상기 에폭시 중합체 성분 부분 교차 결합을 형성하고 상기 고무와 에폭시 중합체 성분을 상호 작용시켜 상호 작용된 고무와 에폭시 성분의 매트릭스를 형성하는 단계와, (c) 피복의 노출된 표면을 부식시켜 미세 다공성 표면을 형성하는 단계와, (d) 피복의 상기 미세 다공성 표면상에 금속을 침착시켜, 상기 미세 다공성 표면의 홈으로 연장된 미세제제형을 갖는 도전성층을 형성하는 단계와, (e) 상기 도전성층에 열과 압력을 적용하여 상기 피복을 완전히 경화시키며, 이로써 상기 피복을 상기 금속층에 단단히 결합하고 상기 피복을 통해 상기 도전성 패턴을 상기 수지 기판에 결합하고, 상기 열과 압력으로, 상기 피복내에 상기 도전성 패턴의 두께의 적어도 10%의 깊이로 상기 도전성 패턴을 삽입하는 단계와, (f) 상기 도전성층 위에 금속을 전기 침착하여, 이와 함께 도전성 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 회로 기판 제조 방법.
  16. 제15항에 있어서, 상기 고무는 최종 금속 경화 단계동안 상기 에폭시 프리폴리머(prepolymer)성분과 상호 작용하는 기능 터미널 집단을 구비하는 것을 특징으로 하는 회로 기판 제조 방법.
  17. 제15항에 있어서, 상기 에칭 단계는 화학 부식제를 이용하여, 상기 피복의 노출 표면을 부식시키고 미세 다공성 표면특성을 형성하는 것을 특징으로 하는 회로 기판 제조 방법.
  18. 제15항에 있어서, 상기 금속층은 진공 금속화의 방법에 의해 침착되는 것을 특징으로 하는 회로 기판의 제조 방법.
  19. 제15항에 있어서, 상기 고무 성분은 기능 비닐 집단에 의해 종결되는 부타디엔과 아크릴로니트릴의 혼합 중합체를 포함하는 저분자량의 다기능 반응 고무인 것을 특징으로 하는 회로 기판의 제조 방법.
  20. 제19항에 있어서, 상기 고무 혼합 중합체는 비닐과 카복실로부터 선택된 터미널 기능 집단을 구비하는 것을 특징으로 하는 회로 기판 제조 방법.
  21. (a) 수지 기판과, (b) 상호 작용된 고무/에폭시 중합체의 매트리스를 제공하기 위하여 상호 작용하는 고무 성분과 에폭시 중합체를 함유하되, 상기 고무 성분은 중간 피복의 중량비로 최소한 35%를 포함하는 상황에 있는, 상기 기판의 한 표면상의 0.0005 내지 0.015인치 두께의 중간 피복과, (c) 상기 피복상에서 회로를 제공하고, 상기 피복과의 공유 접촉 영역에서 미세 제제형을 구비하여 상기 미세 제제형이 피복은 상기 금속층과 상기 도전성 패턴을 단단히 결합하고 따라서 상기 피복을 통하여 상기 서브트레이트에 단단히 결합하는 상황하에 있는 그러한 금속성 도전성 패턴을 포함하는 것을 특징으로 하는 회로 기판.
  22. 제21항에 있어서, (a) 최소한 180℉의 온도에서 상호 작용하는 고무 성분 및 에폭시 중합체 성분을 포함하는 제제형의 액체 혼합물로 피복하되, 단, 상기 고무 성분을 에폭시 중합체 성분의 중량비로 50내지 200%를 포함하며, 상기 피복은 0.0005내지 0.015인치의 두께를 갖는 상황에 있는, 그러한 상기 액체 혼합물로 수지 서브스트레이트를 피복하는 단계와, (b) 피복을 부분 경화시켜 상기 에폭시 중합체 성분의 부분 교차 결합을 형성하고, 상기 고무와 에폭시 중합체 성분을 상호 작용시켜 상호 작용된 고무와 에폭시 성분의 혼합물을 형성하는 단계와, (c)상기 피복의 노출된 표면을 에칭하여 미세 다공성 표면을 형성하는 단계와, (d) 상기 피복의 상기 미세 다공성 표면상에 금속을 침착하여, 상기 미세 다공성 표면의 홈으로 확장되는 미세 제제형을 갖는 도전성층을 형성하는 단계와, (e) 상기 도전성층 위에 금속을 전기 침착하여 이와 함께 도전성패턴을 형성하는 단계와, (f) 적어도 상기 도전성층과 피복에 열과 압력을 적용하여 상기 피복을 완전히 경화시키고, 이로써 상기 피복을 상기 금속층에 단단히 결합하여, 따라서 상기 피복을 통하여 상기 도전성 층을 상기 수지 서브스트레이트에 단단히 결합하고, 상기 열과 압력으로, 상기 도전성 패턴의 두께의 최소한 10%의 두께로 상기 도전성 패턴을 상기 피복에 삽입하는 단계를 포함하는 방법에 의해 제조되는 것을 특징으로 하는 회로 기판.
  23. 제22항에 있어서, 상기 고무 혼합 중합체는 비닐 및 카본실로부터 선택된 터미널 기능 집단을 구비하는 것을 특징으로 하는 회로 기판.
  24. 제22항에 있어서, 상기 고무 혼합 중합체는 270℃에서 100 내지 400000cps의 브루크필드 점성을 갖는 것을 특징으로 하는 회로 기판.
  25. 제22항에 있어서, 상기 고무 성분은 기능 비닐 집단에 의해 종결되는 부타디엔 및 아크릴로니트릴의 혼합 중합체를 포함하는 저분자량의 다기능 반응 고무이며, 상기 고무 성분은 에폭시 중합체 성분의 중량비로 100 내지 200%를 포함하는 것을 특징으로 하는 회로 기판.
  26. 제21항에 있어서, 상기 고무 성분은 상기 피복의 중량비로 최소한 50%를 포함하는 것을 특징으로 하는 회로 기판.
KR1019870010406A 1986-09-19 1987-09-19 회로기판 및 그 제조방법 KR910000800B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US06/909,256 US4707394A (en) 1986-09-19 1986-09-19 Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby
US909256 1986-09-19
US090043 1987-08-31
US07/090,043 US4797508A (en) 1986-09-19 1987-08-31 Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby
US90043 1998-06-03

Publications (2)

Publication Number Publication Date
KR880004727A KR880004727A (ko) 1988-06-07
KR910000800B1 true KR910000800B1 (ko) 1991-02-08

Family

ID=26781596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870010406A KR910000800B1 (ko) 1986-09-19 1987-09-19 회로기판 및 그 제조방법

Country Status (8)

Country Link
US (2) US4797508A (ko)
JP (1) JPH0666547B2 (ko)
KR (1) KR910000800B1 (ko)
AU (1) AU608245B2 (ko)
CA (1) CA1262778A (ko)
DE (1) DE3731298A1 (ko)
FR (1) FR2606580B1 (ko)
GB (1) GB2196992B (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1003524B (zh) * 1985-10-14 1989-03-08 株式会社日立制作所 无电浸镀金溶液
US4859268A (en) * 1986-02-24 1989-08-22 International Business Machines Corporation Method of using electrically conductive composition
US4797508A (en) * 1986-09-19 1989-01-10 Firan Corporation Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby
US4961259A (en) * 1989-06-16 1990-10-09 Hughes Aircraft Company Method of forming an interconnection by an excimer laser
US5100501A (en) * 1989-06-30 1992-03-31 Texas Instruments Incorporated Process for selectively depositing a metal in vias and contacts by using a sacrificial layer
EP0457071A3 (en) * 1990-05-12 1992-09-16 Du Pont De Nemours (Deutschland) Gmbh Process for generating fine conductor lines
US5194698A (en) * 1990-09-11 1993-03-16 Hughes Aircraft Company Apparatus and method using a permanent mandrel for manufacture of electrical circuitry
US5689428A (en) * 1990-09-28 1997-11-18 Texas Instruments Incorporated Integrated circuits, transistors, data processing systems, printed wiring boards, digital computers, smart power devices, and processes of manufacture
JPH04207097A (ja) * 1990-11-30 1992-07-29 Nitto Denko Corp フレキシブル配線板
TW203675B (ko) * 1991-08-28 1993-04-11 Mitsubishi Gas Chemical Co
KR0126455B1 (ko) * 1992-05-18 1997-12-24 가나이 쯔또무 수지재료의 접착강도 측정방법
US5242535A (en) * 1992-09-29 1993-09-07 The Boc Group, Inc. Method of forming a copper circuit pattern
JPH06169175A (ja) * 1992-11-30 1994-06-14 Nec Corp 多層印刷配線板及びその製造方法
US5785789A (en) * 1993-03-18 1998-07-28 Digital Equipment Corporation Low dielectric constant microsphere filled layers for multilayer electrical structures
US5567550A (en) * 1993-03-25 1996-10-22 Texas Instruments Incorporated Method of making a mask for making integrated circuits
US5805402A (en) * 1993-06-09 1998-09-08 Ut Automotive Dearborn, Inc. Integrated interior trim and electrical assembly for an automotive vehicle
US5785532A (en) * 1993-06-09 1998-07-28 United Technologies Automotive, Inc. Power distribution box and system
ES2106530T3 (es) * 1993-06-09 1997-11-01 United Technologies Automotive Caja de conexion hibrida.
JP2665134B2 (ja) * 1993-09-03 1997-10-22 日本黒鉛工業株式会社 フレキシブル回路基板及びその製造方法
US6271482B1 (en) 1994-08-23 2001-08-07 Thomas & Betts International, Inc. Conductive elastomer interconnect
US5949029A (en) * 1994-08-23 1999-09-07 Thomas & Betts International, Inc. Conductive elastomers and methods for fabricating the same
JP2760952B2 (ja) * 1994-12-27 1998-06-04 インターナショナル・ビジネス・マシーンズ・コーポレイション 回路板の製造方法
US6048465A (en) * 1995-11-06 2000-04-11 International Business Machines Corporation Circuit board and fabrication method thereof
US5936818A (en) * 1995-12-08 1999-08-10 Ut Automotive Dearborn, Inc. Interior trim panel and electrical harness apparatus for an automotive vehicle
US6180221B1 (en) 1996-10-28 2001-01-30 Thomas & Betts International, Inc. Conductive elastomer for grafting to thermoplastic and thermoset substrates
US6117539A (en) * 1996-10-28 2000-09-12 Thomas & Betts Inernational, Inc. Conductive elastomer for grafting to an elastic substrate
US5995380A (en) * 1998-05-12 1999-11-30 Lear Automotive Dearborn, Inc. Electric junction box for an automotive vehicle
US6631551B1 (en) * 1998-06-26 2003-10-14 Delphi Technologies, Inc. Method of forming integral passive electrical components on organic circuit board substrates
US5986747A (en) * 1998-09-24 1999-11-16 Applied Materials, Inc. Apparatus and method for endpoint detection in non-ionizing gaseous reactor environments
US6414500B1 (en) * 1999-05-14 2002-07-02 Mitsubishi Denki Kabushiki Kaisha Test socket for an electronic circuit device having improved contact pins and manufacturing method thereof
US6281576B1 (en) 1999-06-16 2001-08-28 International Business Machines Corporation Method of fabricating structure for chip micro-joining
WO2001019139A1 (fr) * 1999-09-07 2001-03-15 Ibiden Co., Ltd. Plaque chauffante en ceramique
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
US20010033478A1 (en) * 2000-04-21 2001-10-25 Shielding For Electronics, Inc. EMI and RFI shielding for printed circuit boards
US6569491B1 (en) * 2000-08-09 2003-05-27 Enthone Inc. Platable dielectric materials for microvia technology
KR100380722B1 (ko) * 2001-06-12 2003-04-18 삼성전기주식회사 접착강도가 개선된 절연필름 및 이를 포함하는 기판
US20050045585A1 (en) * 2002-05-07 2005-03-03 Gang Zhang Method of electrochemically fabricating multilayer structures having improved interlayer adhesion
KR20040042315A (ko) * 2002-11-14 2004-05-20 삼성전기주식회사 절연층의 두께 편차가 감소된 절연필름, 그 제조방법 및이를 이용한 다층 인쇄회로기판
US7001658B2 (en) * 2003-04-28 2006-02-21 Eastman Kodak Company Heat selective electrically conductive polymer sheet
JP4351129B2 (ja) * 2004-09-01 2009-10-28 日東電工株式会社 配線回路基板
US8465855B2 (en) * 2008-07-16 2013-06-18 International Business Machines Corporation Protective coating of magnetic nanoparticles
JP5545983B2 (ja) * 2010-05-10 2014-07-09 電気化学工業株式会社 基板の製造方法及び回路基板の製造方法
US20140004352A1 (en) * 2012-06-29 2014-01-02 Integran Technologies Inc. Metal-clad hybrid article having synergistic mechanical properties

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB981061A (en) * 1960-03-25 1965-01-20 Radio & Allied Ind Ltd Improvements in and relating to plating processes
US3226256A (en) * 1963-01-02 1965-12-28 Jr Frederick W Schneble Method of making printed circuits
US3312754A (en) * 1963-09-20 1967-04-04 Continental Can Co Resinous compositions comprising (a) butadiene-acrylonitrile-carboxylated terpolymer, (b) polyepoxide, (c) flexibilizing polymer, and (d) dicyandiamide
DE1646090A1 (de) * 1965-04-26 1971-08-19 Hilbert Sloan Verfahren zum Verbinden eines Metallniederschlages mit einer elektrisch nichtleitenden Unterlage
AT310285B (de) * 1966-02-22 1973-09-25 Photocircuits Corp Verfahren zur Herstellung eines Schichtkörpers für gedruckte Schaltungen
GB1155257A (en) * 1966-05-31 1969-06-18 Tokyo Shibaura Electric Co A Method of Metal Plating on the Surface of Polymer Articles.
DE1590753A1 (de) * 1966-10-01 1970-05-14 Telefunken Patent Verfahren zur Herstellung einer doppelseitig mit Leitungszuegen bedeckten Isolierstoffplatte mit metallisierten Loechern
US3639500A (en) * 1968-05-09 1972-02-01 Avery Products Corp Curable pressure sensitive adhesive containing a polyepoxide a carboxylated diene polymer and an acrylic ester tackifier
NL6808469A (ko) * 1968-06-15 1969-12-17
GB1355332A (en) * 1970-02-18 1974-06-05 Formica Int Process for preparing metallised insulating substrates
US3737339A (en) * 1970-12-18 1973-06-05 Richardson Co Fabrication of printed circuit boards
US3956041A (en) * 1972-07-11 1976-05-11 Kollmorgen Corporation Transfer coating process for manufacture of printing circuits
US3910992A (en) * 1972-09-28 1975-10-07 Goodrich Co B F Liquid vinylidene-terminated polymers
US3892819A (en) * 1973-03-21 1975-07-01 Dow Chemical Co Impact resistant vinyl ester resin and process for making same
ZA763010B (en) * 1975-07-25 1977-04-27 Kollmorgen Corp New polymeric substrates for electroless metal deposition
US4254186A (en) * 1978-12-20 1981-03-03 International Business Machines Corporation Process for preparing epoxy laminates for additive plating
JPS5593287A (en) * 1979-01-08 1980-07-15 Hitachi Ltd Method of fabricating printed circuit board
DE2916006C2 (de) * 1979-04-20 1983-01-13 Schoeller & Co Elektronik Gmbh, 3552 Wetter Verfahren zur Herstellung von haftfesten Metallschichten auf Unterlagen, insbesondere aus Kunststoffen
DE3008143C2 (de) * 1980-03-04 1982-04-08 Ruwel-Werke Spezialfabrik für Leiterplatten GmbH, 4170 Geldern Verfahren zum Herstellen von gedruckten Leiterplatten mit Lochungen, deren Wandungen metallisiert sind
US4389268A (en) * 1980-08-06 1983-06-21 Tokyo Shibaura Denki Kabushiki Kaisha Production of laminate for receiving chemical plating
US4444848A (en) * 1982-01-04 1984-04-24 Western Electric Co., Inc. Adherent metal coatings on rubber-modified epoxy resin surfaces
US4402998A (en) * 1982-01-04 1983-09-06 Western Electric Co., Inc. Method for providing an adherent electroless metal coating on an epoxy surface
JPS5890795A (ja) * 1982-09-29 1983-05-30 株式会社東芝 印刷回路板の製造方法
US4476285A (en) * 1983-03-02 1984-10-09 The United States Of America As Represented By The Secretary Of The Navy Rubber modified epoxy adhesive
JPS59228785A (ja) * 1983-06-10 1984-12-22 松下電工株式会社 金属面積層板の製法
US4511757A (en) * 1983-07-13 1985-04-16 At&T Technologies, Inc. Circuit board fabrication leading to increased capacity
US4469777A (en) * 1983-12-01 1984-09-04 E. I. Du Pont De Nemours And Company Single exposure process for preparing printed circuits
US4517050A (en) * 1983-12-05 1985-05-14 E. I. Du Pont De Nemours And Company Process for forming conductive through-holes through a dielectric layer
US4572764A (en) * 1984-12-13 1986-02-25 E. I. Du Pont De Nemours And Company Preparation of photoformed plastic multistrate by via formation first
US4797508A (en) * 1986-09-19 1989-01-10 Firan Corporation Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby
US4707394A (en) * 1986-09-19 1987-11-17 Firan Corporation Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby

Also Published As

Publication number Publication date
GB2196992B (en) 1991-05-01
DE3731298A1 (de) 1988-04-14
US4797508A (en) 1989-01-10
GB2196992A (en) 1988-05-11
FR2606580A1 (fr) 1988-05-13
FR2606580B1 (fr) 1993-10-15
JPH0666547B2 (ja) 1994-08-24
AU7849787A (en) 1988-03-24
AU608245B2 (en) 1991-03-28
US4853277A (en) 1989-08-01
CA1262778A (en) 1989-11-07
JPS63158893A (ja) 1988-07-01
KR880004727A (ko) 1988-06-07
GB8721695D0 (en) 1987-10-21

Similar Documents

Publication Publication Date Title
KR910000800B1 (ko) 회로기판 및 그 제조방법
US4707394A (en) Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby
US6630743B2 (en) Copper plated PTH barrels and methods for fabricating
US4582564A (en) Method of providing an adherent metal coating on an epoxy surface
US4444848A (en) Adherent metal coatings on rubber-modified epoxy resin surfaces
US5509557A (en) Depositing a conductive metal onto a substrate
JPS63286580A (ja) 表面模様付きのポリイミドフィルムから作製された金属被覆積層製品
US4597828A (en) Method of manufacturing printed circuit boards
US4402998A (en) Method for providing an adherent electroless metal coating on an epoxy surface
WO1989001990A1 (en) Process for fabricating multilayer circuit boards
US4810326A (en) Interlaminate adhesion between polymeric materials and electrolytic copper surfaces
JPH0628941B2 (ja) 回路基板及びその製造方法
US3267007A (en) Bonding metal deposits to electrically non-conductive material
GB2066582A (en) Method of forming printed circuit
JPS61265894A (ja) 穿孔されたスル−ホ−ルめつきプリント回路パネル製造用の電気絶縁基板材料の製法
US4254186A (en) Process for preparing epoxy laminates for additive plating
GB2090476A (en) Electrical conductors arranged in multiple layers and preparation thereof
JPH07106767A (ja) 多層配線基板およびその製造方法
JPH03173196A (ja) 無電解金属化用のラミネートおよびこれから作られたプリント回路および該ラミネートの製造法
US3793106A (en) Process for forming plastic parts having surfaces receptive to adherent coatings
CA1281142C (en) Method for producing circuit board with deposited metal patterns and circuit boards produced thereby
JPS61219196A (ja) 電子回路用プリント基板
JPH01308628A (ja) エポキシ樹脂から成る基材、および導体板の製法
JPH1126933A (ja) 無電解めっき用フィルム状接着剤及びこれを用いたプリント配線板の製造方法
JPS58190094A (ja) プリント回路板用素材及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee