KR900019363A - 적분기 회로 - Google Patents
적분기 회로 Download PDFInfo
- Publication number
- KR900019363A KR900019363A KR1019900006595A KR900006595A KR900019363A KR 900019363 A KR900019363 A KR 900019363A KR 1019900006595 A KR1019900006595 A KR 1019900006595A KR 900006595 A KR900006595 A KR 900006595A KR 900019363 A KR900019363 A KR 900019363A
- Authority
- KR
- South Korea
- Prior art keywords
- input
- current
- memory cell
- current memory
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/028—Current mode circuits, e.g. switched current memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
- G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 적분기의 제1실시예의 회로선도, 제4도는 본 발명에 따른 적분기의 제2실시예의 회로 선도.
Claims (5)
- 샘플된 전기 전류의 형태를 갖는 입력 신호를 적분하기 위한 적분기 회로로서, 입력 신호를 수신하는 입력수단 및 출력 신호를 이용가능하게 만드는 출력과, 제1 및 제2전류 메모리 셀과, 제1전류 메모리 셀의 출력은 제2전류 메모리 셀의 입력에 접속시키는 수단과, 제2전류 메모리 셀의 제1출력은 제1전류 메모리 셀의 입력에 접속시키는 수단과, 적분기의 입력 수단을 제1 및 제2전류 메모리 셀의 입력에 접속시키는 수단과, 제2전류 메모리 셀의 제2출력을 적분기의 출력에 접속시키는 수단을 구비하며, 상기 제1전류 메모리 셀은 각 샘플링 주기의 제1부분동안 출력에서, 선행 샘플 주기의 제2부분 동안 입력에 인가된 전류에 관련된 전류를 발생하도록 배열되며, 상기 제2전류 메모리 셀은 각 샘플링 주기의 제2부분동안 출력에서, 샘플링 주기의 제1부분동안 입력에 인가된 전류에 관련된 전류를 발생하도록 배열되어지는 직분기 회로에 있어서, 적분기 회로는 또한 다른 입력신호를 수신하기 위한 다른 입력을 구비하며, 상기 다른 입력은 각 샘플링 주기의 최소한 제2부분동안은 제1전류 메모리셀의 입력에 결합되며 각 샘플링 주기의 최소한 제1부분동안은 제2전류 메모리 셀의 입력에 결합되어지는 것을 특징으로 하는 적분기 회로.
- 제1항에 있어서, 다른 입력은 각 샘플링 주기의 제2부분 동안만 단락되어지는 제1스위치를 통해 제1전류 메모리셀에 결합되며 각 샘플링 주기의 제1부분동안만 단락되어지는 제2스위치를 통해 제2전류 메모리 셀을 결합되어지며 상기 제1 및 제2부분은 중첩되지 않는 적분기 회로.
- 제1 또는 제2항에 있어서, 제1 및 제2전류 메모리셀은 다이오드 접속된 전계효과 트랜지스터를 구비하는 입력브랜치와 제2전계효과 트랜지스터를 구비하는 출력 브랜치를 갖는 전류 미러 회로와, 다이오드 접속 및 제2전계효과 트랜지스터의 게이트 전극을 접속시키는 스위칭 수단과, 제2전계효과 트랜지스터에 관련되어 상기 스위칭 수단이 개방일 때 제2전계효과 트랜지스터를 통해 흐르는 전류를 보유하는 전압 저장 수단을 구비하는 적분기 회로.
- 제1, 2 또는 3항에 있어서, 입력 수단은 제1 및 제2입력 단자를 구비하며, 제1입력 단자는 제1전류 메모리셀의 입력에 접속되며 제2입력 단자는 각 샘플링 주기의 제1부분 동안만 단락되는 스위칭 수단을 통해 제2전류 메모리 셀의 입력에 접속되어지는 적분기 회로.
- 제1, 2, 3 또는 4항에 있어서, 제1전류 메모리 셀의 입력에 바이어스전류를 공급하기 위한 제1전류원과 제2전류 메모리 셀의 제1 및 제2출력으로부터 감산하기 위해 적당하게 스케일된 바이어스 전류를 공급하는 제2전류원을 구비하는 적분기 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB8910755.1 | 1989-05-10 | ||
NL89107551 | 1989-05-10 | ||
GB8910755A GB2231423A (en) | 1989-05-10 | 1989-05-10 | Integrator circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900019363A true KR900019363A (ko) | 1990-12-24 |
KR0161512B1 KR0161512B1 (ko) | 1999-01-15 |
Family
ID=10656520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900006595A KR0161512B1 (ko) | 1989-05-10 | 1990-05-10 | 적분기 회로 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5059832A (ko) |
EP (1) | EP0397252B1 (ko) |
JP (1) | JP3082090B2 (ko) |
KR (1) | KR0161512B1 (ko) |
DE (1) | DE69012415T2 (ko) |
GB (1) | GB2231423A (ko) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1246598B (it) * | 1991-04-12 | 1994-11-24 | Sgs Thomson Microelectronics | Circuito di riferimento di tensione a band-gap campionato |
GB9424810D0 (en) * | 1994-12-08 | 1995-02-08 | Philips Electronics Uk Ltd | Current comparator arrangement |
WO1997002540A2 (en) * | 1995-07-05 | 1997-01-23 | Philips Electronics N.V. | Current integrator |
GB9517787D0 (en) * | 1995-08-31 | 1995-11-01 | Philips Electronics Uk Ltd | Current memory |
GB9517785D0 (en) * | 1995-08-31 | 1995-11-01 | Philips Electronics Uk Ltd | Current memory |
US5760616A (en) * | 1995-09-05 | 1998-06-02 | Lucent Technologies, Inc. | Current copiers with improved accuracy |
US5783952A (en) * | 1996-09-16 | 1998-07-21 | Atmel Corporation | Clock feedthrough reduction system for switched current memory cells |
GB9720712D0 (en) * | 1997-10-01 | 1997-11-26 | Philips Electronics Nv | Current comparator |
US6191637B1 (en) * | 1999-03-05 | 2001-02-20 | National Semiconductor Corporation | Switched capacitor bias circuit for generating a reference signal proportional to absolute temperature, capacitance and clock frequency |
DE19947118C1 (de) | 1999-09-30 | 2001-03-15 | Infineon Technologies Ag | Verfahren und Schaltungsanordnung zum Bewerten des Informationsgehalts einer Speicherzelle |
GB0200289D0 (en) * | 2002-01-08 | 2002-02-20 | Koninkl Philips Electronics Nv | Switched-current integrator |
JP2011188250A (ja) * | 2010-03-09 | 2011-09-22 | Renesas Electronics Corp | 時定数調整回路 |
CN104333347B (zh) * | 2014-10-14 | 2017-07-04 | 北京交通大学 | 一种开关电流高斯低通滤波器 |
KR101767172B1 (ko) | 2016-09-12 | 2017-08-10 | 서울과학기술대학교 산학협력단 | 클락-피드스루(clock-feedthrough) 최소화하기 위한 전류메모리 회로 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2187316B (en) * | 1986-02-28 | 1989-11-29 | Plessey Co Plc | Improvements in or relating to integrate circuits. |
GB2213011B (en) * | 1987-09-16 | 1991-09-25 | Philips Electronic Associated | A method of and a circuit arrangement for processing sampled analogue electricals |
GB2209895B (en) * | 1987-09-16 | 1991-09-25 | Philips Electronic Associated | A circuit arrangement for storing sampled analogue electrical currents |
GB2214018A (en) * | 1987-12-23 | 1989-08-23 | Philips Electronic Associated | Current mirror circuit arrangement |
US4958123A (en) * | 1987-12-23 | 1990-09-18 | U.S. Philips Corporation | Circuit arrangement for processing sampled analogue electrical signals |
-
1989
- 1989-05-10 GB GB8910755A patent/GB2231423A/en not_active Withdrawn
-
1990
- 1990-05-04 DE DE69012415T patent/DE69012415T2/de not_active Expired - Fee Related
- 1990-05-04 EP EP90201129A patent/EP0397252B1/en not_active Expired - Lifetime
- 1990-05-08 US US07/520,683 patent/US5059832A/en not_active Expired - Fee Related
- 1990-05-10 JP JP02118837A patent/JP3082090B2/ja not_active Expired - Fee Related
- 1990-05-10 KR KR1019900006595A patent/KR0161512B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0397252A2 (en) | 1990-11-14 |
GB2231423A (en) | 1990-11-14 |
KR0161512B1 (ko) | 1999-01-15 |
EP0397252A3 (en) | 1991-07-03 |
JPH033515A (ja) | 1991-01-09 |
US5059832A (en) | 1991-10-22 |
JP3082090B2 (ja) | 2000-08-28 |
DE69012415D1 (de) | 1994-10-20 |
EP0397252B1 (en) | 1994-09-14 |
GB8910755D0 (en) | 1989-06-28 |
DE69012415T2 (de) | 1995-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900019363A (ko) | 적분기 회로 | |
JPS6471217A (en) | Output buffer circuit | |
KR890005754A (ko) | 샘플화된 아날로그 전류 축전용 회로장치 | |
KR900015142A (ko) | 반도체 집적회로장치 | |
KR850005038A (ko) | 고전압 회로 | |
KR880001109A (ko) | 집적논리회로 | |
KR920015385A (ko) | 쌍방향 입출력단자용 바운더리 스캔셀 | |
KR940010421B1 (ko) | 샘플 및 홀드 회로 장치 | |
KR860009420A (ko) | 내부회로의 동작모드 스위칭 기능을 갖는 반도체 집적회로 | |
KR940015786A (ko) | 낮은 공급 전압에서 동작가능한 아날로그 곱셈기 | |
KR910019342A (ko) | 기준전압과 상응한 출력신호를 공급하는 버퍼회로 | |
SE8105183L (sv) | Elektronisk analog omkopplingsanordning | |
KR870001709A (ko) | D/a 변환기 | |
KR850700091A (ko) | 고효율 igfet연산 증폭기 | |
KR960027254A (ko) | 선형성이 양호한 오퍼레이션널 트랜스콘덕턴스 증폭기 | |
KR900002524A (ko) | 고장보호회로를 가진 양방향 dc 출력 제어기 | |
KR900001117A (ko) | 자동 이득 제어회로 | |
ATE166193T1 (de) | Nicht-invertierende transistorschalter mit drei anschlüssen | |
DE3280314D1 (de) | Abtast- und halteschaltung. | |
KR900019367A (ko) | 펄스형 신호 발생 회로 | |
KR830006696A (ko) | 호올(Hall) 소자의 동상 전압제거 회로 | |
KR950028313A (ko) | 동상신호 출력회로, 역상신호 출력회로 및 2상신호 출력회로 | |
SE8103453L (sv) | Spenningsdelarkretsar | |
KR870004618A (ko) | 비데오 신호 처리 및 표시 시스템의 제어장치 | |
SU1157677A1 (ru) | Амплитудно-импульсный модул тор |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20010801 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |