KR900015153A - 메모리 집적 회로 - Google Patents

메모리 집적 회로 Download PDF

Info

Publication number
KR900015153A
KR900015153A KR1019900004152A KR900004152A KR900015153A KR 900015153 A KR900015153 A KR 900015153A KR 1019900004152 A KR1019900004152 A KR 1019900004152A KR 900004152 A KR900004152 A KR 900004152A KR 900015153 A KR900015153 A KR 900015153A
Authority
KR
South Korea
Prior art keywords
row
transistor
region
bit line
common
Prior art date
Application number
KR1019900004152A
Other languages
English (en)
Other versions
KR0155375B1 (ko
Inventor
미델희크 얀
헤민크 게르리트-얀
코르넬리스 마리누스 비예부르크 루트게르
Original Assignee
프레데릭 얀 스미트
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 프레데릭 얀 스미트
Publication of KR900015153A publication Critical patent/KR900015153A/ko
Application granted granted Critical
Publication of KR0155375B1 publication Critical patent/KR0155375B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0491Virtual ground arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881Programmable transistors with only two possible levels of programmation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881Programmable transistors with only two possible levels of programmation
    • H01L29/7883Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

내용 없음.

Description

메모리 집적 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 집적 회로의 제1다이어그램.
제3도는 본 발명에 따른 직접 회로의 제2다이어그램.

Claims (4)

  1. 행렬 형태로 배열된 셀을 갖는 메모리를 구성하는 집적 회로로서, 각 셀은 2개의 비트선 사이에 접속되고 전류 채널과 제어 게이트 및 이들 채널과 게이트 사이에 있는 충전 구역을 갖는 트랜지스터로 구성되며, 동일행에 있는 인접한 셀들은 공통으로 하나의 비트선 접속부를 가지며, 한 행내의 트랜지스터 제어 게이트들은 동일 워드선에 접속되어 있는 구성의 메모리 집적 회로에 있어서, 각 트랜지스터는 제1전도형의 기판에서, 서로 이격된 제2전도형인 소오스 영역, 드레인 영역 및 주입영역을 가지며, 제1행의 트랜지스터 주입 영역은 상기 제1행에 인접한 제2행에 잇는 트랜지스터의 비트선 접속부를 통해 제어가능한 것을 특징으로 하는 메모리 집적 회로.
  2. 제1항에 있어서, 상기 메모리는, 제1행중의 1개 트랜지스터와 제3행중의 1개 트랜지스터로된 각 트랜지스터쌍에 대해 각각 제1행 및 제2행과 공통으로 비트선 접속부를 갖고, 각각 제1행 및 제2행에 인접한 제3행 및 제4행을 구비하며, 상기 각 쌍의 트랜지스터는 제2행내에 트랜지스터의 주입기와 공통으로 연결 비트선 접속부에 의해 평행한 배열을 형성하며, 제2행내에 트랜지스터가 있을 경우 제2행에 인접하는 메모리 집적 회로.
  3. 제1항 또는 제2항에 있어서, 2개의 인접한 행은 한개의 워드선을 공통으로 갖는 메모리 집적 회로.
  4. 제1항, 제2항 또는 제3항에 있어서, 1행내에서, 제1열내에 최소 1개의 드레인 영역 또는 소오스 영역과, 제3열에서 최소 하나의 드레인 영역 및 소오스 영역의 인접한 행 및 제2열에서 최소 하나의 주입 영역이 있고, 동일 비트선 접속부에 연결된 상기 영역들은 기판에서 접착 영역을 형성하는 메모리 집적 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900004152A 1989-03-31 1990-03-28 메모리 집적 회로 KR0155375B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP89200830.1 1989-03-31
NL89200B30.1 1989-03-31
EP89200830A EP0389693B1 (en) 1989-03-31 1989-03-31 EPROM enabling multiple use of bit line contacts

Publications (2)

Publication Number Publication Date
KR900015153A true KR900015153A (ko) 1990-10-26
KR0155375B1 KR0155375B1 (ko) 1998-12-01

Family

ID=8202352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900004152A KR0155375B1 (ko) 1989-03-31 1990-03-28 메모리 집적 회로

Country Status (6)

Country Link
US (1) US5017978A (ko)
EP (1) EP0389693B1 (ko)
JP (1) JP2967108B2 (ko)
KR (1) KR0155375B1 (ko)
AT (1) ATE101752T1 (ko)
DE (1) DE68913190T2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2624864B2 (ja) * 1990-02-28 1997-06-25 株式会社東芝 不揮発性半導体メモリ
US5358887A (en) * 1993-11-26 1994-10-25 United Microelectronics Corporation Ulsi mask ROM structure and method of manufacture
US5949704A (en) * 1996-09-10 1999-09-07 Macronix International Co., Ltd. Stacked read-only memory

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4112509A (en) * 1976-12-27 1978-09-05 Texas Instruments Incorporated Electrically alterable floating gate semiconductor memory device
US4184207A (en) * 1978-01-27 1980-01-15 Texas Instruments Incorporated High density floating gate electrically programmable ROM
US4281397A (en) * 1979-10-29 1981-07-28 Texas Instruments Incorporated Virtual ground MOS EPROM or ROM matrix
US4334292A (en) * 1980-05-27 1982-06-08 International Business Machines Corp. Low voltage electrically erasable programmable read only memory
EP0133667A3 (en) * 1983-08-12 1987-08-26 American Microsystems, Incorporated High coupling ratio dense electrically erasable programmable read-only memory
JPS60140600A (ja) * 1983-12-28 1985-07-25 Oki Electric Ind Co Ltd 不揮発性メモリ装置
FR2604022B1 (fr) * 1986-09-16 1992-09-11 Eurotechnique Sa Memoire non volatile a grille flottante sans oxyde epais
US4769788A (en) * 1986-09-22 1988-09-06 Ncr Corporation Shared line direct write nonvolatile memory cell array
JPS63252481A (ja) * 1987-04-09 1988-10-19 Toshiba Corp 不揮発性半導体メモリ
JPH01208795A (ja) * 1988-02-16 1989-08-22 Toshiba Corp 半導体記憶装置
US4912676A (en) * 1988-08-09 1990-03-27 Texas Instruments, Incorporated Erasable programmable memory

Also Published As

Publication number Publication date
US5017978A (en) 1991-05-21
ATE101752T1 (de) 1994-03-15
KR0155375B1 (ko) 1998-12-01
JPH02294068A (ja) 1990-12-05
EP0389693A1 (en) 1990-10-03
EP0389693B1 (en) 1994-02-16
DE68913190T2 (de) 1994-08-04
DE68913190D1 (de) 1994-03-24
JP2967108B2 (ja) 1999-10-25

Similar Documents

Publication Publication Date Title
KR860003659A (ko) 반도체집적회로장치
KR950034686A (ko) 게이트 어레이의 기본 셀 및 이 기본 셀을 포함하는 게이트 어레이
WO1979000461A1 (en) Complementary mis-semiconductor integrated circuits
KR910006996A (ko) 비휘발성 메모리 어레이
KR970067772A (ko) 반도체 기억장치
KR950027845A (ko) 반도체 메모리장치
KR880003332A (ko) 집적 메모리 회로
KR860002154A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR850004879A (ko) 반도체 메모리
KR850002670A (ko) 마스터 슬라이스 반도체 장치
KR970072646A (ko) 전계효과 트랜지스터 및 불휘발성 기억장치
EP0880144A2 (en) Read only memory
DE69020461D1 (de) Halbleiterspeichergerät und Verfahren zu dessen Herstellung.
KR870010550A (ko) 바이폴라 및 mos 장치를 갖춘 트랜스리니어 스태틱 메모리 셀
KR930022561A (ko) 반도체 기억장치
KR900015153A (ko) 메모리 집적 회로
KR900004018A (ko) 대규모 이피롬(eprom) 메모리
KR940010081A (ko) 반도체 메모리장치
KR920010615A (ko) 전류 미러형 감지증폭기를 가진 메모리 디바이스
ATE137048T1 (de) Dram-zellenanordnung
KR910003675A (ko) 워드-소거가능 매립 비트 라인 eeprom회로
JPS6421970A (en) Nonvolatile semiconductor memory device
KR970067904A (ko) 반도체 장치 및 그의 제조방법
KR880006702A (ko) 고집적도 및 고속의 반도체메모리장치
KR930005105A (ko) 반도체 기억 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030701

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee