KR900010508A - 제어 시스템 - Google Patents
제어 시스템 Download PDFInfo
- Publication number
- KR900010508A KR900010508A KR1019880017639A KR880017639A KR900010508A KR 900010508 A KR900010508 A KR 900010508A KR 1019880017639 A KR1019880017639 A KR 1019880017639A KR 880017639 A KR880017639 A KR 880017639A KR 900010508 A KR900010508 A KR 900010508A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- analog
- digital converter
- microprocessor
- inputting
- Prior art date
Links
Landscapes
- Control By Computers (AREA)
- Selective Calling Equipment (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제어시스템의 회로도.
Claims (1)
- 기계동작상태를 감지하는 센서부, 상기 센서부로 부터의 정보를 입력하여 정보를 처리하는 정보처리부와 처리된 정보에 다른 구동신호를 입력하여 기계를 작동하는 구동부를 구비한 제어시스템에 있어서, 상기 센서부로 부터의 아날로그 신호를 정보처리부가 읽을 수 있는 디지틀 신호로 변환하는 아날로그/디지틀변환 장치가 다수개의 입력선으로 부터 아날로그 신호를 입력하여 순차적으로 디지틀 신호로 변환하는 아날로그/디지틀변환기와, 상기 아날로그/디지틀변환기의 변환종료신호를 입력하고, 일정시간 지연하여 상기 아날로그/디지틀변환기 동작신호를 출력하는 쉬프트레지스터와, 상기 정보처리부의 마이크로 프로세서로 부터 제어신호를 입력하여 상기 아날로그/디지틀변환기로 부터 디지틀신호를 어드레스에 따라 일시기억하는 RAM부와, 상기 아날로그/디지틀변환기로 부터 제어신호를 입력하여 상기 아날로그/디지틀변환기의 입력수에 해당하는 어드레스를 발생하는 카운터와, 상기 카운터에서 발생한 어드레스를 일시 기억했다가 상기 마이크로 프로세서로 부터 제어신호를 입력하여 데이타가 RAM부에 기입될때 어드레스를 RAM부로 출력하는 버퍼(60)와, 상기 마이크로 프로세서가 데이타를 읽기 위해 출력하는 어드레스를 일시 기억했다가 상기 마이크로 프로세서의 제어명령에 따라 RAM부에 어드레스를 출력하는 버퍼(70)와, 상기 마이크로 프로세서로 부터의 제어신호를 버퍼(60)에 전달하는 인버터와, 상기 아날로그/디지틀변환기로 부터 변환종료 신호와 상기 마이크로 프로세서의 제어 명령을 RAM부에 전달하는 AND게이트를 구비한 것을 특징으로 하는 제어시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880017639A KR900010508A (ko) | 1988-12-28 | 1988-12-28 | 제어 시스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880017639A KR900010508A (ko) | 1988-12-28 | 1988-12-28 | 제어 시스템 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR900010508A true KR900010508A (ko) | 1990-07-07 |
Family
ID=68210665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880017639A KR900010508A (ko) | 1988-12-28 | 1988-12-28 | 제어 시스템 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR900010508A (ko) |
-
1988
- 1988-12-28 KR KR1019880017639A patent/KR900010508A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950033856A (ko) | 데이타 전송 제어방법과 이것에 사용하는 주변회로, 데이타 프로세서 및 데이타 처리 시스템 | |
| GB1036024A (en) | Data processing | |
| KR890007285A (ko) | Fifo버퍼 제어기 | |
| KR900015434A (ko) | 신호 발생회로 | |
| ATE145291T1 (de) | Addressieren von mikrobefehlen in einer pipeline- zentraleinheit ( betriebsverfahren, adressierverfahren, kellerspeicher und zentraleinheit) | |
| JPS6243744A (ja) | マイクロコンピユ−タ | |
| KR840006851A (ko) | 데이타 자동연속 처리회로 | |
| KR910001771A (ko) | 반도체 메모리 장치 | |
| KR880011688A (ko) | 화상처리장치 | |
| KR860004349A (ko) | 시이퀀스 제어기의 프로세스 입출력장치 | |
| KR900010508A (ko) | 제어 시스템 | |
| SE9501015D0 (sv) | Arrangement and method relating to handling of digital signals and a processing arrangement comprising such | |
| KR830008221A (ko) | 수치제어장치 | |
| JPS55134442A (en) | Data transfer unit | |
| US4723258A (en) | Counter circuit | |
| KR860007590A (ko) | 버퍼메모리 제어시스템 | |
| JPH079280Y2 (ja) | スタック回路 | |
| KR950025340A (ko) | 전자레인지의 인코더 키 입력장치 및 그 장치를 이용한 인터럽트 처리방법 | |
| JPS5779547A (en) | Digital converting circuit for more than one input analog data | |
| SU1564633A1 (ru) | Устройство адресации оперативной пам ти | |
| KR950025534A (ko) | 인터럽트신호의 멀티플렉싱회로 | |
| JP2580877B2 (ja) | データフロー計算機のライトモジュール | |
| KR880009300A (ko) | 연산 처리 장치 | |
| KR100205305B1 (ko) | 페이지 모드회로 | |
| SU968804A1 (ru) | Устройство дл определени экстремальных чисел |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |