Claims (1)
기계동작상태를 감지하는 센서부, 상기 센서부로 부터의 정보를 입력하여 정보를 처리하는 정보처리부와 처리된 정보에 다른 구동신호를 입력하여 기계를 작동하는 구동부를 구비한 제어시스템에 있어서, 상기 센서부로 부터의 아날로그 신호를 정보처리부가 읽을 수 있는 디지틀 신호로 변환하는 아날로그/디지틀변환 장치가 다수개의 입력선으로 부터 아날로그 신호를 입력하여 순차적으로 디지틀 신호로 변환하는 아날로그/디지틀변환기와, 상기 아날로그/디지틀변환기의 변환종료신호를 입력하고, 일정시간 지연하여 상기 아날로그/디지틀변환기 동작신호를 출력하는 쉬프트레지스터와, 상기 정보처리부의 마이크로 프로세서로 부터 제어신호를 입력하여 상기 아날로그/디지틀변환기로 부터 디지틀신호를 어드레스에 따라 일시기억하는 RAM부와, 상기 아날로그/디지틀변환기로 부터 제어신호를 입력하여 상기 아날로그/디지틀변환기의 입력수에 해당하는 어드레스를 발생하는 카운터와, 상기 카운터에서 발생한 어드레스를 일시 기억했다가 상기 마이크로 프로세서로 부터 제어신호를 입력하여 데이타가 RAM부에 기입될때 어드레스를 RAM부로 출력하는 버퍼(60)와, 상기 마이크로 프로세서가 데이타를 읽기 위해 출력하는 어드레스를 일시 기억했다가 상기 마이크로 프로세서의 제어명령에 따라 RAM부에 어드레스를 출력하는 버퍼(70)와, 상기 마이크로 프로세서로 부터의 제어신호를 버퍼(60)에 전달하는 인버터와, 상기 아날로그/디지틀변환기로 부터 변환종료 신호와 상기 마이크로 프로세서의 제어 명령을 RAM부에 전달하는 AND게이트를 구비한 것을 특징으로 하는 제어시스템.A control system comprising: a sensor unit for sensing a machine operating state; an information processing unit for inputting information from the sensor unit to process information; and a drive unit for inputting another drive signal to the processed information to operate the machine. An analog / digital converter for converting an analog signal from a negative signal into a digital signal that can be read by an information processing unit, and an analog / digital converter for converting an analog signal from a plurality of input lines into a digital signal sequentially and the analog / digital converter; A shift register for inputting a conversion completion signal of the digital converter, delaying a predetermined time period, and outputting the operation signal of the analog / digital converter; and inputting a control signal from the microprocessor of the information processing unit to input a digital signal from the analog / digital converter. RAM section for temporarily storing data according to addresses A counter for inputting a control signal from the analog / digital converter to generate an address corresponding to the number of inputs of the analog / digital converter, and a control signal from the microprocessor after temporarily storing an address generated by the counter. Buffer 60 for outputting an address to the RAM section when the data is written to the RAM section, and an address outputted by the microprocessor for reading data, and then outputting the address to the RAM section according to a control command of the microprocessor. A buffer 70, an inverter for transmitting a control signal from the microprocessor to the buffer 60, and an AND for transferring a conversion end signal and a control command of the microprocessor from the analog / digital converter to a RAM unit. A control system comprising a gate.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.