KR900007075A - 메모리기능을 가진 박막트랜지스터 및 박막트렌지스터를 메모리 소자로서의 사용방법 - Google Patents

메모리기능을 가진 박막트랜지스터 및 박막트렌지스터를 메모리 소자로서의 사용방법 Download PDF

Info

Publication number
KR900007075A
KR900007075A KR1019890015604A KR890015604A KR900007075A KR 900007075 A KR900007075 A KR 900007075A KR 1019890015604 A KR1019890015604 A KR 1019890015604A KR 890015604 A KR890015604 A KR 890015604A KR 900007075 A KR900007075 A KR 900007075A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
memory device
insulating film
gate
Prior art date
Application number
KR1019890015604A
Other languages
English (en)
Other versions
KR930003556B1 (ko
Inventor
히로시 마쓰모또
히로야스 야마다
노부유끼 야마무라
싱이찌 시도마끼
나오히로 공야
규야 바바
Original Assignee
가시오 가즈오
가시오 게이상기 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP63270893A external-priority patent/JPH0831607B2/ja
Priority claimed from JP63282596A external-priority patent/JPH02130837A/ja
Priority claimed from JP1078390A external-priority patent/JPH02260462A/ja
Priority claimed from JP1087009A external-priority patent/JPH02266570A/ja
Priority claimed from JP1989043099U external-priority patent/JPH02137054U/ja
Priority claimed from JP1989043098U external-priority patent/JPH02137053U/ja
Priority claimed from JP1117580A external-priority patent/JPH02297972A/ja
Application filed by 가시오 가즈오, 가시오 게이상기 가부시끼 가이샤 filed Critical 가시오 가즈오
Publication of KR900007075A publication Critical patent/KR900007075A/ko
Application granted granted Critical
Publication of KR930003556B1 publication Critical patent/KR930003556B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

메모리 기능을 가진 박막트랜지스터 및 박막트랜지스터를 메모리 소자로서의 사용방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 (A)는 본 발명의 제1실시예의 메모리기능을 가진 박막트랜지스터의 단면도.
제2도 (A)(B)도 상기 제1실시예에 의한 박막트랜지스터의 제조스텝을 표시한 단면도,
제6도 내지 제8도는 제1실시예에 관한 메모리용 박막트랜지스터의 응용예의 구조표시 단면도.

Claims (25)

  1. 박막트랜지스터의 드레인 전류와 게이트전압의 관계의 히스테리시스를 사용한 메모리소자로서, 박막트랜지스터는 반도체층(4)과; 상기 반도체층에 전기적으로 접속된 소오스전극(6)과; 상기 반도체층에 접속되고, 상기 소오스전극과 이격되어 형성된 드레인전극(7)과; 상기 반도체층의 채널의 생성을 제어하는 게이트 전극(2)과; 상기 게이트전극(2)과 상기 반도체층(4)을 절연하고, 상기 드레인전류와 게이트전압의 관계에 히스테리시스를 부여하는 절연막수단(3)과를 구비한 것을 특징으로 하는 메모리 기능을 가진 박막트랜지스터.
  2. 제1항에 있어서, 상기 절연막수단은 전하를 트랩하는 수단을 포함하는 것을 특징으로 하는 메모리 기능을 가진 박막트랜지스터.
  3. 제1항에 있어서, 상기 절연막수단은 실리콘과 질소와의 조성으로된 것을 특징으로 하는 메모리 기능을 가진 박막트랜지스터.
  4. 제1항에 있어서, 상기 절연막수단은 실리콘과 질소의 조성비 Si/N가 0.85 이상 1.1 이하에서 두께가 1,000에서 3,000옹스트롬의 실리콘 나이트라이드막을 가지는 것을 특징으로 하는 메모리 기능을 가진 박막트랜지스터.
  5. 제1항에 있어서, 상기 절연막수단은 전하를 트랩기능을 가진 실리콘나이트 라이드막(13b)과 상기 실리콘 나이트라이드막과는 상이한 조성의 막(13a)을 포함하는 것을 특징으로 하는 메모리 기능을 가진 박막트랜지스터.
  6. 제1항에 있어서, 상기 절연막수단은 조정비 Si/N가 0.85이상 1.1이하의 실리콘 나이트라이드막(13b)와, 조성비 Si/N가 0.7에서 0.8의 실리콘 나이트라이드막(13a)을 포함하는 것을 특징으로 하는 메모리 기능을 가진 박막트랜지스터.
  7. 제1항에 있어서, 상기 절연막수단은 실리콘 나이트라이드막(23b)와 고유 전체로된 막(23b)을 포함하는 것을 특징으로 하는 메모리 기능을 가진 박막트랜지스터.
  8. 제1항에 있어서, 상기 절연막수단은 절연물로된 적어도 1개층(3)과 반도체로된 적어도 1개의 층(18)이 적층되어서 구성되는 것을 특징으로 하는 메모리 기능을 가진 박막트랜지스터.
  9. 제1항에 있어서, 상기 절연막수단은 두께방향에 있어서 조성비 Si/N가 변화하고, 적어도 조성비가 1.0이되는 영역을 가진 실리콘 나이트라이드의 층(22A)을 보유하는 것을 특징으로 하는 메모리 기능을 가진 박막트랜지스터.
  10. 제1항에 있어서, 상기 메모리소자는 다시 상기 메모리소자에 데이터를 기입하는 수단과, 상기 메모리소자에 기억된 데이타를 소거하는 수단과, 상기 메모리 소자에 기억된 데이터를 판독하는 수단을 특징으로 하는 메모리 기능을 가진 박막트랜지스터.
  11. 제1항에 있어서, 상기 박막트랜지스터는 유리기판상에 형성되는 것을 특징으로 하는 메모리 기능을 가진 박막트랜지스터.
  12. 데이터를 기억하는 메모리소자로서, 박막트랜지스터는 반도체물질을 포함하고, 일부에 채널이 생성되는 반도체층수단(4)과; 상기 반도체수단에 접속되고, 상기 채널에 캐리어를 공급하는 소오스수단(6)과; 상기 반도체수단에 접속되고, 상기 채널에서 캐리어를 드레인하는 드레인수단(7)과; 상기 채널의 생성과 소멸을 제어하는 게이트전극수단(2)과; 상기 게이트전극수단과 상기 반도체수단을 절연하는 절연막수단(3)과를 구비한 것을 특징으로 하는 박막트랜지스터 메모리소자.
  13. 제12항에 있어서, 상기 절연막수단은 상기채널을 흐르는 전류와 게이트전압의 관계에 히스테리시스를 부여하는 수다을 포함하는 것을 특징으로 하는 박막트랜지스터 메모리소자.
  14. 제13항에 있어서, 상기 절연막수단은 실리콘과 나이트라이드의 조성비 Si/N가 0.85 이상 1.1이하에서 두께가 1000에서 3000옹스트롬의 실리콘 나이트라이드막을 포함하는 것을 특징으로 하는 박막트랜지스터 메모리소자.
  15. 제13항에 있어서, 상기 절연막수단의 절연막은 조성비 Si/N가 0.85 이상 1.1이하의 실리콘 나이트라이드막(13a)과 고유전체로된 막(23a)과, 반도체층(18)중의 적어도 하나를 포함하는 것을 특징으로 하는 박막트랜지스터 메모리소자.
  16. 제13항에 있어서, 상기 절연막수단은 두께방향에 있어서 조성비 Si/N가 변화하고, 적어도 조성비가 1.0이되는 영역을 가진 실리콘 나이트라이드의 층(22A)을 가지는 것을 특징으로 하는 박막트랜지스터 메모리소자.
  17. 제12항에 있어서, 상기 메모리소자는 다시 상기 박막트랜지스터에 데이터를 기입하는 수단과 상기 박막트랜지스터에 기억된 데이터를 소거하는 수단과 상기 박막트랜지스터에 기억된 데이터를 판독하는 수단을 가지는 것을 특징으로 하는 박막트랜지스터 메모리소자.
  18. 박막트랜지스터의 드레인전류와 게이트전압의 관계의 히스테리시스를 사용한 메모리소자로서, 매트릭스상태로 배열되는 복수의 박막트랜지스터를 구비하고, 상기 복수의 박막트랜지스터의 각각의 반도체층과; 상기 반도체층에 전기적으로 접속되고, 상기 소오스전극과 이격형성된 드레인전극과, 상기 반도체층의 채널의 활성을 제어하는 게이트전극과, 상기 게이트전극과 상기 반도체층을 절연하고, 상기 드레인 전류와 게이트전압의 관계에 히스테리시스를 부여하는 절연수단을 구비한 것을 특징으로 하는 박막트랜지스터의 드레인 전류와 게이트전압의 관계의 히스테리시스를 사용한 메모리소자.
  19. 제18항에 있어서, 상기 메모리소자는, 다시 상기 복수의 박막트랜지스터중의 1개를 선택하여 데이터의 기입소거 및 판독하는 수단을 가지는 것을 특징으로 하는 박막트랜지스터의 드레인 전류와 게이트전압의 관계의 히스테리시스를 사용한 메모리소자.
  20. 제18항에 있어서, 상기 복수의 박막트랜지스터는 유리기판상에 형성된 것을 특징으로 하는 박막트랜지스터의 드레인 전류와 게이트전압의 관계의 히스테리시스를 사용한 메모리소자.
  21. 박막트랜지스터를 메모리소자로서 사용하는 방법으로서, 반도체(4)와, 소오스(6)와, 드레인(7)과, 게이트(2)와, 게이트절연막을 구비한 박막트랜지스터를 준비하는 공정과; 상기 게이트절연막에 제1의 전압을 인가하므로서 상기 박막트랜지스터에 제1의 데이터를 기입하는 공정과; 상기 게이트절연막에 상기 제1의 전압과 상이한 제2의 전압을 인가하므로서 상기 제1의 데이터와 상이한 제2의 데이터를 기입하는 공정과; 상기 게이트절연막에 인가된 전압의 상이에 의하여 상기 채널을 흐르는 전류의 값이 상이한 것을 사용하여 상기 박막트랜지스터에 기억된 데이터를 판독하는 공정과를 가진 것을 특징으로 하는 박막트랜지스터를 메모리소자로 사용하는 방법.
  22. 제21항에 있어서, 상기 제1과 제2의 전압은 반대극성의 전압일 것을 특징으로 하는 박막트랜지스터를 메모리소자로 사용하는 방법.
  23. 제21항에 있어서, 상기 박막트랜지스터를 매트릭스상태로 배치하는 공정과, 임의의 박막트랜지스터를 선택하는 공정과; 를 포함하고, 상기 제1의 데이터를 기입하는 공정, 제2의 데이터를 기입하는 공정, 판독하는 공정은, 상기 선택된 박막트랜지스터에 대하여 수행되는 것을 특징으로 하는 박막트랜지스터를 메모리소자로서 사용하는 방법.
  24. 제21항에 있어서, 상기 박막트랜지스터를 준비하는 공정은 상기 게이트와 상기 반도체층을 절연하고, 상기 채널전류와 게이트 전압의 관계에 히스테리시스를 부여하는 상기 절연막을 형성하는 공정을 포함하는 것을 특징으로 하는 박막트랜지스터를 메모리소자로 사용하는 방법.
  25. 제23항에 있어서, 상기 절연막을 형성하는 공정은 실리콘과 나이트라이드의 조성비 Si/N비가 0.85이상의 실리콘 나이트라이드막을 적어도 일부에 가진 상기 게이트절연막을 형성하는 공정을 포함하는 것을 특징으로 하는 박막트랜지스터를 메모리소자로 사용하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890015604A 1988-10-28 1989-10-28 메모리 트랜지스터 시스템 KR930003556B1 (ko)

Applications Claiming Priority (16)

Application Number Priority Date Filing Date Title
JP63-270893 1988-10-28
JP63270893A JPH0831607B2 (ja) 1988-10-28 1988-10-28 メモリ用薄膜トランジスタ
JP63282596A JPH02130837A (ja) 1988-11-10 1988-11-10 薄膜トランジスタおよびその製造方法
JP63-282596 1988-11-10
JP1-78390 1989-03-31
JP1078390A JPH02260462A (ja) 1989-03-31 1989-03-31 薄膜メモリ素子
JP1-87009 1989-04-07
JP1087009A JPH02266570A (ja) 1989-04-07 1989-04-07 メモリ用薄膜トランジスタ
JP1-43098 1989-04-14
JP1-43098(U) 1989-04-14
JP1989043099U JPH02137054U (ko) 1989-04-14 1989-04-14
JP1-43099(U) 1989-04-14
JP1-43099 1989-04-14
JP1989043098U JPH02137053U (ko) 1989-04-14 1989-04-14
JP1-117580 1989-05-12
JP1117580A JPH02297972A (ja) 1989-05-12 1989-05-12 メモリ用薄膜トランジスタおよびそのゲート絶縁膜の形成方法

Publications (2)

Publication Number Publication Date
KR900007075A true KR900007075A (ko) 1990-05-09
KR930003556B1 KR930003556B1 (ko) 1993-05-06

Family

ID=27564561

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890015604A KR930003556B1 (ko) 1988-10-28 1989-10-28 메모리 트랜지스터 시스템

Country Status (4)

Country Link
EP (1) EP0366146B1 (ko)
KR (1) KR930003556B1 (ko)
CA (1) CA2001682C (ko)
DE (1) DE68912071T2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3613594B2 (ja) * 1993-08-19 2005-01-26 株式会社ルネサステクノロジ 半導体素子およびこれを用いた半導体記憶装置
JP4538693B2 (ja) 1998-01-26 2010-09-08 ソニー株式会社 メモリ素子およびその製造方法
EP0986107A1 (en) * 1998-09-08 2000-03-15 STMicroelectronics S.r.l. Cell array structure for an electrically erasable and programmable non-volatile memory device
KR100730141B1 (ko) * 2005-08-02 2007-06-19 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치
CN112909087A (zh) * 2021-03-08 2021-06-04 滁州惠科光电科技有限公司 一种显示面板、薄膜晶体管及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4096509A (en) * 1976-07-22 1978-06-20 The United States Of America As Represented By The Secretary Of The Air Force MNOS memory transistor having a redeposited silicon nitride gate dielectric
US4053917A (en) * 1976-08-16 1977-10-11 The United States Of America As Represented By The Secretary Of The Air Force Drain source protected MNOS transistor and method of manufacture
US4323910A (en) * 1977-11-28 1982-04-06 Rca Corporation MNOS Memory transistor
US4876582A (en) * 1983-05-02 1989-10-24 Ncr Corporation Crystallized silicon-on-insulator nonvolatile memory device
DE3483765D1 (de) * 1983-09-28 1991-01-31 Toshiba Kawasaki Kk Elektrisch loeschbare und programmierbare nichtfluechtige halbleiterspeicheranordnung mit zwei gate-elektroden.

Also Published As

Publication number Publication date
EP0366146B1 (en) 1994-01-05
CA2001682C (en) 1994-05-03
EP0366146A2 (en) 1990-05-02
DE68912071D1 (de) 1994-02-17
CA2001682A1 (en) 1990-04-28
KR930003556B1 (ko) 1993-05-06
DE68912071T2 (de) 1994-04-28
EP0366146A3 (en) 1990-11-07

Similar Documents

Publication Publication Date Title
KR100218275B1 (ko) 벌크형 1트랜지스터 구조의 강유전체 메모리소자
KR100276850B1 (ko) 전계 효과 트랜지스터
US5621683A (en) Semiconductor memory with non-volatile memory transistor
US5119329A (en) Memory cell based on ferro-electric non volatile variable resistive element
JP3307928B2 (ja) メモリセル装置およびその作動方法
JPH09508240A (ja) 強誘電体メモリ
KR880005621A (ko) 불휘발성 반도체 기억장치
KR920001721A (ko) 반도체집적회로
US4068217A (en) Ultimate density non-volatile cross-point semiconductor memory array
KR940027179A (ko) 불휘발성 반도체 기억장치
US4235010A (en) Semiconductor integrated circuit device composed of insulated gate field-effect transistor
KR100260281B1 (ko) 비휘발성 정적 기억소자
King et al. A long-refresh dynamic/quasi-nonvolatile memory device with 2-nm tunneling oxide
KR900008618A (ko) 메모리기능을 가진 박막트랜지스터를 사용한 메모리 장치 및 그 제조방법
US3838405A (en) Non-volatile diode cross point memory array
US6159829A (en) Memory device using movement of protons
KR880009379A (ko) 불휘발성 반도체메모리
JPS6418270A (en) Semiconductor memory device
KR900007075A (ko) 메모리기능을 가진 박막트랜지스터 및 박막트렌지스터를 메모리 소자로서의 사용방법
KR970063753A (ko) 불 휘발성 메모리 셀과 그 프로그래밍 방법
US4535349A (en) Non-volatile memory cell using a crystalline storage element with capacitively coupled sensing
KR900015336A (ko) 비휘발성 메모리셀 및 그 수록방법
US5357459A (en) Nonvolatile capacitor random access memory
KR20000029662A (ko) 비휘발성메모리셀
JPS5691466A (en) Selective writing possible semiconductor element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee