KR900006528B1 - 프로세서에 재프로그래밍 데이터를 전송하는 시스템 - Google Patents

프로세서에 재프로그래밍 데이터를 전송하는 시스템 Download PDF

Info

Publication number
KR900006528B1
KR900006528B1 KR1019860003029A KR860003029A KR900006528B1 KR 900006528 B1 KR900006528 B1 KR 900006528B1 KR 1019860003029 A KR1019860003029 A KR 1019860003029A KR 860003029 A KR860003029 A KR 860003029A KR 900006528 B1 KR900006528 B1 KR 900006528B1
Authority
KR
South Korea
Prior art keywords
reprogramming
data
communication path
signal
processor
Prior art date
Application number
KR1019860003029A
Other languages
English (en)
Other versions
KR860008503A (ko
Inventor
에이취. 휴이 케네쓰
지이. 하디스티 데이비드
씨이. 막 킹
Original Assignee
제너럴 다이나믹스 코오포레이션
디. 케이. 비젤캐에
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제너럴 다이나믹스 코오포레이션, 디. 케이. 비젤캐에 filed Critical 제너럴 다이나믹스 코오포레이션
Publication of KR860008503A publication Critical patent/KR860008503A/ko
Application granted granted Critical
Publication of KR900006528B1 publication Critical patent/KR900006528B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G06F8/654—Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Debugging And Monitoring (AREA)
  • Stored Programmes (AREA)
  • Multi Processors (AREA)
  • Selective Calling Equipment (AREA)
  • Aiming, Guidance, Guns With A Light Source, Armor, Camouflage, And Targets (AREA)
  • Information Transfer Between Computers (AREA)
  • Hardware Redundancy (AREA)
  • Communication Control (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Telephonic Communication Services (AREA)
  • Automatic Disk Changers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Executing Machine-Instructions (AREA)
  • Computer And Data Communications (AREA)
  • Small-Scale Networks (AREA)

Abstract

내용 없음.

Description

프로세서에 재프로그래밍 데이터를 전송하는 시스템
제1도는 마이크로프로세서를 기본으로 한 유도 장치가 장착된 견착식 유도 미사일의 도시도.
제2도는 제1도의 미사일내의 본 발명의 시스템과 전자회로 사이의 일반적인 관계를 나타낸 블록도.
제3도는 본 발명의 시스템의 블록도.
제4a 및 4b도는 제1도의 미사일을 재프로그램함이 없이 사용할 때 본 발명의 시스템내에 내장된 단말장치의 상태를 예시한 도면.
제5a-5c도는 제1도에 도시한 병기가 미사일을 발사하기 전 재프로그램을 해야할 필요성이 있을 때 본발명의 시스템내에 있는 재프로그래밍 모듀울 스위치 회로와 제4a 및 제4b도의 단말 장치와의 상태를 예시한 도면.
제6도는 본 발명의 시스템에 사용된 재프로그래밍 모듀울의 상세한 블록도.
제7도는 병기의 프로세서에 의해 발생하고, 재프로그래밍 모듀울에 의해 수행된 재프로그래밍 데이터의 전송 순서를 제어하기 위하여 사용하는 지령형식을 도시한 도면.
제8도는 본 발명의 시스템에 의해 행해지는 재프로그래밍 데이터 전송 순서의 일련(一連)의 동작 상태를 표시하는 타이밍도.
제9도는 제8도의 재프로그래밍 데이터의 전송 순서시 본 발명의 시스템에 의해 행해진 동작의 흐름상태를 예시한 상태 변화도.
제10도는 본 발명의 시스템에서 재프로그래밍 데이터를 얻기 위하여 상기 프로세서에 의해 행해진 일련의재프로그래밍 제어 동작 순서를 예시한 흐름도.
제11도는 재프로그래밍 데이터 전송 순서시 상기 프로세서에 전송된 제어 데이터의 를록 구조도.
* 도면의 주요부분에 대한 부호의 설명
10: 미사일 11: 발사집성체(發射集成體)
12: 그립스톡(gripstock)
20: 유도장치 모듀울 또는 전자 모듀울(또는 제1모듀울)
26: 재프로그래밍 데이터 모듀울(또는 제 2모듀울)
27: 프로세서 단말장치 40 :만능 비동기 송/수신기(UART)
63: 재프로그램 제어기 73: 지령 디코오더
76: 보진(步進)/연속 제어논리회로
78: 어드레스 계수기 80: 디코오더
82: 재프로그래밍 메모리 90: 디지탈 클럭/타이머 회로.
본 발명은 프로그램식 프로세서의 메모리에 장착되어 있는 프로그램 정보를 변경하거나 정정하기 위한 데이터를 공급하는 재프로그래밍 시스템에 관한 것이다.
오늘날의 현대병기, 특히 발사병기의 개발에 있어서, 병기의 동작 및 셩능을 향상시키기 위하여 마이크로프로세서를 내장시켜 사용하고 있다. 예를들어 목표물을 조준하여 발사하는 유도미사일과 같은 병기의 설계에 있어서, 복잡한 임무를 좀더 빠르고 정확하게 수행하기 위하여 마이크로프로세서를 사용하고 있다.
그러나 복잡한 전자 경비를 구비한 병기의 동작 및 성능의 향상은 전자회로내의 설계를 증가 또는 번경해야 하기 때문에 병기에 대한 유효성(有效性)이 없어진다.
종래에 병기의 개량된 유효성에 대항하여 소기(所期)의 표적 기술을 개량할 때 병기를 변경하던가 파기하거나 또는 교체해야 했었다. 따라서 전자장비를 구비한 병기의 설계시 가끔 전자회로를 교체하거나 다시 설계해야 했었다.
그러나 마이크로프로세서를 기본으로 한 병기의 출현으로 인하여 종래 기술에서 찾아 볼 수 없었던 병기의 동작 성능을 현격히 향상시켰다. 예를들어, 실시하는 소프트웨어를 번경함으로써 병기의 동작 및 유도방법 또는 센서 스팩트럼(sensor spectrum)을 정정할 수 있게 되었다.
그러나 마이크로프로세서를 기본으로 한 기존의 병기들은 용이하게 재프로그램할수 있게 되어 있지 않고, 프로그램들을 변경하기 위하여는 고도의 조작 기술을 필요로 하며 또한 병기를 분해시켜 재프로그램을 해야 하기 때문에 결국 병기의 전체 수명을 감소시켜 군자 장비로써의 유용성을 감소시킨다.
따라서, 본 발명은 병기의 내부 구조에 어떤 물리적인 변경을 요하지 않으며, 병기의 수명 단축에 따른 과도한 군사비의 지출을 막으며, 전시상황하에서 용이하게 재프로그램 할 수 있는 마이크로프로세서를 기본으로 한 병기 시스템을 제공하는데 있다.
본 발명의 한 관점에 따르면, 전자모듀울의 내부와 외부사이에 신호를 전송하기 위한 다수의 통신로를 가지는 전자 모듀울내의 자기-프로그램이 가능한 지령을 발생하는 프로세서에 재프로그래밍 데이터를 전송하기 위한 시스템은, 상기 전자 모듀울의 내부와 외부 사이에 신호를 전송하는 다수의 통신로들중의 한 통신로에 연결된 전자 모듀울내의 단말 수단과: 상기 통신로들중의 한통신로에 상기 프로세서를 연결하기 위하여 상기 전자 모듀울내의 상기 자기-프로그램이 가능한 지령을 발생하는 프로세서에 응답하는 상기 단말수단내의 스위칭 수단과: 상기 단말 수단을 전자 모듀울내에 설치할 때 상기 단말 수단이 연결되어 있는 전자 모듀울 통신로에 인접되고, 상기 전자 모듀울의 외측에 배치된 재프로그래밍 데이터 모듀울과: 상기전자 모듀울 통신로상의 신호들을 한방향으로 전송하기 위한 상기 재프로그래밍 데이터 모듀울내의 엑세스수단과; 다수의 재프로그래밍 제어 신호들을 공급하기 위하여 상기 재프로그래밍 지령 신호들을 해독하고 상기 전자 모듀울 통신로상의 재프로그래밍 지령신호들을 검출하는 상기 엑세스 수단에 연결되어 있는 상기재프로그래밍 데이터 모듀울내의 데이터 전송수단과; 상기 전자 모듀울 통신로상에 상기 데이터 전송수단을 연결시키기 위하여 조회 재프로그래밍 지령 신호로부터 해독된 상기 재프로그래밍 제어 신호들중의 제1신호에 응답하는 상기 재프로그래밍 데이터 모듀울내의 스위칭 수단과; 상기 전자모듀울 통신로상에 재프로그래밍 데이터 신호를 공급하기 위하여 다른 재프로그래밍 제어신호에 응답하는 상기 데이터 전송 수단중의 재프로그램 제어기에 내장된 재프로그래밍 메모리 수단으로 구성된다.
본 발명의 다른 관점에 따르면, 전자 모듀울과 다른 장치사이에 신호들을 전송하기 위한 다수의 능동 통신로를 가지는 전자 모듀울내의 자기-프로그램이 가능한 지령을 발생하는 프로세서의 프로그램을 정정하기위한 데이터를 공급하기 위한 장치는, 상기 통신로로부터의 신호를 한 방향으로 전송하기 위하여 자기-프로그램이 가능한 지령을 발생하는 프로세서를 포함한 전자 모듀울의 외부에 기능 신호를 전송하는 통신로에 대하여 스위칭이 가능하게 연결되는 엑세스 수단과, 조회 지령 신호에 응답하여 스위칭 지령 신호를 발생시키기 위하여 상기 한방향으로 전송된 신호를 수신하도록 연결된 재프로그램 제어수단과; 상기 스위치 제어 신호에 응답하여 상기 재프로그램 제어 수단에 상기 통신로를 연졀하는 제1상태를 유지하기 위하여 상기 통신로와 상기 재프로그램 재어 수단사이에 연결된 통신로 스위칭 수단과; 상기 스위칭 수단이 제1상태를 유지한 후 상기 통신로상에 연결된 상기 프로세서에 프로그램 정정 정보를 공급하기 위하여 상기 통신로상에 수신된 재프로그래밍 지령에 응답하는 상기 재프로그램 제어수단내의 프로그램 전송 수단으로 구성된다.
본 발명의 또다른 관점에 따르면, 전자 모듀울내의 지령 발생 프로세서의 프로그램을 번경하기 위한 방법은, 상기 통신로상에 프로세서에 의해 발생된 재프로그래밍 조회지령이 출현하는가를 감시하기 위하여 지령발생 프로세서를 포함한 전자 모듀울에 연결된 기능신호 통신로를 모니터하는 단계와; 상기 통신로에 조회지령이 출현하면 상기 통신로는 재프로그래밍 데이터 모듀울을 접속하며, 상기 재프로그래밍 데이터 모듀울은 예정원 지령 신호에 응답하여 상기 프로세서가 재프로그램을 행하도록 데이터 신호를 발생하는 재프로그램 제어수단을 포함하는 단계와; 상기 통신로상의 상기 프로세서로부터 상기 재프로그래밍 데이터 모듀울에 일련의 재프로그래밍 지령을 전송하는 단계와; 상기 일련의 재프로그래밍 지령에 응답하여 상기 재프로그래밍 데이터 모듀울로 부터 발생된 재프로그래밍 데이터 신호를 상기 통신로를 통하여 공급하는 단계로 구성됨을 특징으로 한다.
본 발명은 병기의 내부와 외부 사이에 신호를 전송하기 위한 다수의 능동 통신로를 가지는 병기 모듀울내에 내장된 자기-프로그램이 가능한 프로세서의 프로그램을 정정하기 위한 데이터를 제공함으로써 종래 마이크로프로세서를 기본으로한 병기의 결점을 제거하는데 있다.
본 시스템은 기능 신호를 전송하는 통신로들중의 한 통신로에 상기 프로세서를 연결하기 위하여 자기-프로그램이 가능한 프로세서로부터 인출된 스위치 지령에 응답하는 병기 모듀울내에 내장된 단말 장치를 포함한다.
상기 병기의 외부에 위치한 재프로그래밍 데이터 모듀울은 기능 신호의 전송을 개입중단함이 없이 상기통신로로부터 한방향으로 전송하기 위하여 상기 통신로상에 대하여 스위칭이 가능하게 연결된 엑세스 스위치를 포함한다.
재프로그래밍 데이터 모듀울의 재프로그램 제어기는 통신로상의 엑세스 스위치로부터 한방향으로 전송되는 신호를 수신하도록 연결되어 있다. 재프로그램 제어기는 상기 통신로에서 엑세스 스위치를 해체하고 제2스위치 지령을 발생시킴으로써 프로그램이 가능한 프로세서로부터 인출된 재프로그래밍 조회 지령 순서에 대응하는 수신 신호에 응답한다.
재프로그래밍 모듀울내의 스위치 회로는 통신로상에 재프로그램제어기를 연결항으로써 제 2스위치 지령에 응답한다.
끝으로, 재프로그램 제어기가 통신로와 연결될 때 재프로그램 제어기는 상기 재프로그램이 가능한 프로세서에 재프로그래밍 데이터 신호를 공급하기 위한 재프로그래밍 회로를 가진다.
일단, 재프로그래밍 데이터의 전송이 완료되면, 상기 자기-프로그램이 가능한 프로세서는 본 발명의 시스템에 의해 전송된 데이터를 사용하여 그 자신의 소프트웨어를 변경시키기 위하여 그 동작 프로그램내의 재프로그래밍 루우틴을 실행한다.
따라서, 본 발명의 시스템은 병기 내부에 어떤 물리적인 힘을 가함이 없이 그리고 병기 운전자의 간단한 조작으로 재프로그래밍 데이터 전송 기능 신호를 공급할 수 있어 상기 마이크로프로세서를 기본으로 한 병기의 재프로그램이 가능하다.
또한 본 시스템은 벙기에 있는 부가적인 통신로를 사용하여 재프로그램이 데이터를 전송하기 매문에 병기의 구조를 번경시킬 필요가 없다.
이하 첨부도면에 의거 본 발명을 상세히 설명한다.
제1도는 목표물의 포착과 미사일의 유도를 제어하는 마이크로프로세서를 기본으로 한 시스템을 포함하는 견착식 미사일(10)을 도시한 것이다.
상기 미사일(10)은 발사전에 발사집성체(11)의 중간지점에 장착된다. 상기 발사집성체(11)는 육군 병사또는 해병대원이 상기 미사일을 어깨에 전착하고 목표물을 포착하여 발사하게끔 구성된다.
상기 견착식 발사집성체(11)는 미사일 발사시 방아쇠를 당기는 그립스톡(12)을 가진다.
제1도의 미사일(10)은 완전한 휴대용이기 때문에 전장(戰場)의 여러 다른 장소에 가지고 다니면서 사용할 수 있다.
본 발명의 시스템은 여러 다른 위험한 상황에 신축성있게 대처하도록 그립스톡(12)의 리셉터클부(receptacle)에 재프로그래밍 데이터 모듀울을 삽입할 수 있게 되어 있다. 따라서 미사일(10)내의 마이크로프로세서가 위험의 번화에 신축성있게 대응하여 목표물을 포착 및 유도한다.
제2도는 본 발명의 시스템의 주요 구성부들이 전시상황에서 제1도에 예시한 바와같이 미사일에 발사될때의 각 구성부들의 배열상태를 나타낸 것이다. 상기 미사일(10)은 프로세서(processor)에 내장된 프로그램을 실행함으로써 미사일의 유도 방향을 설정하기 위한 프로세서를 포함하는 유도 장치 모듀울(20)을 가진다. 상기 유도장치 모듀울(20)내의 프로세서는 목표물을 추적하고 미사일의 유도상태를 운용하는 프로그램을 기억하기 위한 메모리 회로와, 상기 메모리 회로와 상호 연결되는 프로세싱, 어드레싱 및 인터페이싱 회로를 포함한다.
상기 메모리 회로는 양호하게 메모리의 기록/판독동작에 응답하며, 어드레스(address)가 가능한 위치에 프로그램 명령들을 유지시키는 회로를 포함한다.
상기 미사일내에 있는 상기 유도장치에 내장된 프로세서의 메모리 회로는 상기 프로세서의 CPU(중앙처리장치)에 의해 수행된 판독/기록 동작들에 응답하기 매문에 프로그램 명령들이 일련의 기록 사이클들을 수행하는 CPU에 의해 번경되어 새로운 프로그램 명령들이 상기 메모리 회로내에 인입된다. 소프트웨어 모듀울내에서 프로그램 명령들의 블록(block)을 변경하는 이러한 기록 동작들이 재프로그래밍을 형성한다.
상기 유도 프로세서는 프로그램 자체에 필요한 데이터를 본 발명의 시스템으로부터 얻는다. 일단 얻어진 데이터는 종전의 재프로그램 동작시 사용되는 프로세서(본문에 기술하지 않았음)에 의해 사용되어 그 동작프로그램의 규정된 여러 부분들을 변경시킨다.
재프로그래밍 메모리의 기록동작 동안 인입된 데이터는 소위 재프로그래밍 동작 순서라 불리는 데이터 전송 동작 순서에 따라 상기 유도장치의 프로세서에 의해 얻어진다. 상기 장치에서 재프로그래밍 데이터의 전송이 행해진 후 또는 행해지는 동안 상기 프로세서는 이전의 명령들에 따라 순차적으로 동작을 수행하여 메모리에 데이터를 기록한다. 상기 유도장치의 프로세서에 재프로그래밍 데이터의 전송은 제2도의 재프로그래밍 데이터 모듀울(26)과 프로세서 단말 장치(27)로 구성된 본 발명의 재프로그래밍 데이터 전송 시스템에의해 행해진다. 상기 미사일(10)에는 또한 미사일 발사장치의 그립스톱(12)내에 설치되어 있는 제어회로와; 작동장치와 미사일의 전자 회로 사이에 신호들을 전송하는 다수의 통신로를 가지는 통신 케이블(28)이 설치되어 있다.
이 통신로는 유도장치 모듀울(20)을 상기 그립스톡(12)에 설치할 때 재프로그래밍 데이터 모듀울(26)을 통과하는 양-방향 통신로(29)이다.
제3도는 본 발명의 재프로그래밍 데이터 전송 시스템을 예시한 것으로, 재프로그래밍 정보가 어떻게 미사일(10)내의 유도장치 모듀울(20)의 프로세서 회로에 공급되는가를 도시하였다. 상기 유도장치 모듀울(20)의 프로세서 회로는 공통 데이터 베이스(common data base)(37)에 함께 연결되어 있고 유도프로세서(guidance processor)로써 공동으로 관련된 3개의 마이크로프로세서들(32)(34)(36)을 포함한다. 종래의 기술에서와 같이, 상기 마이크로프로세서들 (32)(34)(36) 각각은 프로그램이 가능한 메모리 회로(본 도면에는 예시하지 않았음)와 연결되는데, 이 메모리 회로에는 종래의 기록동작들에 의해 재프로그래밍 데이터가 인입된다. 상기 양-방향 통신로(29)는 또한 한쌍의 한 방향 통신로(29a)(29b)를 포함한다.
상기 통신로(29a)에는 수동의 단극 단투(單極單投)스위치(38)가 연결된다. 상기 스위치(38)가 동작하기전에는 상기 통신로(29a)는 연결되어 있다. 미사일(10)의 유도장치(20)에 있어서, 재프로그래밍 데이터 모듀울(26)이 소정의 위치에 있지 않으면 통신로(29a)(29b)는 상기 그립스톡(12)내의 점퍼(Jumper)에 의해 단락된다. 이 정퍼는 회로의 마디(N1)와 마디(N2)사이에 위치한다.
상기 통신로(29)의 본래의 목적은 복귀 통신로를 제공하여 미사일(10)의 운전자가 미사일을 목표물에 조준할 때 상기 스위치(38)를 압하하여 유도장치(20)를 지시하기 위한 것이다. 유도장치(20)는 목표물이 포착될 때를 감지한다.
이것은 유도장치(20)로부터 출력된 아날로그 기능 신호(Fo)가 통신로(29a)에 공급되고 그것이 통신로(29b)를 통하여 유도장치(20)로 복귀하는 입력 기능신호(Fi)를 감지하기 때문이다.
유도장치(20)의 정상동작시, 상기 기능 신호(Fo)는 제3도에 예시하지 않은 수단에 의해 유도장치(20)에서 발생하여 상기 그립스톡(12)의 통신로(29b)와 연결된 통신로(29a)에 출력된다 . 상기 기능신호(Fo)는 통신로(29b)를 통해 유도장치(20)에 입력신호(Fi)로써 복귀한다. 이 신호의 출현은 유도장치(20)내의 다른수단(도시되지 않음)에 의해 주기적으로 감지된다. 미사일 운전자가 목표물이 요격되도록 목표물의 위치를 정확히 탐지했을 때 운전자가 상기 스위치(38)를 누르면 통신로(29a)가 개방되어 입력신호(Fi)가 유도장치(20)에 복귀하지 못한다. 만약 상기 유도장치(20)내의 어떤 수단이 어떤 시간동안 입력 기능신호를 검출하지 못하면, 상기 유도장치는 목표물을 포착하는 순서를 개시하고, 초기유도 방정식(初期誘道方程式)을 정하여 발사장치로부터 미사일을 목표물을 향해 추진(推進)시킨다.
양호한 실시예에서, 본 발명의 시스템은 통신로(29a)와 통신로(29b)를 구성하는 양-방향 기능 통신로를 사용하여 재프로그래밍 동작을 행한다. 상기 유도 프로세서내에 상기 수단의 설비에 의해 본 발명의 시스템에 기능 통신로가 할당되어 상기 통신로상에서 주기적으로 제어하는 반면 재프로그래밍의 순차적인 동작시상기 기능 신호를 전송하는 교체수단을 작동시킨다.
이러한 목적을 수행하기 위하여 상기 미사일의 유도장치(20)내의 단말장치(27)는 보통의 만능 비동기 송/수신장치(UART)(40)와, 2극 아날로그 스위치(42)와, 단극 반도체 스위치(43)를 포함한다. 상기 아날로그스위치(42)는 단자들(42a-42d)을 포함한다. 단자(42a)와 단자(42d)는 통신로(45)와 통신로(46)에 각각 연결된다. 상기 통신로(45)는 출력기능 신호(Fo)용 유도 장치의 통신로이고, 상기 통신로(46)는 입력 기능신호(Fi)용 유도장치의 통신로이다. 상기 스위치(42)와 상기 UART(40)사이의 양방향 데이터 전송은 통신로(48)(49)를 통해 행해진다. 상기 통신로(48)는 상기 UART(40)에 의해 출력된 직렬데이터(So)용 출력통신로이고, 상기 통신로(49)는 상기 UART(40)의 입력 데이터(Si)용 통신로이다. 상기 UART(40)는 상기 공통 데이터 베이스(37)에도 연결된다. 상기 스위치(42)의 전극(P1)과 전극(P2)은 각각 통신로(29a)와 통신로(29b)에 연결된다.
상기 UART(40)는 동작시 상기 공통 데이터 베이스(37)와 통신로(48)(29)사이에서 직렬에서 병렬로 그리고 이와 상보적으로 병렬에서 직렬로 단(段)사이를 인터페이스(interface)한다.
동작시, 상기 유도 프로세서가 후술하는 재프로그래밍 지령을 상기 UART(40)에 병렬로 공급하면 상기UART(40)에 의해 상기 지령신호가 직렬로 변환된 다음 재프로그래밍 장치에 전송된다. 재프로그래밍 데이터는 재프로그래밍 데이터 모듀울(26)의 UART(59)에 위해 직렬형식으로 수신된 다음 병렬형태로 변환된 후 데이더 베이스를 통해 상기 유도 프로세서에 전송된다.
상기 프로세서 단말장치의 반도체 스위치(43)는 기능 통신로(45)와 기능 통신로(46)사이를 연결한다. 상기 반도체 스위치들(42)(43)의 제어는 제어통신로(51)(52)에 의해 행해진다. 즉, 제1제어신호(C1)는 상기마이크로프로세서(32)로부터 공급되어 아날로그스위치(42)의 설정을 제어하며, 제 2 제어신호(C2)는 상기마이크로프로세서(32)로 부터 공급되어 스위치(43)의 설정을 제어한다. 재프로그래밍 데이터 모듀울(26)은 단자들(57a-57d)과 극단자들(P3)(P4)을 가지는 2극 아날로그 스위치(57)를 포함한다. 재프로그래밍 데이터 모듀울(26)은 또한 일반적인 UART(5g)(전술한 UART 40와 동일함)와, 수동엑세스 스위치(61)와, 재프로그램 제어기(63)를 포함한다.
점퍼선(65)은 2극 아날로그 스위치(57)의 단자(57d)와 단자(57c)사이에 연결되고, 한쌍의 양-방향 통신로(67)(68)들은 상기 단자(57a)와 UART(59)사이와, UART(59)와 상기 단자(57d)사이에 각각 연결된다.
상기 UART(59)와 상기 재프로그램 제어기(63)들은 양-방향 인터페이스(69)에 연결되어 다수의 병렬신호들을 서로 교환한다.
동작시 상기 재프로그램 제어기(63)는 상기 UART(59)에 후술하는 재프로그램 데이터를 병렬로 공급한다. 이 데이터는 상기 UART에 의해 직렬로 변환되어 유도 프로세서에 전송된다. 재프로그래밍 데이터 전송 지령들이 유도 프로세서의 UART(59)에 의해 직렬 형식으로 수신되어 병렬 형태로 변환된 다음 인터페이스(69)를 통해 재프로그램 제어기(63)에 전송된다.
상기 수동 엑세스 스위치(61)는 통신로(67)와 연결되어 통신로(29a)를 통해 전송된 한 방향의 신호를 UART(59)에 공급한다.
재프로그램 제어기(63)는 통신로(70)(71)상에 각각 한쌍의 제어신호(C3)(C4)를 공급한다. 상기 제어신호들중 한신호(C3)는 2극 아날로그스위치(57)의 상태를 설정하며, 나머지 한 신호(C4)는 엑세스 스위치(61)를 제어한다.
양호한 동작모우드에 있어서, 운전자가 전장에서 상기 미사일을 사용하고져 할 때 먼저 전원을 미사일 장치의 모든 전자회로에 입력시켜야 한다.
상기 미사일 장치를 터언-온(turn-on)한후 상기 유도장치(20)는 계속적으로 Fo을 송신하여 Fi를 감지한다. 이와 동시에 상기 유도장치의 프로세서는 재프로그래밍 데이터 모듀울(26)과 항꼐 재프로그래밍의 동작순서가 통신로(29a)(29b)를 통하여 행해지기 때문에, 유도장치의 프로세서에 의한 재프로그래밍 순서의 초기단계시 재프로그래밍의 조회(照會)가 행해지고 있는 동안 기능 신호에 대하여 대체적인 연속적인 통신로를 제공한다. 이것에 의해, 유도 장치의 프로세서에 재프로그래밍 데이터를 전송하는 동안 목표물 포착이 유도장치에 허위로 표시되는 것을 방지한다. 양호하게, 유도장치의 프로세서에 의해 행해진 재프로그래밍순서는 그 개시단계에서 재프로그래밍 데이터 모듀울(26)이 그립스톡(12)에 실치되던 않되던간에 별로 중요한 영향을 끼치지 않는다.
재프로그래밍 데이터 모듀울(26)이 그립스톡(12)에 설치되어 있지 않으면 유도 프로세서가 제4a도 및 제4b도에 도시된 순서대로 단말 장치(27)의 스위치의 개시 제어신호의 동작을 수행한다.
상기 미사일 장치(10)의 전자회로가 작동될 때 상기 유도 프로세서는 제4a도에 도시한 상태에 스위치들(42)(43)이 각각 위치하도록 적당히 신호(C1)(C2)를 제공한다. 제4a도에서, 상기 스위치(42)는 상기 유도 프로세서에 의해 설정되어 통신로(29a)와 통신로(45)를 그리고 통신로(29b)와 통신로(46)를 연결한다. 상기 통신로들(29a)(29b)은 그립스톡(12)의 점퍼선(J)과 항꼐 연결되어 Fo가 Fi로써 방향을 바꿔 유도장치(20)에 인가하게 한다. 이와 동시에, 상기 스위치(43)는 유도 프로세서에 의해 개방 상태를 유지한다.
유도장치의 프로세서의 재프로그래밍 개시 동작 루우프에 있어서, 상기 프로세서는 재프로그래밍 데이터모듀울을 동작시키는 디지탈 지령을 수신하여 재프로그래밍 순서를 개시한다. 재프로그래밍 데이터 모듀울이 메세지를 얻도록 상기 유도 프로세서는 제4b도에 도시된 상태로 스위치(42)(43)를 설정한다.
제4b도에 있어서, 상기 스위치(42)는 통신로(48)와 통신로(29a)를 그리고 통신로(29b)와 통신로(49)를 연결하도록 설정된다.
이와 동시에 상기 유도 프로세서가 스위치(43)를 폐쇄하여 기능신호(Fo)에 대하여 복귀 통신로를 제공한다. 이것에 의해, 재프로그래밍 순서를 실행하고 있는 동안 허위의 목표물 포착 표시가 유도장치에 의해 검출되는 것을 방지한다.
만약 재프로그래밍 데이터 모듀울로부터 응답하지 않으면, 상기 유도프로세서는 상기 스위치들(42)(43)을 제4a도에 예시된 바와같이 원래의 상태로 복귀설정한다.
재프로그래밍 데이터 모듀울(26)이 상기 미사일장치(10)의 그립스톡(12)내에 설치되어 있으면 제5a-제5c도에 예시된 스위칭 동작을 행한다. 상기 미사일 장치(10)가 동작하면, 상기 유도장치의 프로세서가 스위치(42)를 설정하여 통신로(45)와 통신로(29a)사이에 그리고 통신로(29b)와 통신로(46)사이에 통신로를 설정한다.
재프로그램 제어기(63)는 스위치(57)를 설정하여 점퍼선(65)를 통하여 유도 장치의 기능 신호에 대하여 복귀 통신로를 제공하기 때문에, 유도 장치(20)가 목표물의 추적을 지시한다. 제5a도에 예시된 재프로그래밍 장치의 개시시 수동 엑세스 스위치(61)는 통신로(29a)에서 재프로그래밍 통신로(67)로 한방향 통신로를 제공한다.·따라서, 상기 재프로그램 제어기(63)가 UART(59)를 통하여 통신로(29a)상의 재프로그래밍의 조회를 연속적으로 감시한다. 기능 신호(Fo)가 출현하면 재프로그램 제어기(63)는 동작하지 않는다.
유도 프로세서가 프로세서의 단말장치의 스위치를 설정하면 제5b도에 예시된 바와같은 다음 단계의 동작이 개시되어 내부 기능 신호가 스위치(43)를 통해 공급되고, 유도프로세서가 UART(40)와 통신로(48)를 통하여 통신로(29a)에 재프로그래밍 조회신호를 출력한다. 이 재프로그래밍 조회신호는 계속하여 통신로(29a)를 통하여 재프로그래밍 모듀울 통신로(67)에 그리고 UART(59)를 통하여 재프로그램 제어기(63)에 공급된다.
재프로그램 제어기(63)는 엑세스 스위치(61)를 통하여 재프로그래밍 조회신호의 출현을 검출하여 제어신호들(C3)(C4)의 상태를 변화시킨다. 상기 제어신호들(C3)(C4)의 상태의 변화에 응답하여 스위치들(57)(61)은 제5c도에 도시된 바와같이 설정된다. 제5c도에 도시된 바와같은 한쌍의 단방향 통신로가 통신로(29a)(29b)상의 유도 프로세서와 재프로그램 제어기(63)사이에 놓인다. 이와 동시에 통신로(29a)와 통신로(67)사이에 설정된 통신로는 스위치(61)의 개방으로 유도프로세서를 재프로그램하는데 필요한 두 장치들 사이의 데이터 전송을 포함한 재프로그래밍 동작을 행하게 한다.
재프로그래밍 동작이 종료되면 유도프로세서는 스위치들(42)(43)을 제5a도에 예시된 상태를 복귀시키고, 상기 제어기(63)는 스위치(57)를 제5a도에 표시한 상태로 위치시킨다. 재프로그래밍 모듀울이 설치될 때마다 1회의 완전한 재프로그래밍 순서를 수행하는 것이 바람직하기 때문에 엑세스 스위치(61)는 미사일을 방사하기 전에 계속적이고 동일한 재프로그래밍 순서를 방지하기 위하여 제5a도의 점선 72로 표시한 바와 같이 개방된다. 만약 그립스톡(12)의 전원이 터언-오프(turn-off)되고 다시 터언-온(turn-on)되면, 상기 스위치는 도통(導痛)상태에 있게 된다.
유도 프로세서가 표 1에 표시된 지령에 의해 재프로그래밍 순서를 개시, 조정 및 종료한다.표 1에 표시된 지령은 보통 8-비트 데이터 워드로 구성되며, 상술한 데이터 링크를 통하여 재프로그래밍 데이터 모듀울(26)에 전송된다. 표 1에 표시된 지령들은 16진법으로 나타내 있는데, 최초의 16디지트는 지령의 최상위(最上位)의 4비트의 값에 대응하며, 두번째의 16디지트는 최하위(最下位)의 4비트의 값에 대응한다.
표1에서 X는 돈-케어 상태(don't care condition)를 나타낸다.
[표 1]
Figure kpo00001
표 1의 지령을 검출하고 이것에 응답하는 재프로그램 제어기(63)가 제6도에 예시되어 있는데, 이는 지령디코오더(73), 어드레스 래치회로(74) 및 보진/연속 제어회로(76)을 포함한다.
상기 3개의 장치들은 병렬 형태로 유도 프로세서로부터 전송된 지령들을 수신한다. UART(59)는 일반적인 병렬 형태로 재프로그램 제어기(63)에 지령을 전송한다. 상기 UART(59)는 또한 상기 제어기(63)에 일반적인 UART 전송제어(TC)신호를 공급한다. 이 TC신호는 데이터 단자(R)로부터 수신된 지령 데이터의 공급과 재프로그래밍 데이터의 수신 사이의 차 신호를 전송 단자(T)를 통하여 유도 프로세서에 직렬 형태로 공급한다.
보다 양호한 이해를 위하여 제7도에 지령 형태를 예시하였다. 각 지령은 MSB의 R7으로부터 LSB의 R0까지의 8비트 R7-R0를 가진다. 수신된 지령의 최상위 비트(R7)가 제어 논리회로(76)에, 다음 비트들(R6-R4)은 지령 디코오더(73)에 그리고 최하위 비트(R3-R0)는 어드레스 래치회로(74)에 공급한다.
상기 지령 디코오더(73)는 지령 비트(R4-R6)의 응답하여 8개의 내부제어 신호들[STROBE(4선),RESET, PRESET, REPCOMP 및 연속 count]중의 한 신호를 발생한다:
데이터가 재프로그래밍 데이터로부터 유도프로세서에 바이드씩 전송할 때 제어 논리회로(76)는 지령 비트 R7의 일련의 상호 "1" 및 "0"에 응답하여 COUNT 펄스를 발생한다.
4개의 연속지령들중의 최하위 비트들(R0-R3)은 어드레스 래치회로(74)에 저장된후 어드레스 계수기(78)에 전송되어 대응하는 어드레스 계수를 프리세트시킨다. 어드레스 계수기(78)는 일반적인 16비트 어드레스 코드를 제공하는데, 이중 최하위 12비트들은 메모리 어드레스를 구성하며, 나머지 4비트는 일반적인 디코어더(80)를 통해 판독되는 코드로써 메모리 선택신호를 발생시킨다.상기 12비트의 어드레스와 해독된 메모리 선택 신호는 다수의 판독전용 메모리(ROM)모듀울을 포함하는 재프로그래밍 메모리(82)에 공급된다. 일반적인 데이터를 내포하는 메모리(82)의 ROM 모듀울은 메모리 선택 및 어드레스 신호에 의해 엑세스하는 장소에 보통의 데이타 항목을 가지고 있다.
상기 저장된 데이더는 재프로그래밍 순서시 유도프로세서로 전송되는 재프로그래밍 데이터를 구성한다. 메모리 선택 신호는 ROM 모듀울로 선택하고, 어드레스 신호는 선택 모듀울내의 어드레스를 특정(特定)한다. 일반적으로, 재프로그래밍 데이터는 바이트(byte) 형태로 재프로그래밍 메모리(82)내에 저장되며, 선택된 모듀울의 어드레스된 각각의 장소가 재프로그래밍 데이터의 바이트(8-비트)를 공급하고, 그것은 직렬화된 유도 프로세서에 전송하기 위하여 UART(59)의 단자(T)에 송출된다.
일반적인 디지탈 클럭/타이머 회로(90)는 일반적인 디지탈 클럭 신호를 공급하는 타이밍 소자(도시하지않음)들을 가지는데, 이것은 UART(59)의 송신 및 수신기능을 제어기(63)의 동작과 동기(同期)되는 보통의 디지탈 CLOCK 신호를 발생시켜 제어 논리회로(76)에 공급한다. 상기 제어 논리 회로(76)는 어드레스계수기(78)에 대하여 COUNT를 신호를 발생시킨다. 상기 CLOCK 신호는 하기에서 설명되는 한가지를 제외하고 재프로그래밍 시스템의 모든 동작상태에 따라 연속적으로 공급된다. 상기 디지탈 클럭/타이머회로(90)는 또한 예정된 시간 동안 RESET신호에 의해 설정된 장소에서 계수를 개시하는 일반적인 재설정 타임 -아웃(time-out)회로를 포함한다. 타임-아웃의 종료시 상기 클럭/타이머 회로(90)는 TIME-OUT신호를 제공한다.
상기 TIME-OUT신호와 RECOMP 신호가 OR 게이트(92)에 공급되어 END 신호가 재프로그래밍 사이클의 종료되었는가 또는 타임-아웃시간이 경과하였는가를 지시한다.
한쌍의 일반적인 플립-플롭회로(94)(96)는 RESET신호에 의해 리세트된다. 플립-플롭회로(94)는 또한 END신호에 의해 세트된다. 상기 두 플립-플롭회로(94)(96)는 전원 리세트 회로(98)로부터의 신호에 의해 초기 상태로 설정된다. 상기 전원 리세트 회로(98)는 재프로그래밍 모듀울에 대하여 전원이 터언-오프될시 1개의 펄스를 발생시킨다.
상기 두 플립-플롭회로(94)(96)는 제어신호(C3)(C4)를 각각 형성하여 스위치(57)(61)의 상태를 설정한다.
제8도-제11도는 유도프로세서에 의해 송출된 지령에 응답하는 재프로그래밍 데이터 전송 시스템의 재프포그래밍 동작 순서를 예시한 것이다. 제8도는 재프로그래밍 데이터 모듀울(파형 R0-R7)에 의해 수신된 지령과 이 재프로그래밍 동작 순서의 상태를 한정하는 모듀울에 의해 출력된 내부 제어 신호와의 대응관계를 도시한 파형도이다. 상기 제어신호에 의해 지시된 상태는 제8도의 횡축의 하단부에 그리고 재프로그래밍 주기(cycle)의 상태들 사이의 변화는 제9도에 선도(線圖)로써 나타내었다. 상기의 동작은 유도 프로세서에 의해 행해져 제10도에 나타낸 프로그램의 흐름도에 실시된 바와같이 재프로그래밍의 순서에 따라 동작을 개시, 제어 및 완료한다.
재프로그래밍의 동작에 앞서 전원이 미사일의 전자회로부와 재프로그래밍 데이터 모듀울에 공급되면, 이 미사일의 전자회로와 모듀울을 리세트시켜 스위치들(42)(43)(61)(65)을 제5도에 도시된 상태로 위치시키며, 래치 플래그(fIage) 및 다른 저장회로를 다른 규정된 상태로 리세트시킨다. 유도 프로세서가 그 통상의 동작으로 주기적으로 개입중단하여 통신로(29a)(29b)를 구성하는 데이터 링크(data link)를 제어할 것인지 여부를 결정한다. 그전에 재프로그래밍 순서가 완료된 상태라면 상기 링크가 불필요하게 되어 상기 프로세서는 통상의 동작(제10도의 블록 99를 결정)으로 복귀한다. 그 반대로 재프로그래밍 순서가 이미 완료된 상태가 아니면 제10도의 흐름도의 블록(99)에서 "예"의 화살표 방향으로 흘러 스위치(42)(43)를 제4b도 및 제5b도에 예시된 상태로 변경시킨다. 그 다음에 유도 프로세서는 재프로그래밍 조회지령의 동작을 수행하는데, 이 지령은 양호한 실시예에서 2개의 다른 지령 코드들, 예를들어 70지령에 속하는 77지령을 상호 전송하도록 구성된다. 상기 순서는 매회의 전송시 UART(40)에 의해 얻어진 데이터 링크의 복귀를 샘플화하기 위한 충분한 시간으로 3회 반복한다. 만약 유도 프로세서가 완전한 순서를 검출하면 조회 루우프가 종료되고, 스위치(42)(43)의 설정 상태를 제4a 및 5a도의 상태로 복귀시켜 통상적인 동작을 재개한다.
조회지령 순서가 제4a도에 대응하는 경우, 즉, 재프로그래밍 데이터 모듀울이 그립스톡에 설치되지 않을경우 개입 중단이 행해지지 않는다. 재프로그래밍 순서가 미리 종료되면 재프로그래밍 모듀울도 또한 조회순서에 응답치 않게 된다. 따라서 스위치(61)가 개방되어 재프로그래밍 데이터 모듀울이 조회순서를 검출하지 못하게 된다.
조회 지령이 상술한 조건하에서 UART(40)에 의해 직렬로 통신로(29a)상에 출력되고 점퍼(75)나 또는 점퍼(65)를 통하여 통신로(29a)상에 연결된 UART(40)에 복귀한다.
그러나 재프로그래밍 데이터모듀울이 그립스톡에 설치되고 재프로그래밍 순서를 미리 수행하지 않으면 스위치(57)(61)들이 제5b도에 예시된 상태에 있게 된다. 즉, 스위치(61)는 통신로(29a)로부터 UART(59)에 조회 지령 순서 신호들의 한방향 조건들을 제공한다. 이것이 상기 조회지령들을 재프로그램 제어기(63)에 공급시킨다. 따라서 그것은 재프로그래밍 순서를 개시함으로써 적당히 응답할 수 있다.
제8 및 9도의 상태 "0"이 재프로그래밍 모듀울(26)의 초기 전원공급 리세트 상태에 대응하고, 스위치(57)(61)가 제5b도에 예시된 상태에 있게되면 모듀울을 형식(form)77을 가지는 리세트 지령은 "1"로 재프로그래밍 모듀울을 위치시킨다. 이때 디코오더(73)가 지령비트(R4-R6)를 해독하여 RESET신호를 어드레스 래치회로(74)와 스위치의 제어 플립-플롭회로(94)(96)에 공급하면, 래치회로(74)가 리세트되고 또한 스위치제어 플립-플릅회로(94)(96)가 리세트되어 신호(C3)가 하강하고 신호(C4)가 상승하는 출력(제8도의 상태"1")을 발생시킨다. 따라서 스위치(57)(61)가 제5c도의 조건하에 있게 되어 재프로그래밍 데이터 전송이 행해지게 된다. 또한 통신로가 통신로(29a)와 통신로(67)사이의 엑세스 스위차(61)를 통해 개방된다. 제8도에 도시한 바와같이 재프로그래밍 순서의 나머지 부분동안 신호 C4가 비동작 상태를 유지시키기 때문에 엑세스 스위치(61)가 개방된다.
스위치(57)의 상태가 변화필 때 조회 루우프 지령은 유도프로세서에 복귀될 수 없다. 조회 순서가 개입중단될 때 유도 프로세서 프로그램은 제19도의 결정 블록(100)에서 "예"의 화살표 방향으로 홀러 재프로그래밍의 동작 순서를 제어하는데 적당한 지령을 말한다.
일단 조회지령 순서가 개입중단되면, 유도프로세서가 최종 리세트 7X 지령을 송출하며 래치 4X 지령과 함께 제10도의 화살표 방향으로 흘러 재프로그래밍 데이터 모듀울을 상태 "2"로 만든다. 상태 "2"에서 지령디코오더(73)가 PRESET 신호를 출력하고 상기 4X 지령은 상기 래치회로(74)에 전송된다.
상기 전체 계수와 함꼐 1 COUNT 펄스가 상기 어드례스 계수기(78)에 송출되어 계수기를 제로로 설정한다.
4X지령 다음에 상기 유도 프로세서는 재프로그래밍 메모리(82)내에 유지된 재프로그래밍 데이터 모듀울의 어드레스 위치 "0"(계수기 78에 의한 제1어드레스 출력임)에서 개시하는 한 블록의 제어 정보를 얻는다. 이러한 제어블록의 형식이 제11도에 도시된 바와같이 20바아트의 시험 정보를 포함한다. 처음의 2바아트는상기 시험 코드 패턴(patten)을 포함하는네, 이것에 의해 상기 유도프로세서는 재프로그래밍 데이터 모듀울과 적당한 데이터 링크가 설정되었는가를 확인한다. 상기 시험 코드들은 재프로그래밍 메모리(82) 내지 개시 어드레스를 지시하는 16-비트 어드레스로 구성되는 2바아트의 데이터(바아트2-바아트3)이며, 상기 재프로그래밍 메모리(82)는 마이크로프로세서(32)에 전송되는 제1블록(block)의 데이타를 기억한다. 그 다음의 2바아트들은 개시 어드레스를 지시하는 16-비트 어드레스를 나타내는 2이상의 바이트(바아트 4-바이트 5)이며, 상기 제1블록의 데이터는 프로세서(32)의 메모리에 기억된다. 최종 바이트(바이트 6-바이트7)는 데이터 블록 1의 크기를 지시한다. 이와 유사하게 제어 블록의 다음 6바이트(바이트 8-바이트 13)는 저장 개시 어드레스, 마이크로 프로세서 저장 어드레스 및 마이크로프로세서(34)에 예정된 한 블록의 재프로그래밍 정보의 블록의 개시를 제공한다.
마지막 6바이트들은 블록 저장 어드레스, 지정 저장 어드레스 및 유도 프로세서의 마이크로프로세서(36)에 전송될 제3블록의 재프로그래밍 데이터의 블록의 크기를 한정한다.
제어 데이터 블록은 재프로그래밍 데이터 모듀울로부터 바이트마다 얻어지며, 각 바이트는 최초는 80, 다음은 00으로 구성뇐다. 상기 각 바이트는 유도 프로세서로부터 송출된 반복 지령 순서의 수단에 의해 재프로그래밍 메모리로부터 유도 프로세서에 장입(奬入)된다. 다른 변화로써 유도프로세서는 연속지령의 최상위비트(R7)의 토굴(toggle)동작을 하고, 각각의 정변화(正變化)는 제어 논리회로(76)에서 COUNT 펄스를 발생시킨다. 상기 제어논리회로(76)는 일반적인 논리회로로써, 디코오더(73)로부터의 연속 COUNT 신호와, 단자 T에 공급된 재프로그래밍 데이터의 전송을 지시하는 UART(59)로부터의 전송 COUNTROL 신호와, 지령 MSB(R7)가 정신호로 변환 된후에 발생하는 처음의 부 CLOCK 변화 신호가 공급되면 R7의 상태의 변화에 따라 COUNT신호를 출력한다.
제8도 및 제9도에는 재프로그래밍 데이터 모듀울에서 유도프로세서 서로의 단계적인 전송을 예시한 것으로써, 먼저 80 지령에 의해 상태 "2"에서 상태 "3"으로 변화하고 지령 MSB의 다른 변화에 의해 상태"3"과 상태 "3A"사이에서 번화가 행해진다.
제어 블록 데이터의 20바이트가 전송될 때 유도 프로세서가 상기 시험 코드를 평가하여 이 시험 코드가 유효한지를 결정한다. 제10도에 이에 대한 판정블록(102)을 표시하였다. 만약 상기 시험 코드가 유효하지않으면 상기 유도 프로세서는 7X/4X 지령을 송출하는 순서를 진행함으로써 유효한 제어 데이터를 얻기 위하여 2희의 시도를 행한다. 이것을 재프로그래밍 데이터 모듀울을 상태 "2"로 만든다. 그 다음 80/00 지령순서가 사용되어 제어블록을 2회 전송한다.
상기 시험 코드가 유효한 것으로 판정되면, 유도 프로세서는 상기 판정블록(102)에서 "예"의 방향으로 동작이 진행되어 지령순서(0a1,1a1,2b1,3c1,4d1가 현재의 재프로그래밍 데이터 블록의 어드레스에 장입된다.이것이 상태 3A에서 상태 4,5,6,7 각각 재프로그래밍 모듀울의 동작을 수행하게 한다. 이것은 디코오더(73)로 부터의 4개의 별개의 STROBE신호를 어드례스 래치회로(74)에 공급하게 한다. 상기 각 STROBE신호는 현재의 지령 LSB의 (R0-R3)의 현재치를 어드레스 래치회로(74)에 스트로브(strobe)하게 한다. 상기 STROBE 동작 주기의 말기에, 데이터 블록 스타트 어드레스(a1,b1,c1,d1)를 한정하는 16-비트 어드례스(a1,b1,c1,d1)가 어드레스 래치회로(74)에 누진되고, PRESET신호에 의해 어드레스 제수기(78)에 전송된다. 이때, 재프로그래밍 데이터 모듀울은 어드레스 계수기(78)의 프리세트 어드레스 단자에서 개시하는 바이트의 순서로 연속적으로 데이터를 전송한다. 상기 입력 어드레스 단자에서 개시하는 데이터의 전송은 UART(59)에 의해 비트(R5)(R6)의 출력이 높은 동안 재프로그래밍 데이터 모듀울에 의해 연속적으로 행해진다. 상기 비트(R5)(R6)는 다음의 다른 지령이 수신될 때까지 유도 프로세서에 의해 전송된 6X 지령에 응답하여 높은 상태를 유지한다.상기 6X 지령은 지령 디코오더(73)가 상기 연속 COUNT 신호를 상승시키게 하며, 이 연속 COUNT 신호는 제어 논리회로(76)가 UART(59)로부터의 전송제어 신호의 조건으로입력 CLOCK신호의 위상이 반전된 부변화(負變化)의 COUNT출력신호를 발생하게 한다. 상기 COUNT신호는 어드레스 계수기(78)와 UART(59)의 TXRL 단자(전송 레지스터 부하 단자)에 공급된다. 상기 각각의 COUNT 펄스는 어드레스를 변화시키고, 각각의 새로운 어드레스는 UART(59)의 단자 (T0-T7)에 재프로그래밍 데이터의 바이트를 공급하며, COUNT 펄스는 직렬화 및 전송을 위한 바이트를 얻기 위해 UART(59)에 공급된다.
유도프로세서는 블록 크기를 기본으로 한 적당한 수(數)가 전송될 때까지 재프로그래밍 블록내의 바이트들을 계수한다. 그 다음, 다른 블록을 전송하는 경우 유도프로세서는 다음의 지령 순서를 전송한다:Oa2,1a2,2b2,3c2,4d2,6x2이것은 재프로그래밍 데이터 모듀울을 상태 9로 복귀시키며, 이때 어드레스(a2,b2,c2,d2)에서 시작하는 재프로그래밍 데이터의 다음 블록의 연속적인 전송이 행해지게 한다.
재프로그래밍 블록 모두가 전송될 때 재프로그래밍 순서는 완료된다. 이때 유도 프로세서는 제10도의 흐름도의 판정블록(104)에서 ''예''의 방향쪽으로 동작이 진행되고, 재프로그래밍 데이터 모듀울에 5X 지령을송출한다.·이때 재프로그래밍이 성공적으로 완료되었음을 지시하는 플래그가 설정되고 스위치(42)(43)의 설정 상태가 변경되어 통상의 동작상태로 복귀한다.
상기 5X 지령은 재프로그래밍 데이터 모듀울을 지령 디코오더(73)가 RECOMP 신호를 상승시키는 최종종료상태(END)로 위치시킨다. 상기 지령 디고오더(73)로부터의 RECOMP신호와 클럭/타이머 회로(90)로부터의 TIME-OUT 신호가 상기 게이트회로(92)에 입력되면 이 게이트회로(92)는 상기 END신호를 정(正)의 레벨로 상승시켜 비동작 신호 C3를 발생한다. 따라서 스위치(57)가 제5a도에 도시된 상태로 복귀하고 재프로그래밍 동작을 완료한다.
END 신호는 클럭/타이머 회로(90)에 의해 또한 발생한다. 상태 "1"에서 전원 공급순서는 클럭/타이머회로(90)가 동작하는 TIME-OUT 기간을 제시한다. 상기 TIME-OUT 기간은 재프로그래밍을 완료하기 위한 최대시간을 설정한다.
상기 TIME-OUT의 기간이 종료될 때, TIME-OUT 신호는 게이트회로(92)가 END 신호를 상승시키도록 상태를 변화시킨다. 상기 END 신호는 UART(59)로 부터의 CLOCK 신호와 제어논리회로(76)로부터의 CLOCK 신호를 블록(block)한다. 상기 END 신호는 또한 제어 신호(C3)가 제5a도에 도시된 상태로스위치(57)를 위치시키도록 스위치의 상태를 변화시킨다. 따라서 재프로그래밍 데이터 모듀울이 유도프로세서로 부터의 다른 지령에 응답하는 것이 금지되어 유도프로세서에 더 이상 데이터 전송이 행해지지 않는다. 재프로그래밍 데이터 모듀울이 지령에 응답하는 것을 방지하는 상기 END 신호는 또한 유도프로세서의 재프로그래밍 동작을 종료시킨다. 제10도에 도시하지 않았지만 유도 프로세서의 재프로그래밍 제어 프로세서는 재프로그래밍 동작을 종료시키고, 만약 어떤 시간동안 재프로그래밍 데이터 모듀울(26)로 부터의 데이터 전송이 행해지지 않으면 통상의 동작으로 복귀한다.
이상의 설명으로 부터 본 발명은 많은 수정 및 변경이 있을 수 있다. 따라서 본 발명은 첨부된 청구범위내의 영역내에서 본문에 기술된 것보다 다른 여러 실시예가 있을 수 있다.

Claims (25)

  1. 전자모듀울의 내부와 외부 사이에 신호를 전송하기 위한 다수의 통신로(29)를 가지는 전자모듀울(20)내의 자기 프로그램이 가능한 지령을 발생하는 프로세서(32)(34)(36)에 재프로그래밍 데이터를 전송하기 위한 시스템에 있어서, 상기 전자모듀울(20)의 내부와 외부 사이에 신호를 전송하는 다수의 통신로들(29a)(29b)중의 한 통신로에 연결된 전자모듀울(20)내의 단말수단(27)과; 상기 통신로들(29a)(29b)중의 한 통신로에 상기 프로세서(32)(34)(36)를 연결하기 위하여 상기 전자모듀울(20)내의 자기-프로그램이 가능한지령을 발생하는 프로세서(32)(34)(36)에 응답하는 상기 단말수단(27)내의 스위칭수단(42)과;상기 단말수단(27)을 전자모듀울(20)내에 설치할 때 상기 단말 수단(27)이 연결되어 있는 전자모듀울 통신로(29)에 인접되고, 상기 전자모듀울(20)의 외측에 배치된 재프로그래밍 데이터 모듀울(26)과; 상기 전자모듀울 통신로(29)상의 신호들을 한 방향으로 전송하기 위한 상기 재프로그래밍 데이터 모듀울(26)내의 엑세스 수단(61)과; 다수의 재프로그래밍 제어 신호들을 공급하기 위하여 상기 재프로그래밍 지령.신호들을 해독하고 상기 전자모듀울 통신로(29)상의 재프로그래밍 지령 신호들을 검출하는 상기 엑세스 수단(61)에 연결되어있는 상기 재프로그래밍 데이터 모듀울(26)내에 데이터 전송 수단(59)(63)과; 상기 전자모듀울 통신로(29)상에 상기 데이터 전송 수단(59)(63)을 연결시키기 위하여 조회 재프로그래밍 지령 신호로부터 해독된 상기 재프로그래밍 제어 신호들중의 제1신호에 응답하는 상기 재프로그래밍 데이터 모듀울(26)내의 스위칭 수단(57)과; 상기 전자모듀울 통신로(29)상에 재프로그래밍 데이터 신호를 공급하기 위하여 다른 재프로그래밍제어신호에 응답하는 상기 데이터 전송 수단(59)(63)중의 재프로그램 제어기(63)에 내장된 재프로그래밍 메모리 수단(82)으로 구성됨을 특징으로 하는 상기 프로세서에 재프로그래밍 데이터를 전송하기 위한 시스템.
  2. 제1항에 있어서, 상기 한 통신로(29a)가 상기 프로세서(32)(34)(36)에 연결되지 않을때는 아날로그기능 신호(Fo)를 전송함을 특징으로 하는 상기 프로세서에 재프로그래밍 데이터를 전송하기 위한 시스템.
  3. 제2항에 있어서, 상기 한 통신로(29a)가 상기 프로세서(32)(34)(36)와 연결될 때에는 상기 기능 신호(Fo)에 대한 대체 통신로(29b)를 제공하기 위하여 상기 단말 수단(27)내에 다른 수단을 더 포함함을 특징으로 하는 상기 프로세서에 재프로그래밍 데이터를 전송하기 위한 시스템.
  4. 제1항에 있어서, 상기 데이터 전송수단(59)(63)은 재프로그래밍 데이터 신호들의 발생을 포함한 재프로그래밍 데이터의 전송 순서를 실행하기 위하여 재프로그래밍 지령들의 예정된 순서에 응답함을 특징으로 하는 상기 프로세서에 재프로그래밍 데이터를 전송하기 위한 시스템.
  5. 제4항에 있어서, 상기 데이터 전송 수단(59)(63)은 상기 스위칭 수단(42)을 동작시킴으로써 상기 재프로그래밍 지령 순서의 복귀지령에 응답하여 상기 전자모듀울 통신로(29)에서 상기 데이터 전송 수단(59)(63)는 해체 시킴을 특징으로 하는 상기 프로세서에 재프로그래밍 데이터를 전송하기 위한 시스템.
  6. 제4항에 있어서, 상기 수단은 예정된 시간이 경과된 후 상기 재프로그래밍 데이터 전송 순서를 종료시키기 위하여 상기 데이터 전송 수단(59)(63)중의 재프로그대밍 제어기(63)에 내장된 클럭/타이머 회로수단(90)를 더 포함함을 특징으로 하는 상기 프로세서에 재프로그래밍 데이터를 전송하기 위한 시스템.
  7. 상기 전자모듀울(20)과 다른 장치들 사이에 신호들을 전송하기 위한 다수의 능동 통신로(29)를 가지는 전자모듀울(20)내의 자기-프로그램이 가능한 지령을 발생하는 프로세서(32)(34)(36)의 프로그램을 정정하기 위한 데이터를 공급하기 위한 장치에 있어서, 상기 통신로(29a)로부터의 신호를 한 방향으로 전송하기 위하여 자기-프로그램이 가능한 지령을 발생하는 프로세서(32)(34)(36)를 포함한 전자모듀울(20)의 외부에 기능 신호(Fo)를 전송하는 통신로(29a)에 대하여 스위칭이 가능하게 연결되는 엑세스 수단(61)과;조회 지령 신호에 응답하여 스위치 지령 신호를 발생시키기 위하여 상기 한 방향으로 전송된 신호를 수신하도록 연결된 재프로그램 제어 수단(63)과; 상기 스위치 제어 신호에 응답하여 상기 재프로그램 제어 수단(63)에 상기 통신로(29a)를 연결하는 제1상태를 유지하기 위하여 상기 통신로(29a)(29b)와 상기 재프로그램 제어 수단(63)사이에 연결된 통신로 스위칭 수단(57)과; 상기 스위치 수단(57)이 제1상태를 유지한 후 상기 통신로(29b)상에 연결된 상기 프로세서(32)(34)(36)에 프로그램 정정 정보를 공급하기 위하여 상기통신로(29a)상에 수신된 재프로그래밍 지령에 응답하는 상기 재프로그램 제어수단(63)내의 프로그램 전송수단으로 구성됨을 특징으로 하는 상기 프로새서의 프로그램을 정정하기 위한 데이터를 공급하기 위한 장치.
  8. 제 7항에 있어서, 상기기능 신호(Fo)는 아날로그 기능 신호임을 특징으로 하는 상기 프로세서의 프로그램을 정정하기 위한 데이터를 공급하기 위한 장치.
  9. 제8항에 있어서, 상기 재프로그래밍 지령과 상기 프로그램 정정 정보는 디지탈 신호들을 구성함을 특징으로 하는 상기 프로세서의 프로그램을 정정하기 위한 데이터를 공급하기 위한 장치.
  10. 제7항에 있어서, 예정된 프로그램 정정 신호를 전송한 후 상기 재프로그램 제어수단(63)은 상기 스위칭 지령 신호를 변경시키기 위하여 상기 통신로(29a)상에 있는 복귀 지령 신호에 응답하고, 상기 통신로상의 스위칭 수단(57)은 상기 스위칭 지령 신호의 변화에 응답하여 상기 통신로(29a)(29b)에서 상기 제어수단(63)을 해체하는 제2상태를 유지함을 특징으로 하는 상기 프로세서의 프로그램을 정정하기 위한 데이터를 공급하기 위한 장치.
  11. 제7항에 있어서, 상기 재프로그램 제어수단(63)은 상기 통신로(29a)상의 재프로그래밍 지령의 예정된 순서에 응답하여 프로그램 정정 정보의 발생을 포함한 재프로그래밍 동작 순서를 수행함을 특징으로 하는 상기 프로세서의 프로그램을 정정하기 위한 데이터를 공급하기 위한 장치.
  12. 제11항에 있어서, 상기 장치는 상기 재프로그래밍 동작 순서의 개시부터 예정된 시간까지 재프로그래밍 동작 순서를 완료시키기 위하여 상기 재프로그램 제어 수단(63)내에 디지탈 클럭/타이머 수단(90)을 더 포함함을 특징으로 하는 상기 프로세서의 프로그램을 정정하기 위한 데이더를 공급하기 위한 장치.
  13. 전자모듀울(20)내의 지령 발생 프로세서(32)(34)(36)의 프로그램을 변경하기 위한 방법에 있어서, 상기 통신로(29)상에 프로세서에 의해 발생된 재프로그래밍 조회 지령이 출현하는가를 감시하기 위하여 지령발생 프로세서(32)(34)(36)를 포함한 전자모듀울(20)에 연결된 기능 신호 통신로(29)를 모니터하는 단계와; 상기 통신로(29)에 조회 지령이 출현하면 상기 통신로(29)는 재프로그래밍 데이터 모듀울(26)을 접속하며, 상기 재프로그래밍 데이터 모듀울(26)은 예정된 지령 신호에 응답하여 상기 프로세서(32)(34)(36)가 재프로그래밍을 행하도록 데이터 신호를 발생하는 재프로그래밍 제어수단(63)을 포함하는 단계와; 상기 통신로(29)상의 상기 프로세서(32)(34)(36)로부터 상기 재프로그래밍 데이터 모듀울(26)에 일련의 재프로그래밍 지령을 전송하는 단계와; 상기 일련의 재프로그래밍 지령에 응답하여 상기 재프로그래밍 데이터 모듀울(26)로부터 발생된 재프로그래밍 데이터 신호를 상기 통신로(29)를 통하여 공급하는 단계로 구성됨을 특징으로 하는 전자 모듀울내의 지령 발생 프로세서의 프로그램을 변경하는 방법.
  14. 제13항에 있어서, 상기 방법은 상기 재프로그래밍 데이터 신호를 공급한 후 상기 재프로그래밍 데이터 신호의 공급을 종료시키는 지령 신호를 상기 재프로그래밍 데이터 모듀울(26)에 공급하고 상기 END 지령 신호에 응답하여 상기 재프로그래밍데이터 신호의 공급을 종료시키는 단계를 또한 포함함을 특징으로 하는 전자 모듀울내의 지령 발생 프로세서의 프로그램을 변경하는 방법.
  15. 제14항에 있어서, 상기 방법은 또한 상기 END 지령 신호에 응답하여 상기 전자모듀울로부터 상기재프로그래밍 데이터 모듀울을 해체하는 단계를 또한 포함함을 특징으로 하는 전자 모듀울내의 지령 발생프로세서의 프로그램을 변경하는 방법.
  16. 제13항에 있어서, 상기 방법은 상기 재프로그래밍 데이터 모듀울(26)이 상기 통신로(29)에 연결되어 있는 상기 동안 기능 신호(Fi)를 전송하기 위한 다른 대체 통신로(29b)를 제공하는 단계를 또한 포함함을 특징으로 하는 전자 모듀울내의 지령 발생 프로세서의 프로그램을 변경하는 방법.
  17. 제15항에 있어서, 상기 방법은 상기 재프로그래밍 데이터 모듀울(26)이 상기 통신로(29a)에 연결되어 있는 동안 상기 기능 신호(Fi)를 전송하기 위한 다른 대체 통신로(29b)를 제공하는 단계를 또한 포함함을 특징으로 하는 전자 모듀울내의 지령 발생 프로세서의 프로그램을 변경하는 방법.
  18. 제17항에 있어서, 상기 방법은 상기 재프로그래밍 데이터 모듀울(26)이 상기 통신로(29a)로부터 해체될 때 상기 통신로(29)상에 대한 기능 신호를 회복시키는 단계를 또한 포함함을 특징으로 하는 전자 모듀울내의 지령 발생 프로세서의 프로그램을 변경하는 방법.
  19. 한쌍의 모듀울을 선택적으로 연결하기 위한 데이터 링크에 있어서, 제어 및 지령 신호를 발생하는 프로세서(32)(34)(36)를 포함한 제1모듀울(20)의 내부와 외부 사이에 예정된 기능 신호(Fo)를 전송하는 통신로(29a)와; 양 방향 신호를 전송하기 위한 상기 통신로(29a)상에 상기 프로세서(32)(34)(36)를 연결하기 위하여 제1제어 신호에 응답하는 상기 제1모듀울(20)내의 제1스위칭 장치(27)와; 상기 프로세서(32)(34)(36)가 상기 통신로(29a)에 연결될 때 상기 기능신호(Fi)의 전송을 위한 다른 대체 통신로(29b)를 제공하기 위하여 제2제어 신호에 응답하는 상기 제1스위칭 장치(20)내의 기능스위칭 수단(42)과;상기 제2모듀울(26)에 상기 통신로에 대한 양 방향 신호를 전송하기 위하여 상기 통신로(29a)상의 지령신호를 응답하는 제2모듀울(26)내의 제2스위칭 수단(57)으로 구성됨을 특징으로 하는 한쌍의 모듀울을 선택적으로 연결하기 위한 데이터 링크.
  20. 프로세서에 재프로그래밍 데이터를 전송하기 위한 시스템에 있어서, 상기 전자 모듀울(20)의 내부와 외부 사이에 신호들을 전송하기 위한 다수의 통신로(29a)(29b)를 가지는 전자모듀울(20)과; 상기 전자 모듀울(20)내의 자기-프로그램이 가능한 지령을 발생하는 프로세서(32)(34)(36)와; 상기 통신로(29a)(29b)중의 한 통신로(29a)와 상기 프로세서(32)(34)(36)를 연결 및 해체시키기 위하여 상기 프로세서(32)(43)(36)에 응답하는 상기 전자 모듀울(20)내의 단말수단(27)과; 상기 한 통신로(29a)상에 인접한 상기 모듀울(20)외부에 위치한 재프로그래밍 데이터 모듀울(26)과; 상기 재프로그래밍 지령 신호들을 해독하고 상기한 통신로(29a)싱의 재프로그래밍 지령 신호들을 검출하여 다수의 재프로그래밍 제어 신호들을 공급하기위하여 상기 엑세스 수단(61)에 연결된 상기 재프로그래밍 데이터 모듀울(26)내의 데이터 전송 수단(59)(63)과; 상기 한 통신로(29a)에 상기 데이터 전송 수단(59)(63)을 연결하기 위하여 조회 재프로그래밍 지령 신호로부터 해독된 상기 재프로그래밍 지령 신호들중의 한 신호에 응답하는 상기 재프로그래밍 데이터모듀울(26)내의 스위칭 수단(57)과;상기 한 통신로(29b)상에 재프로그래밍 데이터 신호들을 공급하기 위하여 다른 재프로그래밍 제어 신호들에 응답하는 상기 데이터 전숭 수단를(59)(63)중의 재프로그래밍 제어수단(63)내에 장착된 재프로그래밍 메모리 수단(82)으로 구성됨을 특징으로 하는 상기 프로세서에 재프로그래밍 데이터를 전송하는 시스템.
  21. 제20항에 있어서, 상기 프로세서(32)(34)(36)가 상기 한 통신로(29a)에 연결되지 않으면 상기 통신로(29a)는 아날로그 기농 신호(Fo)를 전송함을 특징으로 하는 상기 프로세서에 재프로그래밍 데이터를 전송하는 시스템.
  22. 제21항에 있어서, 상기 프로세서(32)(34)(36)가 상기 통신로(29a)에 연결되면 상기 기능신호(Fi)를 전송하기 위한 다른 대체 통신로(29b)를 제공하기 위하여 상기 단말 수단(27)내에 또 다른 수단을 포함함을 특징으로 하는 상기 프로세서에 재프로그래밍 데이터를 전송하는 시스템.
  23. 제20항에 있어서, 상기 데이터 전송 수단(59)(63)은 재프로그래밍 데이터 신호들의 발생을 포함한 재프로그래밍 데이터 전송 순서를 수행하기 위하여 재프로그래밍 지령들의 에정된 순서에 응답함을 특징으로하는 상기 프로세서에 재드로그래밍 데이터를 전송하는 시스템
  24. 제23항에 있어서, 상기 데이더 전송 수단(59)(63)은 상기 한 통신로(29a)(29b)에서 상기 데이터 전송 수단(59)(63)을 해체시키기 위하여 상기 스위칭 수단(57)을 동작시켜 상기 재프로그래밍 지령 순서의 복귀 지령에 응답함을 특징으로 하는 상기 프로세서에 재프로그래밍 데이터를 전송하는 시스템
  25. 제23항에 있어서, 상기 시스템온 상기 재프로그래밍 데이터 전송 순서의 개시부터 예정된 시간까지 상기 재프로그래밍 동작 순서를 완료시키기 위한 상기 데이터 전송 수단(59)(63)내에 또다른 수단을 포함항을 특징으로 하는 상기 프로세서에 재프로그래밍 데이터를 전송하는 시스템.
KR1019860003029A 1985-04-29 1986-04-18 프로세서에 재프로그래밍 데이터를 전송하는 시스템 KR900006528B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/728,621 US4660170A (en) 1985-04-29 1985-04-29 System for providing reprogramming data to an embedded processor
US728,621 1985-04-29

Publications (2)

Publication Number Publication Date
KR860008503A KR860008503A (ko) 1986-11-15
KR900006528B1 true KR900006528B1 (ko) 1990-09-07

Family

ID=24927596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860003029A KR900006528B1 (ko) 1985-04-29 1986-04-18 프로세서에 재프로그래밍 데이터를 전송하는 시스템

Country Status (23)

Country Link
US (1) US4660170A (ko)
EP (1) EP0201001B1 (ko)
JP (1) JPS61253539A (ko)
KR (1) KR900006528B1 (ko)
AT (1) ATE86771T1 (ko)
AU (1) AU573430B2 (ko)
BE (1) BE904691A (ko)
CA (1) CA1244917A (ko)
CH (2) CH677977A5 (ko)
DE (3) DE3613022A1 (ko)
DK (1) DK174897B1 (ko)
ES (2) ES8800761A1 (ko)
FR (1) FR2581220B1 (ko)
GB (1) GB2174827A (ko)
GR (1) GR861151B (ko)
IL (1) IL78168A (ko)
IT (1) IT1191748B (ko)
MY (1) MY101189A (ko)
NL (1) NL8600754A (ko)
NO (1) NO174444C (ko)
PT (1) PT82479B (ko)
SE (1) SE469098B (ko)
TR (1) TR22903A (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965825A (en) 1981-11-03 1990-10-23 The Personalized Mass Media Corporation Signal processing apparatus and methods
US4875186A (en) * 1986-02-28 1989-10-17 Prime Computer, Inc. Peripheral emulation apparatus
JPH0658627B2 (ja) * 1987-01-28 1994-08-03 アンリツ株式会社 電子機器
GB2202063B (en) * 1987-03-10 1991-10-09 Matsushita Electric Ind Co Ltd Data drive type air conditioner control apparatus
DE3720404C1 (de) * 1987-06-19 1988-10-06 Voest Alpine Automotive Verfahren und Vorrichtung zur Datenaenderung im Parameterspeicher eines Kraftfahrzeug-Reglers
JPS6467597A (en) * 1987-09-08 1989-03-14 Mitsubishi Heavy Ind Ltd Missile
EP0338290B1 (de) * 1988-04-20 1996-03-06 Siemens Aktiengesellschaft Verfahren zum Laden einer für den Betrieb einer mikroprozessorgesteuerten elektrischen Einrichtung erforderlichen Betriebs-Steuerbefehlsfolge
US5187794A (en) * 1989-03-15 1993-02-16 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration System for simultaneously loading program to master computer memory devices and corresponding slave computer memory devices
US5048771A (en) * 1989-11-15 1991-09-17 Hughes Aircraft Company Method and apparatus for a reprogrammable program missile memory
US5214584A (en) * 1989-12-26 1993-05-25 Hughes Aircraft Company Bidirectional data interface for a processor embedded in a self-propelled vehicle
US5096139A (en) * 1990-08-16 1992-03-17 Hughes Aircraft Company Missile interface unit
DE4336207A1 (de) * 1993-10-23 1995-04-27 Bodenseewerk Geraetetech Schnittstellenanordnung für die Datenübertragung zwischen Trägerflugzeug und Flugkörper
US5600087A (en) * 1995-03-21 1997-02-04 Sippican, Inc. Field programmable expendable underwater vehicle
US5668419A (en) * 1995-06-30 1997-09-16 Canon Information Systems, Inc. Reconfigurable connector
US5768550A (en) * 1995-11-21 1998-06-16 International Business Machines Corporation Bus interface logic system
GB9622682D0 (en) * 1996-10-31 1997-01-08 Sgs Thomson Microelectronics An integrated circuit device and method of communication therewith
DE59806274D1 (de) 1997-03-27 2002-12-19 Siemens Ag Anordnung zur übertragung von programmen
TW449677B (en) * 1999-07-19 2001-08-11 Novatek Microelectronics Corp Device and method for rewritable monitor function
EP1464970A1 (en) * 2003-04-04 2004-10-06 Agilent Technologies Inc Loop-back testing with delay elements
US7380263B2 (en) * 2003-10-17 2008-05-27 Sony Corporation Apparatus and method for use in television channel mapping
US7124222B2 (en) * 2003-12-16 2006-10-17 1X1 Mobile, Ltd. Control system and method for a communications interface
US7628671B2 (en) * 2004-11-26 2009-12-08 Silverlit Toys Manufactory Ltd. Programmable flying object
FR2942667B1 (fr) * 2009-02-27 2016-05-06 Sagem Comm Procede de diagnostic et/ou de mise a jour d'un logiciel d'un dispositif electronique equipe d'un connecteur de type hdmi et dispositif associe.
JP5886099B2 (ja) * 2012-03-21 2016-03-16 日立オートモティブシステムズ株式会社 自動車用電子制御装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3839630A (en) * 1971-12-27 1974-10-01 Hewlett Packard Co Programmable calculator employing algebraic language
DE2251225C3 (de) * 1972-10-19 1979-10-04 Olympia Werke Ag, 2940 Wilhelmshaven Schaltungsanordnung zum Übertragen von Signalen zwischen elektronischen Baugruppen einer Datenverarbeitungseinheit und Ein- und Ausgabeeinheiten
US3944984A (en) * 1974-04-23 1976-03-16 Modicon Corporation Computer controller system with a reprogrammable read only memory
US3975712A (en) * 1975-02-18 1976-08-17 Motorola, Inc. Asynchronous communication interface adaptor
US4006457A (en) * 1975-02-18 1977-02-01 Motorola, Inc. Logic circuitry for selection of dedicated registers
US4063311A (en) * 1976-08-17 1977-12-13 Cincinnati Milacron Inc. Asynchronously operating signal diagnostic system for a programmable machine function controller
CA1117624A (en) * 1978-09-27 1982-02-02 Virgil W. Fisher Means and method for controlling an apparatus for conditioning a liquid
US4254475A (en) * 1979-03-12 1981-03-03 Raytheon Company Microprocessor having dual frequency clock
DE2929545A1 (de) * 1979-07-20 1981-01-29 Heidenhain Gmbh Dr Johannes Verfahren und schaltungsanordnung zur programmerstellung und/oder programmaenderung bei numerisch gesteuerten maschinen
JPS56135204A (en) * 1980-03-26 1981-10-22 Omron Tateisi Electronics Co Programmable controller
US4439839A (en) * 1981-08-24 1984-03-27 International Telephone And Telegraph Corporation Dynamically programmable processing element
JPS58172704A (ja) * 1982-04-02 1983-10-11 Toshiba Corp プラント制御装置
US4558416A (en) * 1983-05-27 1985-12-10 Allied Corporation Method for maintaining the integrity of a dual microprocessor multiprocessing computing system
CA1233252A (en) * 1983-09-12 1988-02-23 Michael E. Field Method and apparatus for updating parameter data

Also Published As

Publication number Publication date
KR860008503A (ko) 1986-11-15
DE3613022A1 (de) 1986-11-06
SE469098B (sv) 1993-05-10
DK174897B1 (da) 2004-02-09
SE8601780L (sv) 1986-10-30
ES8802549A1 (es) 1988-06-16
PT82479A (pt) 1986-11-05
NO174444C (no) 1994-05-04
DK192886A (da) 1986-10-30
DE3687917D1 (de) 1993-04-15
IT8620232A0 (it) 1986-04-28
IT8620232A1 (it) 1987-10-28
IT1191748B (it) 1988-03-23
CA1244917A (en) 1988-11-15
FR2581220B1 (fr) 1992-02-28
DE3687917T2 (de) 1993-08-19
ES8800761A1 (es) 1987-11-16
JPS61253539A (ja) 1986-11-11
MY101189A (en) 1991-07-31
CH677977A5 (ko) 1991-07-15
EP0201001A2 (en) 1986-11-12
AU573430B2 (en) 1988-06-09
NL8600754A (nl) 1986-11-17
ATE86771T1 (de) 1993-03-15
EP0201001A3 (en) 1988-01-27
NO174444B (no) 1994-01-24
IL78168A0 (en) 1986-07-31
SE8601780D0 (sv) 1986-04-18
US4660170A (en) 1987-04-21
IL78168A (en) 1989-10-31
CH679247A5 (ko) 1992-01-15
EP0201001B1 (en) 1993-03-10
ES553839A0 (es) 1987-11-16
DK192886D0 (da) 1986-04-28
ES557682A0 (es) 1988-06-16
GB8606226D0 (en) 1986-04-16
GR861151B (en) 1986-09-02
JPH0260006B2 (ko) 1990-12-14
BE904691A (fr) 1986-10-28
FR2581220A1 (fr) 1986-10-31
GB2174827A (en) 1986-11-12
DE201001T1 (de) 1987-11-05
PT82479B (pt) 1994-10-31
AU5478086A (en) 1986-11-13
NO861672L (no) 1986-10-30
TR22903A (tr) 1988-11-08

Similar Documents

Publication Publication Date Title
KR900006528B1 (ko) 프로세서에 재프로그래밍 데이터를 전송하는 시스템
US20040068330A1 (en) Methods and apparatus for remote programming of field programmable gate arrays
CN116112017B (zh) Adc采样方法、电路、系统及存储介质
JPS63199330A (ja) 中間鏡筒
EP0328450B1 (en) Direct memory access controller
JP4978421B2 (ja) データ通信システム及び通信制御装置
KR100488630B1 (ko) 마이크로컨트롤러에의해액세스될베이스메모리를선택하기위한회로및방법과,내부메모리와외부메모리중의하나를베이스메모리로서선택하고액세스하기위한장치
US6067890A (en) Weapon system
DK168929B1 (da) Selektivopkaldsmodtager med fødespændingsfordeler
KR20060084710A (ko) 펌웨어 다운로드 장치 및 이를 이용한 펌웨어 업데이트 방법
US11853736B2 (en) Module, information processing device equipped with same, and method for updating program data to update program data in module
CN1321370C (zh) 状态寄存器更新逻辑电路的系统及其方法
JP5297911B2 (ja) 一括制御用端末装置、及び遠隔監視制御システム
USH714H (en) Serial data word processing arrangement
TWI712289B (zh) 識別碼編號方法以及多點通信系統
JPH10190576A (ja) 赤外線通信システム
US20030189987A1 (en) Bus for supporting plural signal line configurations and switch method thereof
JPS6395551A (ja) シリアルデ−タ処理装置
SU813428A1 (ru) Устройство управлени микропрограм-МНыМи пЕРЕХОдАМи
JPS6437654A (en) Inter-processor communication memory
RU2231103C2 (ru) Способ управления технологическим оборудованием
JPH04160421A (ja) マイクロコンピュータ搭載型制御装置
JPS58217031A (ja) プログラムロ−ド制御方式
JP2001016297A (ja) シリアル通信装置、シリアル通信方法および記憶媒体
JPS5863252A (ja) デイジタルデ−タ伝送方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000823

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee