CN116112017B - Adc采样方法、电路、系统及存储介质 - Google Patents
Adc采样方法、电路、系统及存储介质 Download PDFInfo
- Publication number
- CN116112017B CN116112017B CN202310396174.3A CN202310396174A CN116112017B CN 116112017 B CN116112017 B CN 116112017B CN 202310396174 A CN202310396174 A CN 202310396174A CN 116112017 B CN116112017 B CN 116112017B
- Authority
- CN
- China
- Prior art keywords
- address
- analog signal
- selection
- adc
- output end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 86
- 238000000034 method Methods 0.000 title claims abstract description 73
- 238000013500 data storage Methods 0.000 claims description 39
- 230000001960 triggered effect Effects 0.000 claims description 27
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 230000000630 rising effect Effects 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 abstract description 33
- 230000008569 process Effects 0.000 abstract description 23
- 230000006870 function Effects 0.000 abstract description 16
- 230000000875 corresponding effect Effects 0.000 description 21
- 230000001276 controlling effect Effects 0.000 description 6
- 101100434411 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH1 gene Proteins 0.000 description 5
- 101150102866 adc1 gene Proteins 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种ADC采样方法、电路、系统及存储介质，利用定时器进行通道切换和数据转换的控制，配置更加灵活，可最大限度发挥多通道模拟开关的速度、主控制器ADC模块的转换速度。同时，因为将原本需要由主控制器进行的切换通道、延迟、开始转换、等待准换结束等过程中的大部分步骤转换为利用定时器完成，从而可以极大的减少切换ADC通道、等待转换等过程需要占用主控制器的时间，从而极大的降低了主控制器的负荷，减少对用户使用更多其它功能的影响。本发明实施例的ADC采样方法极大的降低了采样过程对主控制器的占用时间，有效的提高了ADC的采样率，能够适应更多高精要求场景的需求，适合进行产业化推广。
Description
技术领域
本发明涉及模数转换领域，尤其是涉及一种ADC采样方法、电路、系统及存储介质。
背景技术
在许多小型的嵌入式系统中，主控制器的IO资源比较紧张，或者对硬件成本非常敏感，需要进行多路的ADC采样时，只能购买单独的多通道ADC芯片，或者使用芯片的多个ADC功能IO口。但是，使用独立多路ADC成本高，尤其是通道过多，需要多片ADC的情况下尤其明显，使用芯片自带多通道ADC时，占用IO口多，还有可能ADC资源不够，ADC通道IO口被其他功能占用等。采用多路开关芯片切换通道进行ADC采样是一种非常常用的方法，尤其在主控制器自带ADC通道数量无法满足使用要求的情况下。但使用多路开关芯片切换通道存在弊端，一般的通道切换逻辑(至少需要经过切换通道、延迟、开始转换、等待转换结束这四个步骤，且全部需要主控制器自行完成)进行ADC转换会导致主控制器MCU占用时间长，效率低下，无法充分发挥ADC的高采样率性能，只能用于一般对采样率要求不高的场合。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种ADC采样方法，能够解决当前基于多路开关芯片切换采样方法效率低下、无法发挥ADC高采样率性能的问题。
本发明还提出了一种ADC采样电路、系统及存储介质。
根据本发明的第一方面实施例的ADC采样方法，应用于ADC采样电路，所述ADC采样电路包括模拟开关单元和主控制器，所述模拟开关单元具有多个模拟信号输入端、地址选择端和模拟信号输出端，多路所述模拟信号输入端用于输入需转换模拟信号；所述主控制器具有选址信号输出端和ADC输入端，所述选址信号输出端与所述地址选择端连接，所述ADC输入端与所述模拟信号输出端连接；
所述ADC采样方法，包括：
响应于定时器的捕捉比较事件，通过所述选址信号输出端输出一个地址选择信号至地址选择端，使得与所述地址选择信号对应的所述模拟信号输入端与所述模拟信号输出端接通，以接收需转换模拟信号，并将所述需转换模拟信号转换为数字数据进行存储；所述地址选择信号有多个，多个所述地址选择信号皆不相同，多个所述地址选择信号用于一一对应控制多个所述模拟信号输入端与所述模拟信号输出端之间的通断；其中，当多次触发所述定时器的捕捉比较事件，多个所述地址选择信号依次循环输出；
所述将所述需转换模拟信号转换为数字数据进行存储，包括：
响应于定时器的溢出事件，将通过所述ADC输入端接收的所述模拟信号输出端输入的需转换模拟信号转换为数字数据并进行存储；其中，所述定时器的捕捉比较事件和所述定时器的溢出事件按照预设循环逻辑交替循环触发。
根据本发明实施例的ADC采样方法，至少具有如下有益效果：
本发明实施例的ADC采样方法利用定时器进行通道切换和数据转换的控制，配置更加灵活，可最大限度发挥多通道模拟开关的速度、主控制器ADC模块的转换速度。同时，因为将原本需要由主控制器进行的切换通道、延迟、开始转换、等待准换结束等过程中的大部分步骤转换为利用定时器完成，从而可以极大的减少切换ADC通道、等待转换等过程需要占用主控制器的时间，从而极大的降低了主控制器的负荷，减少对用户使用更多其它功能的影响。本发明实施例的ADC采样方法极大的降低了采样过程对主控制器的占用时间，有效的提高了ADC的采样率，能够适应更多高精要求场景的需求，适合进行产业化推广。
根据本发明的一些实施例，所述响应于定时器的捕捉比较事件，通过所述选址信号输出端输出一个地址选择信号至地址选择端，包括：
响应于定时器的捕捉比较事件，从预设的地址存储数组中的第一标识位读取通道地址数据，并对所述第一标识位进行更新，以使得所述第一标识位指向所述地址存储数组中的下一位；所述地址存储数组包括多个通道地址数据，多个通道地址数据与多个所述地址选择信号一一对应；其中，当所述第一标识位指向所述地址存储数组中的最后一位，所述第一标识位会更新至指向所述地址存储数组的第一位；
根据本次读取的通道地址数据控制所述选址信号输出端输出对应的地址选择信号至所述地址选择端。
根据本发明的一些实施例，所述响应于定时器的溢出事件，将通过所述ADC输入端接收的所述模拟信号输出端输入的需转换模拟信号转换为数字数据并进行存储，包括：
响应于定时器的溢出事件，将通过所述ADC输入端接收的所述模拟信号输出端输入的需转换模拟信号转换为数字数据，并将所述数字数据更新至数据存储数组中的第二标识位，并对所述第二标识位更新，以使得所述第二标识位指向所述数据存储数组中的下一位；其中，当所述第二标识位指向所述数字存储数组中的最后一位，所述第二标识位会更新至指向所述数字存储数组的第一位。
根据本发明的一些实施例，所述ADC采样方法，还包括：
若所述数据存储数组从第一位至最后一位依次完成数字数据更新，生成中断标志；
响应于所述中断标志，将当前所述数据存储数组中的所述数字数据存储至数据存储单元。
根据本发明的一些实施例，所述定时器采用PWM输出方式；当PWM波形处于下降沿，触发所述捕捉比较事件；当PWM波形处于上升沿，触发所述溢出事件。
根据本发明的一些实施例，所述模拟开关单元包括：
多个通道选择单元，皆具有第一地址子选择端、第一模拟信号子输出端和多个第一模拟信号子输入端，多个所述第一模拟信号子输入端皆用于输入需转换模拟信号，所述第一地址子选择端皆与所述选址信号输出端连接，所述第一模拟信号子输出端皆与所述ADC输入端连接。
根据本发明的一些实施例，所述模拟开关单元包括：
多个通道选择单元，皆具有第一地址子选择端、第一模拟信号子输出端和多个第一模拟信号子输入端，多个所述第一模拟信号子输入端皆用于输入需转换模拟信号；
配置选择单元，皆具有第二模拟信号子输入端、第二地址子选择端和第二模拟信号子输出端，所述第二模拟信号子输入端与多个所述通道选择单元的第一模拟信号子输出端连接，所述第二模拟信号子输出端与所述ADC输入端连接；所述配置选择单元的第二地址子选择端和多个所述通道选择单元的第一地址子选择端共同与所述选址信号输出端连接。
根据本发明的一些实施例，所述模拟开关单元包括：
多个通道选择单元，皆具有第一地址子选择端、第一模拟信号子输出端和多个第一模拟信号子输入端，多个所述第一模拟信号子输入端皆用于输入需转换模拟信号；
配置选择单元，皆具有第二模拟信号子输入端、第二地址子选择端和第二模拟信号子输出端，所述第二模拟信号子输入端与多个所述通道选择单元的第一模拟信号子输出端连接；
放大单元，具有第三模拟信号子输入端、第三地址子选择端和第三模拟信号子输出端，所述第三模拟信号子输入端与所述第二模拟信号子输出端连接，所述第三模拟信号子输出端与所述ADC输入端连接；所述放大单元的第三地址子选择端、所述配置选择单元的第二地址子选择端和多个所述通道选择单元的第一地址子选择端共同与所述选址信号输出端连接。
根据本发明的一些实施例，所述模拟开关单元还包括ADC最高输入电压限制单元，所述ADC最高输入电压限制单元连接在所述ADC输入端与地线之间。
根据本发明的第二方面实施例的ADC采样电路,包括模拟开关单元和主控制器，所述模拟开关单元具有多个模拟信号输入端、地址选择端和模拟信号输出端，多路所述模拟信号输入端用于输入需转换模拟信号；所述主控制器具有选址信号输出端和ADC输入端，所述选址信号输出端与所述地址选择端连接，所述ADC输入端与所述模拟信号输出端连接；所述主控制器用于执行如上述的ADC采样方法。
由于ADC采样电路采用了上述实施例的ADC采样方法的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果。
根据本发明的第三方面实施例的ADC采样系统，应用于ADC采样电路，所述ADC采样电路包括模拟开关单元和主控制器，所述模拟开关单元具有多个模拟信号输入端、地址选择端和模拟信号输出端，多路所述模拟信号输入端用于输入需转换模拟信号；所述主控制器具有选址信号输出端和ADC输入端，所述选址信号输出端与所述地址选择端连接，所述ADC输入端与所述模拟信号输出端连接；
所述ADC采样系统，包括：
通道选择单元，用于当定时器的捕捉比较事件发生，通过所述选址信号输出端输出一个地址选择信号至地址选择端，使得与所述地址选择信号对应的所述模拟信号输入端与所述模拟信号输出端接通以接收需转换模拟信号，并将所述需转换模拟信号转换为数字数据进行存储；所述地址选择信号有多个，多个所述地址选择信号皆不相同，多个所述地址选择信号用于一一对应控制多个所述模拟信号输入端与所述模拟信号输出端之间的通断；
数据存储单元，用于当定时器的溢出事件发生，将通过所述ADC输入端接收的所述模拟信号输出端输入的需转换模拟信号转换为数字数据并进行存储；其中，所述定时器的捕捉比较事件和所述定时器的溢出事件按照预设循环逻辑交替循环触发。
根据本发明实施例的模数转换系统，至少具有如下有益效果：
本发明实施例的ADC采样系统利用定时器进行通道切换和数据转换的控制，配置更加灵活，可最大限度发挥多通道模拟开关的速度、主控制器ADC模块的转换速度。同时，因为将原本需要由主控制器进行的切换通道、延迟、开始转换、等待准换结束等过程中的大部分步骤转换为利用定时器完成，从而可以极大的减少切换ADC通道、等待转换等过程需要占用主控制器的时间，从而极大的降低了主控制器的负荷，减少对用户使用更多其它功能的影响。本发明实施例的ADC采样系统极大的降低了采样过程对主控制器的占用时间，有效的提高了ADC的采样率，能够适应更多高精要求场景的需求，适合进行产业化推广。
根据本发明的第四方面实施例的计算机可读存储介质，存储有计算机可执行指令，所述计算机可执行指令用于执行如上述第一方面实施例所述的ADC采样系统方法。由于计算机可读存储介质采用了上述实施例的ADC采样系统方法的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是本发明一实施例的ADC采样电路的系统示意图；
图2是本发明一实施例的模拟开关单元的一部分电路原理图；
图3是本发明一实施例的模拟开关单元的另一部分电路原理图；
图4是本发明一实施例的模拟开关单元的另一部分电路原理图；
图5是本发明一实施例的定时器的波形示意图。
附图标记：
模拟开关单元100、主控制器200。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，如果有描述到第一、第二等只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
本发明的描述中，需要说明的是，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
下面将结合附图对本发明的技术方案进行清楚、完整的描述，显然，以下所描述的实施例是本发明一部分实施例，并非全部实施例。
为了更好的描述本发明实施例的ADC采样方法，这里对ADC采样电路进行一个简单介绍。如图1所示，ADC采样电路包括模拟开关单元100和主控制器200，模拟开关单元100具有多个模拟信号输入端、地址选择端和模拟信号输出端，多路模拟信号输入端用于输入需转换模拟信号；主控制器200具有选址信号输出端和ADC输入端，选址信号输出端与地址选择端连接，ADC输入端与模拟信号输出端连接。模拟开关单元100具备选择切换能力，根据地址选择端输入的不同的地址选择信号可以实现对不同通道的模拟输入信号的切换。本发明实施例的主控制器200具有定时器功能，从而可以利用定时器的计时作为触发条件，以减少对主控制器200的占用。
基于上述ADC采样电路，提出本发明实施例的ADC采样方法的各个实施例。下面结合附图，对本发明实施例作进一步阐述。
本发明实施例提出了一种ADC采样方法，该ADC采样方法包括但限于以下步骤：
响应于定时器的捕捉比较事件，通过选址信号输出端输出一个地址选择信号至地址选择端，使得与地址选择信号对应的模拟信号输入端与模拟信号输出端接通，以接收需转换模拟信号，并将需转换模拟信号转换为数字数据进行存储；地址选择信号有多个，多个地址选择信号皆不相同，多个地址选择信号用于一一对应控制多个模拟信号输入端与模拟信号输出端之间的通断；其中，当多次触发定时器的捕捉比较事件，多个地址选择信号依次循环输出；
将需转换模拟信号转换为数字数据进行存储，包括：
响应于定时器的溢出事件，将通过ADC输入端接收的模拟信号输出端输入的需转换模拟信号转换为数字数据并进行存储；其中，定时器的捕捉比较事件和定时器的溢出事件按照预设循环逻辑交替循环触发。
定时器具有捕捉比较事件和溢出事件，捕捉比较事件可以在上升沿或下降沿时触发，具体如何触发可以提前进行预设，溢出事件则是在定时器出现溢出时触发，通常在预设好上升沿、下降沿或定时器的溢出计时长度后，便可以让定时器在预设的位置触发对应的事件。
在启动定时器后，经过时间t2，定时器触发捕捉比较事件，此时，主控制器200会输出第一个地址选择信号至地址选择端，让与该地址选择信号对应的模拟信号输入端与模拟信号输出端接通，从而让主控制器200接收到该模拟信号输入端输入的需转换数据；再经过t1时间后，定时器溢出事件出现，触发ADC转换，将接收的需转换模拟信号转换为数字数据，并进行存储；再经过t2时间后，捕捉比较事件再次触发，如此依次执行，直至所有的预先设定好的所有地址选择数据完成输出，然后再重新循环执行。
可以理解的是，模拟开关芯片的切换和ADC转换都是需要时间的，因此在预设时间捕捉比较事件和溢出事件间隔触发时间时，需要提前预设。
本发明实施例的ADC采样方法利用定时器进行通道切换和数据转换的控制，配置更加灵活，可最大限度发挥多通道模拟开关的速度、主控制器200ADC模块的转换速度。同时，因为将原本需要由主控制器200进行的切换通道、延迟、开始转换、等待准换结束等过程中的大部分步骤转换为利用定时器完成，从而可以极大的减少切换ADC通道、等待转换等过程需要占用主控制器200的时间，从而极大的降低了主控制器200的负荷，减少对用户使用更多其它功能的影响。本发明实施例的ADC采样方法极大的降低了采样过程对主控制器200的占用时间，有效的提高了ADC的采样率，能够适应更多高精要求场景的需求，适合进行产业化推广。
在一些实施例中，响应于定时器的捕捉比较事件，通过选址信号输出端输出一个地址选择信号至地址选择端，包括：
响应于定时器的捕捉比较事件，从预设的地址存储数组中的第一标识位读取通道地址数据，并对第一标识位进行更新，以使得第一标识位指向地址存储数组中的下一位；地址存储数组包括多个通道地址数据，多个通道地址数据与多个地址选择信号一一对应；其中，当第一标识位指向地址存储数组中的最后一位，第一标识位会更新至指向地址存储数组的第一位；
根据本次读取的通道地址数据控制选址信号输出端输出对应的地址选择信号至地址选择端。
首先需要说明的是，地址选择信号是由选址信号输出端输出的，选址信号输出端实质上是由多个管脚组合而成，而模拟开关单元100上的地址选择端实质上也是由多个管脚都成，且两者一一对应连接，地址选择信号实质上便是不同管脚输出的高低电平信号，即可以理解为“0”和“1”构成的一组信号，而将这一串信号转换为对应的二进制数据后，便可以以通道地址数据的形式进行存储，可以理解的是，不同的地址选择信号对应不同的通道地址数据，以保证每一个地址选择信号控制模拟开关单元100接通的通道是唯一的。
为了更好的存储所有的通道地址数据，则会在多个地址选择信号对应的通道地址数据以数组的形式进行存储，从而得到地址存储数组，并且因为数组这一特殊的形式，也使得所有的通道地址数据具备了一定的顺序，这一顺序也与实际模拟开关单元100需要进行切换的顺序对应的。
在开始数据采集后，定时器会在捕捉比较事件出现时，从地址存储数组的第一位开始读取通道地址数据，并根据通道地址数据输出对应的地址选择信号，在后续每次促发捕捉比较事件时，会逐位读取地址存储数组中下一位的通道地址数据，最终实现对所有地址选择信号的输出，完成对模拟开关单元100所有通道的循环采集。需要说明的是，如果当前输出的是最后一位通道地址数据对应的地址选择信号，则下一次输出的通道地址数据会更新为地址存储数组的第一位，从而使得地址选择信号可以在定时器的捕捉比较事件的触循环发下，依次循环输出。
在一些实施例中，响应于定时器的溢出事件，将通过ADC输入端接收的模拟信号输出端输入的需转换模拟信号转换为数字数据并进行存储，包括：
响应于定时器的溢出事件，将通过ADC输入端接收的模拟信号输出端输入的需转换模拟信号转换为数字数据，并将数字数据更新至数据存储数组中的第二标识位，并对第二标识位更新，以使得第二标识位指向数据存储数组中的下一位；其中，当第二标识位指向数字存储数组中的最后一位，第二标识位会更新至指向数字存储数组的第一位。
定时器溢出事件和捕捉比较事件是循环触发的，当每一次捕捉比较事件触发后，会切换到相应的通道完成一次需转换模拟信号的采集，而溢出事件因为预先设好了与捕捉比较事件之间的触发时间间隔，所以会在采集完成后触发，从而进行ADC转换，将需转换模拟信号转换为数字数据。本实施例中，对于数字数据的存储采用数据存储数组来完成，在实际进行存储时，会从数据存储数组的第一位开始存储，直至存储到数据存储数组的最后一位，需要说明的是，数据存储数组的长度与地址存储数组的长度一致，当数据存储数组存储完一轮之后，便会重新从数据存储数组的第一位重新开始更新存储。可以理解的是，如果采用循环存储的方式，则会在每一轮存储完成后，对数据存储数组中的数据进行一次转存，以避免数据被覆盖。
需要说明的是，对于本实施例中主控制器200的IO口功能实现、主控制器200ADC功能实现以及定时器的捕捉比较事件和溢出事件的触发操作都基于DMA功能来实现，具体的实现过程这里会在后续实施例描述过程中进行叙述，在此不再进行赘述。
在一些实施例中，ADC采样方法，还包括：
若数据存储数组从第一位至最后一位依次完成数字数据更新，生成中断标志；
响应于中断标志，将当前数据存储数组中的数字数据存储至数据存储单元。
为了进一步减少对主控制器200的占用，这里采用了中断的方式进行数据转存，当数据存储数组完成一轮更新后，便会生成中断标志，从而使得主控制器200进行中断程序，此时主控制器200可将数据存储数组中的所有数据复制到数据存储单元中。通过中断方式触发数据读取操作，可以有效的减少对主控制器200运算力的影响。
至此，在本发明实施例的方式下，只需要开启定时器，并可以依赖定时器完成绝大部分的操作，从而在最大程度上降低对主控制器200的占用。
在一些实施例中，定时器采用PWM输出方式；当PWM波形处于下降沿，触发捕捉比较事件；当PWM波形处于上升沿，触发溢出事件。定时器采用PWM输出方式时，则可以直接利用PWM波形的上升沿和下降沿来作为触发条件，可以理解的是，具体是以上升沿还是下降沿作为触发条件，可以根据实际的使用需求进行相应的调整。
在一些实施例中，模拟开关单元100包括多个通道选择单元，多个通道选择单元皆具有第一地址子选择端、第一模拟信号子输出端和多个第一模拟信号子输入端，多个第一模拟信号子输入端皆用于输入需转换模拟信号，第一地址子选择端皆与选址信号输出端连接，第一模拟信号子输出端皆与ADC输入端连接。
在实际使用中，为了实现对更多路数的数据进行采集，会使用多个通道选择单元共同进行使用，每个通道选择单元都直接与主控制器200连接，使得主控制器200可以直接控制每个通道选择单元的连通状态。
参考图2至4，在一些实施例中，模拟开关单元100包括：多个通道选择单元和配置选择单元；
多个通道选择单元，皆具有第一地址子选择端、第一模拟信号子输出端和多个第一模拟信号子输入端，多个第一模拟信号子输入端皆用于输入需转换模拟信号；
配置选择单元，皆具有第二模拟信号子输入端、第二地址子选择端和第二模拟信号子输出端，第二模拟信号子输入端与多个通道选择单元的第一模拟信号子输出端连接，第二模拟信号子输出端与ADC输入端连接；配置选择单元的第二地址子选择端和多个通道选择单元的第一地址子选择端共同与选址信号输出端连接。
在实际使用中，为了实现对更多路数的数据进行采集，会使用多个通道选择单元共同进行使用，每个通道选择单元都直接与主控制器200连接，使得主控制器200可以直接控制每个通道选择单元的连通状态。而配置选择单元可以进一步提高采集的多样性，例如可以增加差分采集等方式。
参考图2至4，在一些实施例中，模拟开关单元100包括：多个通道选择单元、配置选择单元和放大单元；
多个通道选择单元，皆具有第一地址子选择端、第一模拟信号子输出端和多个第一模拟信号子输入端，多个第一模拟信号子输入端皆用于输入需转换模拟信号；
配置选择单元，皆具有第二模拟信号子输入端、第二地址子选择端和第二模拟信号子输出端，第二模拟信号子输入端与多个通道选择单元的第一模拟信号子输出端连接；
放大单元，具有第三模拟信号子输入端、第三地址子选择端和第三模拟信号子输出端，第三模拟信号子输入端与第二模拟信号子输出端连接，第三模拟信号子输出端与ADC输入端连接；放大单元的第三地址子选择端、配置选择单元的第二地址子选择端和多个通道选择单元的第一地址子选择端共同与选址信号输出端连接。
在实际使用中，为了实现对更多路数的数据进行采集，会使用多个通道选择单元共同进行使用，每个通道选择单元都直接与主控制器200连接，使得主控制器200可以直接控制每个通道选择单元的连通状态。而配置选择单元可以进一步提高采集的多样性。放大单元则可以对采样信号进行方法，可以在采集的需转换模拟信号过小时，进行适当的放大。
这里以具体事例进行进一步说明，主控制器200的核心处理器采用STM32F103，参考图2至4可知，其中AN0~AN31外部输入的32路模拟信号通道(即32个第一模拟信号子输入端)，通过4片DG408模拟开关芯片(即通道选择单元)以及3片DG409(其中U6和U13为配置选择单元，U9为放大单元的核心芯片)进行组合，最终可以选取一路需要转换的信号从AIN端输出，接入到STM32F103主芯片的ADC转换输入IO口GPIOA的PIN0(即STM32F103主芯片ADC1的channel0),CH_A0~CH_A11为地址选择信号，需要连接到主芯片的GPIOC的PIN0~PIN11(即STM32F103主芯片的PC0~PC11)。需要说明的是，增益倍数选择是通过CH_A10、CHA_11来实现控制，并引入了多个运放单元(例如U10A、U11A、U11B、U10B等)来实现信号的放大。下面对地址选择信号进行进一步说明。
地址控制线作用说明如下：
CH_A0~A5: 通道前端选择开关，5位二进制表示为：5'b000000 ~ 5'b111111，对应外部模拟信号通道AN0~AN31。
CH_A6~A7: AN16~AN31配置开关，2位二进制表示如下：
2'b00：与16~31无关；
2'b01：选择16~23和24~31组成差分模式输入 ；
2'b10：选择通道16~23单端输入；
2'b11：选择通道24~31单端输入 。
CH_A8~A9: 总通道配置开关，2位二进制表示如下：
2'b00：选择通道16~31输入 ；
2'b01：选择通道0~7和8~15组成差分输入 ；
2'b10：选择通道0~7单端输入 ；
2'b11：选择通道8~15单端输入。
因此，根据地址线以及对应地址的功能，可以建立一个地址组合，地址示例如表1所示。需要说明的是，表1中示出的通道地址数据未使用信号放大功能，可以理解的是，如果需要进行放大，则只需要通过改变通道地址数据中相应位数的数值即可。
表1中的16进制数就成了模拟开关单元100的控制码，每一个控制码代表一个通道的通道地址数据，在后续中将放到一个地址存储数组中保存起来，以便进行循环数据采集时进行调用。
表1
在一些实施例中，模拟开关单元100还包括ADC最高输入电压限制单元，ADC最高输入电压限制单元连接在ADC输入端与地线之间。如图2至图4所示，ADC最高输入电压限制单元主要利用三极管Q1和稳压器件U16来实现对模拟开关单元100输出信号电压的限制。
为了更好的描述本发明实施例的ADC采样方法，这里以一个具体实施例进行进一步描述。
首先对具体的ADC采样电路进行简述。本具体实施例中使用STM32F103作为主控制器200的核心片，如图2至图4所示，通道选择单元U2、U5、U17和U15总共连接了AN0~AN31这32个第一模拟信号子输入端；U6和U13为配置选择单元，用于实现对通道选择单元U2、U5、U17和U15输出的进行进一步的确定和模式选择；U9为放大单元的核心芯片，在配合多个运放单元后构成了可调节的放大电路；CH_A0~CH_A11为地址选择端(即由第一地址子选择端、第二地址子选择端和第三地址子选择端组合而成），CH_A0~CH_A11皆与主控制器200连接，地址选择信号通过CH_A0~CH_A11进行输出。
其次，可以理解的是，CH_A0~CH_A11连接得到主控制器200的通道选择IO口GPIOC，通过这12个IO口实现地址选择信号的输出。本具体实施例基于主控制器200的DMA功能实现，为了更好描述本具体实施例的方法过程，这里对IO口、ADC和定时器Timer3的基于DMA的具体配置过程进行进一步描述。
一、配置通道选择IO口GPIOC
1、将GPIOC配置成输出端口。
2、将GPIOC的输出与定时器Timer3的channel3TIM3_CH3PWM捕捉比较事件DMA关联起来。通过查询用户手册，TIM3_CH3的DMA通道为DMA1_Channel2。
3、定义一个地址存储数组switch_addr[32]，将转换开关每个通道对应的通道地址数据保存起来,数组长度为地址的个数。地址存储数组switch_addr[32]如下：
uint16 switch_addr[32] = {0x0200, 0x0100, 0x0201, 0x0101,0x0202...0x00FF}。
4、配置主芯片的DMA1_Channel2，DMA的外设地址指向GPIOC，DMA的内存地址指向地址存储数组switch_addr[32]，DMA的传输方向配置成由内存传向外设，传输的长度为32，每个数据的字节长度为半字，模式为循环。
完成上述配置后，每当TIM3_CH3有捕捉比较事件更新，数组switch_addr[32]中的数据就会自动输出到主芯片的GPIOC口，完成地址的选择，当下一个捕捉比较事件到来时，下一个地址就会被更新到GPIOC口，如此循环，当达到数组中定义的最后一个地址后，由于DMA设置的是循环，会自动跳到数组中的第一个地址。到这里我们就完成了模拟开关芯片的自动控制。
二、配置ADC
在主芯片的ADC外部触发方式中，有一种使用定时器Timer3外部触发方式，即当定时器Timer3定时计数溢出时，就会触发ADC的自动转换。ADC转换配置完后，需要对ADC转换结果进行一个自动的获取，根据芯片用户手册，ADC1的DMA通道为DMA1_Channel1，当ADC转换完成后，通过DMA将ADC的结果自动传输到用户指定的内存中。
同时，为了存储转换之后的数据，这里定义了一个数据存储数组uint16 addr_data[32]，用来保存ADC的转换结果，数据存储数组数组长度与地址存储数组的长度一致。
具体配置过程为：配置主芯片的DMA1_Channel1，使得DMA的外设地址指向ADC1的数据寄存器地址,DMA的内存地址定义的数据存储数组，DMA的传输方向配置成由外设传向内存，传输的长度为32，每个数据的字节长度为半字，模式为循环。这样配置完后，每当ADC转换完成，DMA就会自动将转换结果传输到我们定义的数组中，也和地址的自动传输一样，数据也会自动循环更新。
三、配置定时器Timer3
通过配置GPIOC和ADC1可以知道，它们的自动运行都与定时器Timer3相关，一个是TIM3_CH3的捕捉比较事件，一个是溢出事件。本具体实施例将Timer3配置成PWM输出方式，通过配置PWM输出的周期以及有效电平占整个周期的时间，完成定时器配置。并完成中断配置，即搬运完addr_data[32]中的32个数据后即产生中断，在中断里判断中断源是不是DMA1_Channel1，以及ADC1的采集32个数据是否已经更新，然后将数据从addr_data[32]中拷贝到需要使用的数据存储单元里。之后，只需要开启定时器，就完成了多路第一模拟信号子输入端的切换，以及ADC快速自动转换。
最后，基于上述的结构和配置，并结合附图5对本具体实施例的ADC采样方法具体过程进行描述。
启动定时器Timer3；
经过时间t2，在第一个下降沿，定时器Timer3触发捕捉比较事件，此时，根据地址存储数组switch_addr[32]中的第一个地址数据输出地址选择信号至CH_A0~CH_A11，控制通道选择单元、配置选择单元和放大单元完成切换，选择AN0路信号输入到主控制器200，接收AN0输入的需转换模拟信号；再经过t1时间后，定时器溢出事件出现(对应图5中上升沿位置)，触发ADC转换，将接收的需转换模拟信号转换为数字数据，并存储到数据存储数组addr_data[32]中的第一个；经过t2时间后，捕捉比较事件再次触发，如此循环，直至switch_addr[32]中的通道地址数据全部输出，addr_data[32]中也完成了对应的32次更新。当第32次ADC转换完成时，会触发数据传输完成中断，在中断程序中，复制addr_data[32]中的32个数据到指定的数据存储单元，然后DMA进入下一个循环周期。
需要说明的是，调整PWM的周期便可以ADC的采样速度，这个速度就是由t1、t2来决定的，这些参数配置使用ST的库函数，即可完成配置。此外，模拟开关芯片的切换是需要时间的，以DG408为例，切换时间最大为400ns，所以t1的配置时间要大于等于400ns。根据主芯片的数据手册，ADC的最快采样转换时间为1us，则t2的时间要大于1us，确保在切换下一个通道时adc已经转换完成，转换数据通过DMA传输到了addr_data数组中。以上过程，只需要配置完成，开启定时器后就无需干预，只在32通道数据全部传输完成产生DMA中断后将数据从addr_data数组中读出来，供用户进行使用即可。
本具体实施例的ADC采样方法利用定时器进行通道切换和数据转换的控制，配置更加灵活，可最大限度发挥多通道模拟开关的速度、主控制器200ADC模块的转换速度。同时，因为将原本需要由主控制器200进行的切换通道、延迟、开始转换、等待准换结束等过程中的大部分步骤转换为利用定时器完成，从而可以极大的减少切换ADC通道、等待转换等过程需要占用主控制器200的时间，从而极大的降低了主控制器200的负荷，减少对用户使用更多其它功能的影响。本发明实施例的ADC采样方法极大的降低了采样过程对主控制器200的占用时间，有效的提高了ADC的采样率，能够适应更多高精要求场景的需求，适合进行产业化推广。
本发明实施例还提出了一种ADC采样电路,该ADC采样电路包括模拟开关单元100和主控制器200，模拟开关单元100具有多个模拟信号输入端、地址选择端和模拟信号输出端，多路模拟信号输入端用于输入需转换模拟信号；主控制器200具有选址信号输出端和ADC输入端，选址信号输出端与地址选择端连接，ADC输入端与模拟信号输出端连接；主控制器200用于执行如上述的ADC采样方法。
由于ADC采样电路采用了上述实施例的ADC采样方法的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，这里边不再进行赘述。
本发明实施例还提出了一种ADC采样系统，该ADC采样系统，包括：通道选择单元和数据存储单元；
通道选择单元，用于当定时器的捕捉比较事件发生，通过选址信号输出端输出一个地址选择信号至地址选择端，使得与地址选择信号对应的模拟信号输入端与模拟信号输出端接通以接收需转换模拟信号，并将需转换模拟信号转换为数字数据进行存储；地址选择信号有多个，多个地址选择信号皆不相同，多个地址选择信号用于一一对应控制多个模拟信号输入端与模拟信号输出端之间的通断；
数据存储单元，用于当定时器的溢出事件发生，将通过ADC输入端接收的模拟信号输出端输入的需转换模拟信号转换为数字数据并进行存储；其中，定时器的捕捉比较事件和定时器的溢出事件按照预设循环逻辑交替循环触发。
定时器具有捕捉比较事件和溢出事件，捕捉比较事件可以在上升沿或下降沿时触发，具体如何触发可以提前进行预设，溢出事件则是在定时器出现溢出时触发，通常在预设好上升沿、下降沿和定时器的计时事件长度后，便可以让定时器在预设的位置触发对应的事件。
在启动定时器后，经过时间t2，定时器触发捕捉比较事件，此时，主控制器200会输出第一个地址选择信号至地址选择端，让与该地址选择信号对应的模拟信号输入端与模拟信号输出端接通，从而让主控制器200接收到该模拟信号输入端输入的需转换数据；再经过t1时间后，定时器溢出事件出现，触发ADC转换，将接收的需转换模拟信号转换为数字数据，并进行存储；再经过t2时间后，捕捉比较事件再次触发，如此依次执行，直至所有的预先设定好的所有地址选择数据完成输出，然后再重新循环执行。
可以理解的是，模拟开关芯片的切换和ADC转换都是需要时间的，因此在预设时间捕捉比较事件和溢出事件间隔触发时间时，需要提前预设。
本发明实施例的ADC采样系统利用定时器进行通道切换和数据转换的控制，配置更加灵活，可最大限度发挥多通道模拟开关的速度、主控制器200ADC模块的转换速度。同时，因为将原本需要由主控制器200进行的切换通道、延迟、开始转换、等待准换结束等过程中的大部分步骤转换为利用定时器完成，从而可以极大的减少切换ADC通道、等待转换等过程需要占用主控制器200的时间，从而极大的降低了主控制器200的负荷，减少对用户使用更多其它功能的影响。本发明实施例的ADC采样系统极大的降低了采样过程对主控制器200的占用时间，有效的提高了ADC的采样率，能够适应更多高精要求场景的需求，适合进行产业化推广。
此外，本发明的一个实施例还提供了一种计算机可读存储介质，该计算机可读存储介质存储有计算机可执行指令，该计算机可执行指令被一个处理器或控制单元执行，可使得上述处理器执行上述实施例中的ADC采样方法。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统可以被实施为软件、固件、硬件及其适当的组合。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质或非暂时性介质和通信介质或暂时性介质。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息诸如计算机可读指令、数据结构、程序模块或其他数据的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘DVD或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。
Claims (7)
1.一种ADC采样方法，其特征在于，应用于ADC采样电路，所述ADC采样电路包括模拟开关单元和主控制器，所述模拟开关单元具有多个模拟信号输入端、地址选择端和模拟信号输出端，多路所述模拟信号输入端用于输入需转换模拟信号；所述主控制器具有选址信号输出端和ADC输入端，所述选址信号输出端与所述地址选择端连接，所述ADC输入端与所述模拟信号输出端连接；将所述选址信号输出端与比较事件DMA关联，配置所述比较事件DMA的外设地址指向所述选址信号输出端，配置所述比较事件DMA的内存地址指向预设的地址存储数组，所述比较事件DMA的传输方式为内存地址指向外设地址；将ADC与溢出事件DMA关联，配置所述溢出事件DMA的外设地址指向ADC寄存器对应地址，配置所述溢出事件DMA的内存地址指向数据存储数组，所述溢出事件DMA的传输方式为外设地址指向内存地址；
所述ADC采样方法，包括：
响应于定时器的捕捉比较事件，通过所述选址信号输出端输出一个地址选择信号至地址选择端，使得与所述地址选择信号对应的所述模拟信号输入端与所述模拟信号输出端接通，以接收需转换模拟信号，并将所述需转换模拟信号转换为数字数据进行存储；所述地址选择信号有多个，多个所述地址选择信号皆不相同，多个所述地址选择信号用于一一对应控制多个所述模拟信号输入端与所述模拟信号输出端之间的通断；其中，当多次触发所述定时器的捕捉比较事件，多个所述地址选择信号依次循环输出；
所述将所述需转换模拟信号转换为数字数据进行存储，包括：
响应于定时器的溢出事件，将通过所述ADC输入端接收的所述模拟信号输出端输入的需转换模拟信号转换为数字数据并进行存储；其中，所述定时器的捕捉比较事件和所述定时器的溢出事件按照预设循环逻辑交替循环触发；
其中，所述定时器采用PWM输出方式；当PWM波形处于下降沿，触发所述捕捉比较事件；当PWM波形处于上升沿，触发所述溢出事件；
所述响应于定时器的捕捉比较事件，通过所述选址信号输出端输出一个地址选择信号至地址选择端，包括：
响应于定时器的捕捉比较事件，基于所述比较事件DMA从所述地址存储数组中的第一标识位读取通道地址数据，并对所述第一标识位进行更新，以使得所述第一标识位指向所述地址存储数组中的下一位；所述地址存储数组包括多个通道地址数据，多个通道地址数据与多个所述地址选择信号一一对应；其中，当所述第一标识位指向所述地址存储数组中的最后一位，所述第一标识位会更新至指向所述地址存储数组的第一位；
根据本次读取的通道地址数据控制所述选址信号输出端输出对应的地址选择信号至所述地址选择端；
所述响应于定时器的溢出事件，将通过所述ADC输入端接收的所述模拟信号输出端输入的需转换模拟信号转换为数字数据并进行存储，包括：
响应于定时器的溢出事件，基于所述溢出事件DMA，将通过所述ADC输入端接收的所述模拟信号输出端输入的需转换模拟信号转换为数字数据，并将所述数字数据更新至数据存储数组中的第二标识位，并对所述第二标识位更新，以使得所述第二标识位指向所述数据存储数组中的下一位；其中，当所述第二标识位指向所述数字存储数组中的最后一位，所述第二标识位会更新至指向所述数字存储数组的第一位。
2.根据权利要求1所述的ADC采样方法，其特征在于，所述ADC采样方法，还包括：
若所述数据存储数组从第一位至最后一位依次完成数字数据更新，生成中断标志；
响应于所述中断标志，将当前所述数据存储数组中的所述数字数据存储至数据存储单元。
3.根据权利要求1所述的ADC采样方法，其特征在于，所述模拟开关单元包括：
多个通道选择单元，皆具有第一地址子选择端、第一模拟信号子输出端和多个第一模拟信号子输入端，多个所述第一模拟信号子输入端皆用于输入需转换模拟信号；
配置选择单元，皆具有第二模拟信号子输入端、第二地址子选择端和第二模拟信号子输出端，所述第二模拟信号子输入端与多个所述通道选择单元的第一模拟信号子输出端连接，所述第二模拟信号子输出端与所述ADC输入端连接；所述配置选择单元的第二地址子选择端和多个所述通道选择单元的第一地址子选择端共同与所述选址信号输出端连接。
4.根据权利要求1所述的ADC采样方法，其特征在于，所述模拟开关单元包括：
多个通道选择单元，皆具有第一地址子选择端、第一模拟信号子输出端和多个第一模拟信号子输入端，多个所述第一模拟信号子输入端皆用于输入需转换模拟信号；
配置选择单元，皆具有第二模拟信号子输入端、第二地址子选择端和第二模拟信号子输出端，所述第二模拟信号子输入端与多个所述通道选择单元的第一模拟信号子输出端连接；
放大单元，具有第三模拟信号子输入端、第三地址子选择端和第三模拟信号子输出端，所述第三模拟信号子输入端与所述第二模拟信号子输出端连接，所述第三模拟信号子输出端与所述ADC输入端连接；所述放大单元的第三地址子选择端、所述配置选择单元的第二地址子选择端和多个所述通道选择单元的第一地址子选择端共同与所述选址信号输出端连接。
5.一种ADC采样电路，其特征在于，包括模拟开关单元和主控制器，所述模拟开关单元具有多个模拟信号输入端、地址选择端和模拟信号输出端，多路所述模拟信号输入端用于输入需转换模拟信号；所述主控制器具有选址信号输出端和ADC输入端，所述选址信号输出端与所述地址选择端连接，所述ADC输入端与所述模拟信号输出端连接；所述主控制器用于执行如权利要求1至4任一所述的ADC采样方法。
6.一种ADC采样系统，其特征在于，应用于ADC采样电路，所述ADC采样电路包括模拟开关单元和主控制器，所述模拟开关单元具有多个模拟信号输入端、地址选择端和模拟信号输出端，多路所述模拟信号输入端用于输入需转换模拟信号；所述主控制器具有选址信号输出端和ADC输入端，所述选址信号输出端与所述地址选择端连接，所述ADC输入端与所述模拟信号输出端连接；将所述选址信号输出端与比较事件DMA关联，配置所述比较事件DMA的外设地址指向所述选址信号输出端，配置所述比较事件DMA的内存地址指向预设的地址存储数组，所述比较事件DMA的传输方式为内存地址指向外设地址；将ADC与溢出事件DMA关联，配置所述溢出事件DMA的外设地址指向ADC寄存器对应地址，配置所述溢出事件DMA的内存地址指向数据存储数组，所述溢出事件DMA的传输方式为外设地址指向内存地址；
所述ADC采样系统，包括：
通道选择单元，用于当定时器的捕捉比较事件发生，通过所述选址信号输出端输出一个地址选择信号至地址选择端，使得与所述地址选择信号对应的所述模拟信号输入端与所述模拟信号输出端接通以接收需转换模拟信号，并将所述需转换模拟信号转换为数字数据进行存储；所述地址选择信号有多个，多个所述地址选择信号皆不相同，多个所述地址选择信号用于一一对应控制多个所述模拟信号输入端与所述模拟信号输出端之间的通断；
数据存储单元，用于当定时器的溢出事件发生，将通过所述ADC输入端接收的所述模拟信号输出端输入的需转换模拟信号转换为数字数据并进行存储；其中，所述定时器的捕捉比较事件和所述定时器的溢出事件按照预设循环逻辑交替循环触发；
其中，所述定时器采用PWM输出方式；当PWM波形处于下降沿，触发所述捕捉比较事件；当PWM波形处于上升沿，触发所述溢出事件；
所述当定时器的捕捉比较事件发生，通过所述选址信号输出端输出一个地址选择信号至地址选择端，包括：
响应于定时器的捕捉比较事件，基于所述比较事件DMA从所述地址存储数组中的第一标识位读取通道地址数据，并对所述第一标识位进行更新，以使得所述第一标识位指向所述地址存储数组中的下一位；所述地址存储数组包括多个通道地址数据，多个通道地址数据与多个所述地址选择信号一一对应；其中，当所述第一标识位指向所述地址存储数组中的最后一位，所述第一标识位会更新至指向所述地址存储数组的第一位；
根据本次读取的通道地址数据控制所述选址信号输出端输出对应的地址选择信号至所述地址选择端；
所述当定时器的溢出事件发生，将通过所述ADC输入端接收的所述模拟信号输出端输入的需转换模拟信号转换为数字数据并进行存储，包括：
响应于定时器的溢出事件，基于所述溢出事件DMA，将通过所述ADC输入端接收的所述模拟信号输出端输入的需转换模拟信号转换为数字数据，并将所述数字数据更新至数据存储数组中的第二标识位，并对所述第二标识位更新，以使得所述第二标识位指向所述数据存储数组中的下一位；其中，当所述第二标识位指向所述数字存储数组中的最后一位，所述第二标识位会更新至指向所述数字存储数组的第一位。
7.一种计算机可读存储介质，其特征在于：所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行如权利要求1至4任一所述的ADC采样方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310396174.3A CN116112017B (zh) | 2023-04-14 | 2023-04-14 | Adc采样方法、电路、系统及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310396174.3A CN116112017B (zh) | 2023-04-14 | 2023-04-14 | Adc采样方法、电路、系统及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116112017A CN116112017A (zh) | 2023-05-12 |
| CN116112017B true CN116112017B (zh) | 2024-02-13 |
Family
ID=86254710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310396174.3A Active CN116112017B (zh) | 2023-04-14 | 2023-04-14 | Adc采样方法、电路、系统及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116112017B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117062404B (zh) * | 2023-08-15 | 2024-02-23 | 湖南恩智测控技术有限公司 | 电池模拟器控制方法、装置及存储介质 |
| CN117520220B (zh) * | 2024-01-08 | 2024-04-09 | 湖南恩智测控技术有限公司 | 自动更新数据方法、系统、装置及存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5166685A (en) * | 1990-09-04 | 1992-11-24 | Motorola, Inc. | Automatic selection of external multiplexer channels by an A/D converter integrated circuit |
| CN102865916A (zh) * | 2012-09-10 | 2013-01-09 | 中国航天科技集团公司第五研究院第五一三研究所 | 基于arm的星载振动信号高速测量系统 |
| US9479188B1 (en) * | 2010-05-28 | 2016-10-25 | Maxim Integrated Products, Inc. | Programmable multichannel signal selector |
| CN113485190A (zh) * | 2021-07-13 | 2021-10-08 | 西安电子科技大学 | 一种多通道数据采集系统及采集方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7171542B1 (en) * | 2000-06-19 | 2007-01-30 | Silicon Labs Cp, Inc. | Reconfigurable interface for coupling functional input/output blocks to limited number of i/o pins |
| JP2002342303A (ja) * | 2001-05-14 | 2002-11-29 | Hitachi Ltd | データプロセッサ |
| KR100484132B1 (ko) * | 2002-01-29 | 2005-04-18 | 삼성전자주식회사 | 다채널 ａ／ｄ 변환기 및 그 시스템 |
| US7209066B1 (en) * | 2005-10-18 | 2007-04-24 | Honeywell International Inc. | Circuit and method for extending microcontroller analog input capability |
| US8022853B2 (en) * | 2009-11-04 | 2011-09-20 | Renesas Electronics America, Inc. | Transparent multiplexing of analog-to-digital converters |
-
2023
- 2023-04-14 CN CN202310396174.3A patent/CN116112017B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5166685A (en) * | 1990-09-04 | 1992-11-24 | Motorola, Inc. | Automatic selection of external multiplexer channels by an A/D converter integrated circuit |
| US9479188B1 (en) * | 2010-05-28 | 2016-10-25 | Maxim Integrated Products, Inc. | Programmable multichannel signal selector |
| CN102865916A (zh) * | 2012-09-10 | 2013-01-09 | 中国航天科技集团公司第五研究院第五一三研究所 | 基于arm的星载振动信号高速测量系统 |
| CN113485190A (zh) * | 2021-07-13 | 2021-10-08 | 西安电子科技大学 | 一种多通道数据采集系统及采集方法 |
Non-Patent Citations (2)
| Title |
|---|
| An Analog Frontend Controller for Continuous Sensor Sampling Without CPU Interaction for Fully-Integrated Single-Chip Sensor Systems;Stephen E. Short;《2022 IEEE 13th Annual Ubiquitous Computing, Electronics & Mobile Communication Conference (UEMCON)》;1-4 * |
| 基于STM32的多重ADC采样技术研究与应用;侯志伟;《工业仪表与自动化装置》;28-32 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116112017A (zh) | 2023-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116112017B (zh) | Adc采样方法、电路、系统及存储介质 | |
| US9032116B2 (en) | ADC sequencing | |
| CN101237441A (zh) | I2c总线控制电路 | |
| CN109039335B (zh) | 一种音频模数转换芯片阵列帧时钟同步的实现装置及实现方法 | |
| CN110798269B (zh) | 基于gpio实现pcm从机功能的方法及系统 | |
| US8665996B2 (en) | Efficient parallel sub-packet decoding using multiple decoders | |
| CN105403786A (zh) | 一种测试移动终端中的射频功率放大器的系统及方法 | |
| US20100289681A1 (en) | A/d conversion device | |
| US7319422B2 (en) | Apparatus and method for AD conversion | |
| CN112579323A (zh) | 一种异构多核的异步通信方法及装置 | |
| US8375238B2 (en) | Memory system | |
| WO2024082396A1 (zh) | 发射增益确定方法、装置、设备、介质及产品 | |
| CN114793120A (zh) | 可重新配置的模数转换器 | |
| US20230230531A1 (en) | Led display system and control method thereof | |
| TWI762908B (zh) | 串接式擴增裝置及包含其之串接式系統 | |
| KR101469078B1 (ko) | 하나의 유에스비 단자를 이용한 복수의 내장 보드의 펌웨어 업그레이드 방법 및 시스템 | |
| CN115190024B (zh) | 一种多拓扑结构总线的基础单元及拓扑结构 | |
| JPH0414377B2 (zh) | ||
| CN117520220B (zh) | 自动更新数据方法、系统、装置及存储介质 | |
| CN110505038B (zh) | 一种数据传输方法及相关装置 | |
| CN220691391U (zh) | 一种中断控制器 | |
| EP4064626A1 (en) | Data processing method, apparatus and device and storage medium | |
| JP3512278B2 (ja) | シリアル通信処理装置 | |
| CN117879608A (zh) | 多通道非同步adc采样方法 | |
| JPH0876930A (ja) | Ａｄ変換装置及びそれを内蔵したデータ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: ADC sampling method, circuit, system, and storage medium Granted publication date: 20240213 Pledgee: Bank of Communications Co.,Ltd. Hunan Branch Pledgor: HUNAN NGI OBSERVATION AND CONTROL TECHNOLOGY Co.,Ltd. Registration number: Y2024980033169 |