KR900005890B1 - 반도체 기판의 접합방법 - Google Patents

반도체 기판의 접합방법 Download PDF

Info

Publication number
KR900005890B1
KR900005890B1 KR1019860002933A KR860002933A KR900005890B1 KR 900005890 B1 KR900005890 B1 KR 900005890B1 KR 1019860002933 A KR1019860002933 A KR 1019860002933A KR 860002933 A KR860002933 A KR 860002933A KR 900005890 B1 KR900005890 B1 KR 900005890B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
manufacturing
substrate
gas
glass material
Prior art date
Application number
KR1019860002933A
Other languages
English (en)
Other versions
KR860008607A (ko
Inventor
텐시 사와다
순지 와다나베
Original Assignee
니홍 덴싱 뎅와 가부시기가이샤
신도 쯔네
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니홍 덴싱 뎅와 가부시기가이샤, 신도 쯔네 filed Critical 니홍 덴싱 뎅와 가부시기가이샤
Publication of KR860008607A publication Critical patent/KR860008607A/ko
Application granted granted Critical
Publication of KR900005890B1 publication Critical patent/KR900005890B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

내용 없음.

Description

반도체 기판의 접합방법
제1a도 내지 제1c도는, 본 발명의 실시예인 반도체 제조방법의 제조공정 표시도.
제2도는 위 제조공정중, 2산화 규소(SiO2)안에 포함된 융점 제어원료(G2O2), (B2O3) 및 (P2O5)에 의하여 변화하는 유리 연화 온도의 관계를 표시한 특성도.
제3a도 내지 제3c도는, 본 발명의 타 실시예이다.
본 발명은, 반도체 장치에 사용되는 반도체 기판의 접합방법의 개량에 관한 것이다.
일반적으로, 반도체 장치를 제조함에 있어서, 반도체 기판을 타 기판과 접합할 필요가 종종 발생한다. 예를들면 고내압 회로의 IC화를 도모하는 경우에는, 소자간의 분리내압을 높이기 위하여 여러가지 유전체 분리기판 및 그 제법이 제안되어 있다. 그리고 이러한 유전체 분리기판의 제법에 있어서는 소자가 형성될 반도체 기판을 타의 재료로 지지하거나, 이종 또는 동종의 타 기판에 접합할 기술이 검토되어왔다.
이런류에 기술에 있어서는, 구조상 또는 제조후의 특성상, 이하 조건이 만족함을 필요로 한다. 즉, 유전체 분리기관과 같이 접합면에 V홈이 있을 경우에는 ① 홈중에 접합재등을 완전히 충진할것, ② 반도체 기판의 소자형성 영역에 유해불순물이 침입하지 않을것, ③ 내열성을 가질것, ④ 반도체 기판에 전위등의 결정 결함이 발생하지 않는것의 제법일 것 등이다.
종래 알려진 반도체 기판의 제조방법으로서는, ① U.S. Davidsohn, Raith Lee, Proceedings of IEEE, vol 57, No. 9, September, 1532(1969) 또는 U.S Patent No. 4,393,573에 기재된 바와같이 유전체막을 표면에 형성한 V홈을 갖는 반도체 기판위에 지지대가 되는 다결정 실리콘을 퇴적(堆積)하고, V홈도 메워져 있다.
그리고 그후 반도체 기판을 접합면과는 반대방향에서 일정두께 연마하여 유전체 분리구조를 얻는 방법이 있다.
그러나, 이 방법에서는 다결정 실리콘의 퇴적은, 염화실랜가스 SiHcl3등의 수소환원 반응에 의하여 이루어지는 것으로, 350㎛ 이상이란 두껍게 이루어짐으로서 원료 가스를 다량으로 사용 퇴적 시간이 길어진다.
또 제조후의 반도체 기판이 젖혀지는 것을 저지하기 위해 퇴적과정중의 퇴적속도나, 온도등의 퇴적조건을 제어할 필요가 있는외에 젖혀지는 것을 저감시키기 위하여 SiO2막을 수회 형성함이 필요하다. 이 제어를 위해서, 소요되는 단가가 높아진다.
② U.S.P No. 3,909,332에 기재되어 있는 바와같이 퇴적할 유리막의 원료(가스상)로서 실랜(silane)(SiH4), 디보랜(diborane)(B2H4) 및 산소(O2)와 혼합물을 CVD 법에 의하여 접착할 양 기판의 접합면에 유리막을 부착시켜 양 기판을 유리막 부분으로 중합한후, 가압하에서 열 처리하고 있다.
그러나, 이 방법에서는 어느 한쪽의 기판의 접합면에 홈이나 요철이 있으면 유리막은 박막임으로 홈이나 요철 부분을 충진할 수 없고 또 가압을 필요로 한다는 결점이 있다.
홈이나 요철 부분이 충분히 충진되지 않을때는, 뒤의 연마공정에서의 패인 부위가 발생하거나, 구멍이 남아 이 구멍에 레지스트등의 부착하여 오염원이 된다는 등의 결점이 있다. 또 접합시에 가압한 경우에는 소자가 형성될 반도체 기판에 기계적 응력에 의한 결정 결함이 발생하게 된다.
③ 특공개소 53-57978에 기재되어 있는 바와같이, 기판의 접합면에 형성된 홈이나 요철에, 2산화 실리콘 분체에 결합제로서 붕산 혹은 무수붕산을 적당히 조성, 균일하게 혼합하여 이것을 홈등에 충진하고 그위에 지지체를 태워, 가압 열 처리를 하고, 기판과 지지체등을 접합하는 방법이 있다.
그러나, 홈등을 간극없이 충진하기 위해서는 바이브레이터나, 초음파에 의한 진동을 가하면서 충진하는 등의 방법을 강구하지 않으면 안되며, 재법이 복잡해질뿐 아니라, 조성이 불균일을 피할수가 없다. 조성의 불균일은 접합부분의 융점의 분산을 발생, 뒤의 공정에서 소자 영역의 일부가 유동등의 결점을 갖는다.
또 접착시에 가압도 필요하기 때문에 이때의 기판에 기계적 응력에 의하여 유기되는 결정 결함이 발생하여 결과적으로 전기특성을 열등화 시킨다는 결점이 있다.
④ M.Kimura, K.Egami, and M.Kawamori. Applied Physics Letters, vol 43, No. 3 August 263(1983)에 기재된 바와같이 유리재 분말으로서의 연 붕규산(Pb-B2O3-SiO2), 혹은 중금속 알카리 금속을 포함한 1000℃ 이하의 저융점 유리분말을 유기 용재에 분산한 것을 스핀너 등으로 기판상에 도포하여 가열한후, 타방의 기판에 중합 가압하에서 재가열하는 방법이 있다.
그러나, 이 방법에서는 접합층으로서의 유리재 분말이 저융점이기 때문에 고온역에서는 사용할 수 없고, 또 중금속의 금속원자에 의한 오염이 극심하다. 또 공공(空孔)(void)의 발생등의 결점이 지적될뿐 아니라, 이 방법에서는 접착시의 가압공정도 필요함으로서 상술한 셋째의 경우와 같은 결점을 갖고있다.
상술한 종래의 방법은 모두 어떤 결점을 갖고 있어서 소망한 조건을 구비한 반도체 기판의 제조방법은 발견할 수가 없다.
본 발명은 상기 종래의 결정을 개량하고, 기관의 접합면에 V홈이나 요철이 있는 경우에도 접합재를 간극없이 충진할 수 있고 구조상 또는 전기적 특성에도 난점이 없을뿐 아니라, 저렴가로 실시할 수 있는 반도체 기판의 제조방법을 제공코져 하는 것으로, 따라서 본 발명의 반도체 기판의 제조방법은, 트리클로로실렌(SiHcl3) 테트라클로로실렌(SiO4)등의 할로겐화 규소화합물을 포함한 원료를 산수소염으로 화염 가수분해하고, 생성된 2산화 규소(SiO2)를 포함한 유리재 입자를 반도체 기판의 접합면에 살부 퇴적하는 공정 및 상기 반도체 기판에 퇴적된 유리재 입자위에 지지체가 되는 타의 기판을 놓아서 가열 처리하고, 상기 유리재 입자를 소결하는 공정등으로 이루어진다.
상기 공정을 채용함으로서 본 발명의 반도체 기판의 제조방법은, 할로겐화 규소화합물을 포함한 원료를 산수소염으로 화염 가수분해함으로서 생성된 2산화 규소를 포함한 유리재 입자를 반도체 기판의 접합면에 바너 등으로 살부하여 퇴적 시킴으로 상기 기판의 접합면에 V홈이나, 요철 부분이 있어도 간극없이 충진시킬 수가 있다.
또 중금속, 알카리 금속을 포함하지 않은 고순도의 원료를 사용하고 있어서 접합공정에서 접합부분에서 소자형성 영역에의 불순물이 없게된다.
그결과 소자 형성 영역에 뒤에 만들어지는 소자는 양호한 전기특성을 얻을 수가 있다. 또, 양 반도체 기판사이에 존재하는 유리재 입자를 가열하는 공정에서는 가열온도가 낮음에도 불구하고 소결후는, 혼입되는 붕소의 양에 의하여 벌크(Bulk)체로서의 온도 특성을 나타내는 결과, 높은 내열성을 얻을 수가 있다.
또 상기 퇴적된 유리재 입자의 소결 전후의 체적비가 바너의 살부 동작시에 부가되는 수소의 유량에 의하여 제어되어 1/10 to 1/50로 되어 치밀도가 증대한다.
따라서 양 기판 사이를 메운 퇴적물이 소결시의 수축에 의하여 접합면의 전면에 걸쳐 밀착성이 우수한 접착제로서 기능을 하게 되어 종래와 같은 가압동작을 필요로 하지 않는다. 그러므로 기계적 응력이 원인이 되어 발생하는 결정결함등은 발생하지 않는 잇점이 있다.
또 소자가 형성될 반도체 기판과 같은 재료의 기판을 지지체로서 사용할 수도 있음으로 접합재에 의하여 발생할지도 모를 응력은 완화된다.
이하 본 발명의 실시예에 대하여 설명한다.
제1a도에 표시한 바와같이, 예를들면 규소(Si)로 된 반도체 단결정 기판 1은 그 접합면에 미리 소정의 간격을 두고 공지의 잇칭법으로 V홈 2을 형성하고, V홈 2을 포함한 전면에 걸쳐서, 유전체 막(예를들면 2산화 규소막) 3 또는 열 산화막이 형성된다. 4염화 규소(SiCl4)를 주 성분으로 하는 할로겐화물의 가스를 살부바너 4에 있어서 산수소염으로 연소시킨다.
상기 할로겐화합물은 화염가수분해반응으로 2산화 규소(SiO2)를 주 성분으로 하는 유리 미립자 6로 하며, 상기 반도체 기판 1의 V홈 2도 포함한 표면의 유전체막 3위에 퇴적된다.
여기서 Sicl4는 액상임으로 Sicl4를 소정온도 예를들면 약 40℃의 항온조에 넣어, 이 조에 캐리어 가스로서 예컨대 Ar를 200cc/min로 공급하고, Sicl4를 버블(bubble)한다. 이와같이 하여 Sicl4를 버너 4에 운반한다. 또 바너 4에는 산수소염을 형성하기 위하여 산소와 수소가 공급된다. 그 유량의 일예로서는 산소 5ℓ/min 수소 1.8ℓ/min로 하면 된다.
이 퇴적된 유리 미립자의 치밀도는 상기 산수소염을 만들기 위하여 바너 4에 공급되는 수소의 양에 따라 조정된다. 예컨대 평면도(平面度)가 불량한 기판이나 뒤로 젖혀짐이 큰 기판을 접합코져 할 경우는 공극 부분을 메우도록 수소의 유량을 적게하여 유리 미립자의 치밀도를 낮추어 놓는 것이 바람직하다. 이때에는, 예를들면 H21.3ℓ/min로 하면 된다.
한편, 기판 이면에 V홈이 형성되어 있을 경우에는, 이 V홈을 간극없이 메워지도록 수소의 유량을 많이 하여 치밀도를 높혀놓는 것이 바람직하다. 이어서 제1b도에 표시한 바와같이 상기 반도체 기판 1에 접합할 타의 기판 4(예를들면 실리콘 기판)을 상기 퇴적된 유리미립자 6를 통하여 중합한다. 중합된 상기 양 기판 1 및 4는 가열로 7내에서 800℃ to 1300℃로 가열한다. 이때의 열 처리 분위기는 He 가스 및 O2가스이다. He는 유리질 밸브체 6a에 기포가 성존하지 않기 때문에 유효하고, O2는 유리재 입자가 완전히 유리화 하는데 유효하다.
이결과 상기 유리 미립자 6는 소결되고, 체적은 1/10 to 1/50으로 수축되고 투명유리화하여 유리질 벌크(Bulk)체를 형성하고 양 반도체 기판 1,4을 밀착성이 양호하게 접착된다.
그러므로 그후의 가압동작을 필요로 하지 않는다. 이 밀착성은, 상기 반도체 기판 1의 접착면 또는 기판 1을 가열한 상태에서 상기 유리 미립자 6를 퇴적한 경우에는 양호해지며, 무공극으로 충진할 수 있음이 확인된 것이다. 또 열 처리시에 He를 사용하면, 유리 미립자 6로 구성되는 층의 거품이 깨끗하게 벗겨짐을 확인하였다.
상술한 실시예에서는, 열 처리시에 He 가스를 2ℓ/min 및 O2가스를 0.5ℓ/min 담그고 있으나 반드시 이들 가스가 아니어도 무방하며, 예컨대 Ar 가스나, N2가스 분위기 중에서 열 처리를 해도 좋다.
다음에, 상기 가열로 7에서 꺼낸 접합기판체는 제1c도에 표시한 바와같이 상기 반도체 기판 1의 V홈이 없는 이면에서 연마하고, V홈의 선단부의 옆 V홈 선단부와의 사이를 상기 유전체막 3으로 둘러싸인 단결정 반도체 분리역(分離域) 1a을 복수개 구비하고, 일방의 반도체 기판 4과 상기 박막 3과의 사이에 유리질 벌크체 6a를 개재한 소자 형성용 기판 8을 형성한다.
상술한 제1a도에 표시한 제조 공정에 대하여, Ar 가스를 캐리어 가스로서 4 염화 규소(SiCl4)를 주성분으로 하는 할로겐화합물의 원료를 바너 4에 공급하는데 가하여 융점 제어원료 예를들면 3염화 보론(Bcl3), 3염화인(Pcl3)을 상기 살부바너 4에 보내 화염가수분해 해도 무방하다. 이때, 화염 가수분해후의 유리 미립자 중에는 규소(Si)와 붕소(B), 인(P)와의 산화물, 예를들면 3산화보론(B2O3), 5산화인(P2O5)를 포함할 수가 있다.
이들 Bcl3은 기체상으로 그대로 공급할 수가 있다. Pcl3는 Sicl4와 같이 Ar 가스와 캐리어 가스로서 사용하고 밸브에 의하여 공급한다. 이때의 일예로서 Pcl3의 항온조의 온도는 30℃ Ar 가스의 유량은 30cc/min이다. 융점 제어 원료의 양을 변화시킴에 따라서 유리물질의 연화 온도나 융점을 자유로 조절할 수가 있다.
제2도는, 2산화 규소 SiO2에 함유되는 융점제어 원료로서의 산화물의 함유율(mol%)에 대한 유리 연화 온도(℃)의 관계를 나타내는 특성도이다. 융점 제어원료 산화물로서 2산화 겔마늄(GeO2), 3산화보론(B2O3), 5산화인(P2O5)을 사용한 경우의 어느것이든, 그함유율을 높임에 따라서 유리 연화온도를 낮출 수가 있다.
또 Sicl4융점제어 원료를 2종 이상 첨가했을때의 유리 연화온도의 변화는, 각 원료의 첨가비에 맞춘 비율로 변화한다.
또 화염가수분해에 의해서 생성되는 유리 미립자는 0.05-0.2㎛의 입경이었다. 이러한 유리 미립자의 투명화 온도는 저융점 유리와 같이 낮다. 그러나 한번 투명화된 후는, 주 성분 Sicl4이외 Bcl3, Pcl3등의 타 성분의 원료의 양에 의하여 융점이 결정된다.
예를들면 SiO2에 대하여 B2O3를 20mol% 가한 유리 미립자는 900℃에서 투명화 되나(즉 접착작용을 일으킨다), 투명화 후는 융점이 1400℃ 정도로 높아진다. 그결과, 후에 기판에 소자를 형성하는 소자형성 영역이 유동하지 않는다. 또 BclH399cc/min, Sicl4170cc/min를 원료로 하고 H2O 1.5ℓ/min, O25.5ℓ/min로 되는 산수소산염으로 연소하여 화염가수분해 시켜서 작제된 소자형성 기판의 소자면의 비 저항을 측정한바, 36Ω·cm이고 B의 auto-doping은 극히 적음을 나타냈다.
이와같이 하여 제조된 기판 8의 소자형성 영역 1a는 독립하여 각각 절연체로 분리되어 있어서 고성능 반도체 소자로서 동시에 다량의 제품을 얻을 수가 있다.
본 발명에 있어서 사용하는 지지체로서의 기판 4은 결정품질이 우수한 단결정 실리콘을 사용할 필요가 없다. 즉 절편 제작시에, 저항율의 분산, 결정 결함의 존재, 면 방위의 불량등을 위해 불량품이라 인정되는 것을 기판 4으로서 사용할 수가 있다. 이러한 절편은 극히 저렴하고 또 유리 미립자의 생성도 저렴가로 실시할 수 있어서 본 발명을 사용하면, 저렴한 반도체 기판의 접합방법을 실현할 수가 있다.
제3a도-제3c도는, 본 발명의 타 실시예로서 소자 형성용 기판 20을 형성하고 있는 P-(100) 에피택시얼(epitaxial) 12와 저지기판 4를 접합하는 방법을 표시한 도면으로서 제3도중, 11은 P+(100)Si 기판, 12는 P+(100)Si 기판 11위에 성장시킨 P-(100)에피택시얼층, 13은 P-(100)에피택시얼층을 산화하여 형성한 열 산화막을 표시하는 것으로 4는 에피택시얼층 12에 접합시킬 지지용 반도체 기판이다.
살부바너 5로 유리 미립자 6(SiO2와 B2O3의 합합체, 원료에는 Sicl4, Bcl3을 사용한다)를 앞서의 실시예와 같이 열 산화막 13위에 살부하고 이 유리 미립자를 부착시킬(제3a도) 제3b도에 표시한 바와같이 유리 미립자 6위에 지지체로 되는 기판 4을 얹어놓고 이것을 가열로 17내에 설치한후, 가열로 17내에 파이프 18,19를 통하여 O2가스 및 He 가스를 도입하여 He, O2혼합가스 분위기에서 유리 미립자 6를 소결시켜 투명유리 6로 하고, 기판의 접합을 완료한다.
이후 P+(110)Si 기판 11을 접합면과 역방향에서 연마, 잇칭을 하고 P-(110)에피택시얼 Si 박막이 형성되어 이른바 Snr(Silicon on insulator)가 형성된다.
이경우 절편에 HF-HNO3-HAc를 사용하면 P+Si 기판이 선택적으로 부식되어 P-Si가 잇칭시 정지면이 됨으로 잇칭에 의하여 P-Si 에피택시얼층 12을 남기고 완전히 P+Si의 부분을 제거할 수가 있다(제3c도).
또 이 실시예의 경우도 바너 4에 공급할 Sicl4를 주 성분으로 하는 원료등의 공급은, 제1의 실시예와 같이한다. 이 실시예에서 얻어지는 효과도 제1실시예의 경우와 기본적으로는 같다.
지금까지 설명한 본 발명의 실시예에 있어서는 주원료로서 할로겐화 규소 화합물을 사용한 예에 대하여 설명하였으나, SiH4가스를 사용해도 무방하며, 또 불순물을 첨가하는 원료로서 B2Ho 가스, PH3가스 등을 사용해도 역시 무방하다.

Claims (15)

  1. 할로겐화 규소 화합물을 포함한 원료를, 산수소염으로 화염 가수분해하고, 생성된 2산화 규소(SiO2)를 포함한 유리재 입자를 표면에 절연막을 갖는 반도체 기관의 접합면에 살부 퇴적하는 공법과, 상기 반도체 기판에 퇴적된 유리재 입자위에 타 지지체로서의 기판을 놓아 가열 처리하고, 상기 유리재 입자를 소결하고, 상기 양 기판을 접합하는 공정으로 되는 반도체 기판의 제조방법.
  2. 상기 생성된 유리재 입자를 퇴적하는 공정과, 상기 원료를 산수소염으로 화염 가수분해함에 있어서, 수소의 유량을 제어하면서 유리재 입자를 생성하는 공정을 포함한 제1항 기재의 반도체 기판의 제조방법.
  3. 상기 생성된 유리재 입자를 퇴적하는 공정은, 상기 반도체 기관을 가열하면서 퇴적하는 제1항 기재의 반도체 기판의 제조방법.
  4. 상기 원료는 할로겐화 규소 화합물은 트리클로로실렌 또는 테트라클로로실렌이며, 또 3염화붕소(Bcl3), 3염화인(Pcl3) 및 4염화 겔마늄(Gecl4)중 적어도 1종이 첨가된 1항 기재의 반도체 기판의 제조방법.
  5. 상기 반도체 기판은 복수의 V홈을 갖는 실리콘으로 상기 절연막은 상기 V홈의 내면 및 표면에 형성된 실리콘 산화막이며, 상기 유리재 입자의 살부는, 상기 실리콘 산화막 위에 이루어지는 제1항 기재의 반도체 기판의 제조방법.
  6. 상기 생성된 유리재 입자를 퇴적하는 공정과, 상기 원료를 산수소염으로 화염 가수분해함에 있어서, 수소의 유량을 제어하면서 유리재 입자를 생성하는 공정을 포함한 제5항 기재의 반도체 기판의 제조방법.
  7. 상기 생성된 유리재 입자를 퇴적하는 공정과, 상기 반도체 기판을 가열하면서 퇴적하는 제5항 기재의 반도체 기판의 제조방법.
  8. 상기 원료는 할로겐화 규소 화합물은 트리클로로실렌 또는 테트라클로로실렌이며, 또 3염화붕소(Bcl3), 3염화인(Pcl3) 및 4염화 겔마늄(Gecl4)중, 적어도 1종이 첨가되는 제5항 기재의 반도체 기판의 제조방법.
  9. 상기 반도체 기판을 상기 V홈이 없는 주면측에서 상기 V홈의 돌단이 노출할때까지 깍아내는 공정을 포함한 제8항 기재의 반도체 기판의 제조방법.
  10. 상기 반도체 기판은, 고농도의 불순물을 포함한 반도체 기판위에 저농도의 불순물을 포함한 반도체 에피택시얼 성장층을 가지며, 또 그위에 상기 절연막으로서의 실리콘 산화막을 갖는 구조인 제1항 기재의 반도체 기판의 제조방법.
  11. 할로겐화 규소 화합물에 가하여 SiH4가스를 사용하는 제1항 기재의 반도체 기판의 제조방법.
  12. 상기 가열 처리 공정은, 적어도 He 가스 분위기에서 실시하는 제1항 기재의 반도체 기판의 제조방법.
  13. 상기 가열 처리 공정은, He 가스외에 O2가스를 포함하는 분위기에서 실시하는 제12항 기재의 반도체 기판의 제조방법.
  14. 상기 가열 처리 공정은, 적어도 He 가스 분위기에서 실시하는 제5항 기재의 반도체 기판의 제조방법.
  15. 상기 가열 처리 공정은, He 가스외에 O2가스를 포함한 분위기에서 실시하는 제5항 기재의 반도체 기판의 제조방법.
KR1019860002933A 1985-04-19 1986-04-16 반도체 기판의 접합방법 KR900005890B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP60-82609 1985-04-19
JP82609 1985-04-19
JP60082609A JPH0618234B2 (ja) 1985-04-19 1985-04-19 半導体基板の接合方法

Publications (2)

Publication Number Publication Date
KR860008607A KR860008607A (ko) 1986-11-17
KR900005890B1 true KR900005890B1 (ko) 1990-08-13

Family

ID=13779215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860002933A KR900005890B1 (ko) 1985-04-19 1986-04-16 반도체 기판의 접합방법

Country Status (6)

Country Link
US (1) US4978379A (ko)
JP (1) JPH0618234B2 (ko)
KR (1) KR900005890B1 (ko)
CA (1) CA1244968A (ko)
DE (1) DE3613215A1 (ko)
NL (1) NL189634C (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2685819B2 (ja) * 1988-03-31 1997-12-03 株式会社東芝 誘電体分離半導体基板とその製造方法
JPH07142571A (ja) * 1993-11-12 1995-06-02 Ube Ind Ltd 複合半導体基板及びその製造方法
US5639325A (en) * 1995-02-01 1997-06-17 The Whitaker Corporation Process for producing a glass-coated article
JPH08264636A (ja) * 1995-03-23 1996-10-11 Ube Ind Ltd 複合半導体基板
JPH08264637A (ja) * 1995-03-23 1996-10-11 Ube Ind Ltd 複合半導体基板
JPH08264643A (ja) * 1995-03-23 1996-10-11 Ube Ind Ltd 複合半導体基板
WO1997010183A1 (en) * 1995-09-12 1997-03-20 Corning Incorporated Containment vessel for producing fused silica glass
WO1997010182A1 (en) * 1995-09-12 1997-03-20 Corning Incorporated Furnace, method of use, and optical product made by furnace in producing fused silica glass
DE69634667T2 (de) * 1995-09-12 2006-04-27 Corning Inc. Boule-oszillationsmuster für die herstellung von geschmolzenem quarzglas
JPH10275752A (ja) 1997-03-28 1998-10-13 Ube Ind Ltd 張合わせウエハ−及びその製造方法、基板
KR100499134B1 (ko) * 2002-10-28 2005-07-04 삼성전자주식회사 압축 접합 방법
DE102007035788A1 (de) * 2007-07-31 2009-02-05 Robert Bosch Gmbh Waferfügeverfahren, Waferverbund sowie Chip
JP6742593B2 (ja) * 2015-01-05 2020-08-19 日本電気硝子株式会社 支持ガラス基板の製造方法及び積層体の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2272342A (en) * 1934-08-27 1942-02-10 Corning Glass Works Method of making a transparent article of silica
US2239551A (en) * 1939-04-22 1941-04-22 Corning Glass Works Method of making sealing glasses and seals for quartz lamps
US3768991A (en) * 1972-06-14 1973-10-30 Diacon Method for sealing an enclosure for an electronic component
US3909332A (en) * 1973-06-04 1975-09-30 Gen Electric Bonding process for dielectric isolation of single crystal semiconductor structures
DE2738614A1 (de) * 1976-09-01 1978-03-02 Hitachi Ltd Verfahren zum herstellen von halbleitersubstraten fuer integrierte halbleiterschaltkreise
JPS5330477A (en) * 1976-09-02 1978-03-22 Agency Of Ind Science & Technol Preparation of liquid drop
JPS5357978A (en) * 1976-11-05 1978-05-25 Hitachi Ltd Production of dielectric insulated and isolated substrate
US4294602A (en) * 1979-08-09 1981-10-13 The Boeing Company Electro-optically assisted bonding
GB2060252B (en) * 1979-09-17 1984-02-22 Nippon Telegraph & Telephone Mutually isolated complementary semiconductor elements
US4363647A (en) * 1981-05-14 1982-12-14 Corning Glass Works Method of making fused silica-containing material
JPS5844723A (ja) * 1981-09-11 1983-03-15 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
US4501060A (en) * 1983-01-24 1985-02-26 At&T Bell Laboratories Dielectrically isolated semiconductor devices
DD214836A1 (de) * 1983-04-26 1984-10-24 Werk Fernsehelektronik Veb Verfahren zum verbinden und hermetisieren von substraten mittels glaslot

Also Published As

Publication number Publication date
DE3613215A1 (de) 1986-10-23
DE3613215C2 (ko) 1989-07-20
US4978379A (en) 1990-12-18
JPH0618234B2 (ja) 1994-03-09
NL189634C (nl) 1993-06-01
CA1244968A (en) 1988-11-15
KR860008607A (ko) 1986-11-17
NL189634B (nl) 1993-01-04
JPS61242033A (ja) 1986-10-28
NL8600983A (nl) 1986-11-17

Similar Documents

Publication Publication Date Title
KR900005890B1 (ko) 반도체 기판의 접합방법
JPH11288930A (ja) 低温リフロ―誘電性フッ化ｂｐｓｇ
JP2735150B2 (ja) 複合半導体基板の製造方法
JP3697155B2 (ja) 二酸化シリコン膜生成方法及び光導波路生成方法
JP3400180B2 (ja) シリカガラス治具
JPH05825A (ja) シリカガラスの製造法
JPH09148427A (ja) 複合半導体基板
JP3244097B2 (ja) 多層構造の誘電体分離半導体基板の製造方法
JPH09115789A (ja) 複合半導体基板
JPH08274430A (ja) 電気回路用基板
JPH09115790A (ja) 複合半導体基板
JPH0936221A (ja) 複合半導体基板
JPH08264641A (ja) 誘電体分離基板およびその製造方法
JPH09115791A (ja) 複合半導体基板
JP4243656B2 (ja) 不透明な石英ガラス及びその製造方法
JPH0964170A (ja) 複合半導体基板
KR100294539B1 (ko) 입자크기가조절되는화염가수분해증착법
JPH0955452A (ja) 電気回路用基板
JPH0974055A (ja) 複合半導体基板
JPH09246131A (ja) 複合半導体基板およびその製造方法
JPH0936220A (ja) 複合半導体基板
JPH08264640A (ja) 複合半導体基板
JPH0964169A (ja) 複合半導体基板
JPS5844723A (ja) 半導体装置の製造方法
JPH0710571A (ja) 合成石英ガラス部材の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050708

Year of fee payment: 16

EXPY Expiration of term