KR900005557A - 반도체 소자 제조방법 - Google Patents
반도체 소자 제조방법 Download PDFInfo
- Publication number
- KR900005557A KR900005557A KR1019890012850A KR890012850A KR900005557A KR 900005557 A KR900005557 A KR 900005557A KR 1019890012850 A KR1019890012850 A KR 1019890012850A KR 890012850 A KR890012850 A KR 890012850A KR 900005557 A KR900005557 A KR 900005557A
- Authority
- KR
- South Korea
- Prior art keywords
- deposited
- layer
- temperature
- semiconductor device
- weight
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title claims 4
- 238000000034 method Methods 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims 3
- 230000008021 deposition Effects 0.000 claims 3
- 238000005530 etching Methods 0.000 claims 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims 1
- 229910004298 SiO 2 Inorganic materials 0.000 claims 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 238000001755 magnetron sputter deposition Methods 0.000 claims 1
- 230000002265 prevention Effects 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 3도는 본 발명에 따른 방법에 의해 제조되는 반도체 소자의 일부의 단면도를 연속적인 단계로 도시한 도면.
Claims (16)
- Al(Cu)의 층이 침착되고 다음 에칭에 의해 형성된 반도체 몸체의 표면상에 도전 트랙이 형성되는 반도체 소자 제조방법에 있어서, 연속적인 층으로 형성이 되는 많은 Al(Si)이 침착되고, 다음 동일 처리 단계에서 추가의 Al(Si, Cu)가 원하는 층의 두께가 얻어질 때까지 침착되는 것을 특징으로 하는 반도체 소자 제조방법.
- 제1항에 있어서, Al(Si, Cu)의 침착동안 온도는 Al(Si)의 침착 동안의 온도에 대해 증가되는 것을 특징으로 하는 반도체 소자 제조방법.
- 제2항에 있어서, Al(Si)는 100 내지 150℃ 사이의 온도에서 침착되는 것을 특징으로 하는 반도체 소자 제조방법.
- 제3항에 있어서, 상기 온도는 약 150℃인 것을 특징으로 하는 반도체 소자 제조방법.
- 제2항에 있어서, Al(Si, Cu)는 200 내지 400℃ 사이의 온도에서 침착이 되는 것을 특징으로 하는 반도체 소자 제조방법.
- 제5항에 있어서, 상기 온도는 300℃ 인 것을 특징으로 하는 반도체 소자 제조방법.
- 제1항에 있어서, 침착된 Al(Si)는 0 내지 2중량%의 Si를 포함하는 것을 특징으로 하는 반도체 소자제조방법.
- 제1항에 있어서, 상기 침착된 Al(Si, Cu)는 약 1중량%의 Si를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제1항에 있어서, 상기 침착된 Al(Si, Cu)는 약 0.5 내지 4중량%의 Cu를 포함하는 것을 특징으로 하는 반도체 소자 제조방법,
- 제9항에 있어서. 상기 침착된 Al(Si, Cu)는 약 2중량%의 Cu를 포함하는 것을 특징으로 하는 반도체소자 제조방법.
- 제2항에 있어서, 첫번째 침착된 Al(Si)층의 두께는 100 내지 150℃의 침착 온도에서 약 50㎚인 것을 특징으로 하는 반도체 소자 제조방법.
- 제1항에 있어서. 전체 층의 두께는 약 0.5 내지 1.5㎛인 것을 특징으로 하는 반도체 소자 제조방범.
- 선행항중의 어느 한 항에 있어서, 상기 층은 DC 마그네트론 스퍼터링에 의해 침착되는 것을 특징으로하는 반도체 소자 제조방법.
- 선행항중의 어느 한 항에 있어서, 부착이 이루어지는 반도제 몸체의 표면은 TiW, SiO2, TiN, Si3N4, Si, W 또는 Al2O3로 피복되는 것을 특징으로 하는 반도체 소자 제조방법.
- 제1항에 있어서, 침착 Al(Si, Cu)층는 에칭후에 온도 처리가 이루어지는 것을 특징으로 하는 반도체 소자 제조방법.
- 제13항에 있어서, Al(Si, Cu)층은 30 내지 60분 동안에서 400 내지 450℃로 증가되는 것을 특징으로 하는 반도체 소자 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DEP3830720.0 | 1988-09-09 | ||
DE3830720A DE3830720A1 (de) | 1988-09-09 | 1988-09-09 | Verfahren zum herstellen von halbleiterbauelementen |
Publications (1)
Publication Number | Publication Date |
---|---|
KR900005557A true KR900005557A (ko) | 1990-04-14 |
Family
ID=6362639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890012850A KR900005557A (ko) | 1988-09-09 | 1989-09-06 | 반도체 소자 제조방법 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0361572A1 (ko) |
JP (1) | JPH0724268B2 (ko) |
KR (1) | KR900005557A (ko) |
DE (1) | DE3830720A1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0451644A1 (en) * | 1990-04-10 | 1991-10-16 | Texas Instruments Incorporated | An improved metallization system for reduced corrosion susceptibility |
TW520072U (en) * | 1991-07-08 | 2003-02-01 | Samsung Electronics Co Ltd | A semiconductor device having a multi-layer metal contact |
KR940006186A (ko) * | 1992-06-03 | 1994-03-23 | 에또 다께또시 | 스퍼터링 타겟, 전자장치용 배선방법 및 전자장치 |
DE19612838A1 (de) * | 1995-11-13 | 1997-05-15 | Asea Brown Boveri | Leistungshalbleiterbauelement sowie Verfahren zu dessen Herstellung |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5114232A (ja) * | 1974-07-25 | 1976-02-04 | Matsushita Electric Ind Co Ltd | Horoguramumemoryomidashisochi |
DE3040693A1 (de) * | 1979-11-08 | 1981-05-27 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Verfahren zur metallisierung von halbleiterbauelementen |
JPS60160612A (ja) * | 1984-01-31 | 1985-08-22 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS61161740A (ja) * | 1985-01-07 | 1986-07-22 | モトロ−ラ・インコ−ポレ−テツド | 多層金属化集積回路およびその製造方法 |
JPS6216521A (ja) * | 1985-07-15 | 1987-01-24 | Matsushita Electronics Corp | 半導体装置の製造方法 |
-
1988
- 1988-09-09 DE DE3830720A patent/DE3830720A1/de not_active Withdrawn
-
1989
- 1989-09-06 KR KR1019890012850A patent/KR900005557A/ko not_active Application Discontinuation
- 1989-09-06 EP EP89202242A patent/EP0361572A1/de not_active Ceased
- 1989-09-06 JP JP1229450A patent/JPH0724268B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0724268B2 (ja) | 1995-03-15 |
JPH02113530A (ja) | 1990-04-25 |
DE3830720A1 (de) | 1990-03-22 |
EP0361572A1 (de) | 1990-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950025957A (ko) | 적층 구조의 배선을 갖고 있는 반도체 디바이스 및 그 제조방법 | |
KR900002455A (ko) | 반도체 집적 소자 제조방법 | |
FI853602A0 (fi) | Foerfarande foer tillverkning av kopparoeron foer mikrokretsar. | |
ES2192891T3 (es) | Mejoras introducidas en el revestimiento de vidrio. | |
EP0293981A3 (en) | Processes for the manufacture of superconducting inorganic compounds and the products of such processes | |
KR950034482A (ko) | 반도체 소자의 다층금속 배선의 형성방법 | |
KR900005557A (ko) | 반도체 소자 제조방법 | |
KR930003256A (ko) | 반도체 집적 회로에 금속화 배선층을 형성하는 방법 | |
EP0307272A3 (en) | Aluminum alloy semiconductor interconnections having high purity titanium or niobium barrier layer | |
KR950009926A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR860008599A (ko) | 반도체 집적회로의 다층 결선방법 | |
KR950004499A (ko) | 반도체 장치의 금속배선 형성방법 | |
JPS6484668A (en) | Thin film transistor | |
JPS6476736A (en) | Manufacture of semiconductor device | |
JPS6421943A (en) | Semiconductor device | |
KR880011907A (ko) | 반도체장치에서 배선층의 형성방법 | |
DE3782264D1 (de) | Verfahren zum herstellen von halbleiter-bauelementen. | |
KR950021425A (ko) | 다층 금속배선 형성방법 | |
KR910020812A (ko) | 반도체 장치에서 금속 배선의 형성방법 | |
JPH01196852A (ja) | 半導体集積回路装置の電極配線 | |
KR950021421A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR940016693A (ko) | 적층 배선 구조를 이용한 비아 신뢰성 향상 방법 | |
KR930011114A (ko) | 반도체장치의 제조방법 | |
SU940605A1 (ru) | Способ изготовления кремниевых транзисторов с тонкопленочными резисторами | |
KR910020935A (ko) | 커패시터 특성을 갖는 반도체 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |