KR900004391B1 - 마이크로 컴퓨우터를 사용하는 데이터처리 시스템 - Google Patents

마이크로 컴퓨우터를 사용하는 데이터처리 시스템 Download PDF

Info

Publication number
KR900004391B1
KR900004391B1 KR1019860005727A KR860005727A KR900004391B1 KR 900004391 B1 KR900004391 B1 KR 900004391B1 KR 1019860005727 A KR1019860005727 A KR 1019860005727A KR 860005727 A KR860005727 A KR 860005727A KR 900004391 B1 KR900004391 B1 KR 900004391B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
data processing
processing system
data
writing
Prior art date
Application number
KR1019860005727A
Other languages
English (en)
Other versions
KR870001524A (ko
Inventor
히로미 고오노
Original Assignee
지이제루 기기 가부시기 가이샤
모찌즈끼 가즈시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지이제루 기기 가부시기 가이샤, 모찌즈끼 가즈시게 filed Critical 지이제루 기기 가부시기 가이샤
Publication of KR870001524A publication Critical patent/KR870001524A/ko
Application granted granted Critical
Publication of KR900004391B1 publication Critical patent/KR900004391B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/408—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by data handling or data format, e.g. reading, buffering or conversion of data
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/33—Director till display
    • G05B2219/33108—Exchange of type of controller is easy, before operation, adapt control to type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Stored Programmes (AREA)
  • Control By Computers (AREA)
  • Microcomputers (AREA)

Abstract

내용 없음.

Description

마이크로 컴퓨우터를 사용하는 데이터처리 시스템
제 1 도는 본 발명에 따른 데이터처리 시스템을 나타낸 블록도.
제 2 도는 본 발명에 따른 데이터처리 시스템의 보다 구체적인 한 실시예를 나타낸 블록도.
제 3 도는 제 2 도의 마이크로프로세서에서 실행하는 제어프로그램을 나타낸 순서도.
* 도면의 주요부분에 대한 부호의 설명
1,21 : 제어장치 3 : 제어부
4,22 : 마이크로프로세서 5,28 : RAM
6,23 : ROM 9 : 제어부
10 : 표시신호출력부 D : 데이터
IS : 표시신호
본 발명은 마이크로프로세서를 사용하는 데이터처리 시스템에 관한 것으로, 더욱 상세하게는 마이크로프로세서를 포함하는 데이터처리 시스템내의 개개의 집적회로소자를 제어프로그램의 교환없이 다른 동등한 소자로 교환할 수 있게 하는 데이터처리 시스템에 관한 것이다.
근년에, 마이크로프로세서를 포함하는 데이터처리 시스템을 사용하는 많은 제어장치가 여러분야에서 사용되고 있다.
이와같은 제어장치에서는 마이크로프로세서 이의에 판독전용 메모리 (ROM), 랜덤악세스메모리 (RAM), 애널로그/디지틀 (D/A)변환기, 병렬-인터페이스 어댑터 (PIA)등이 각기 소정의 기능을 다하는 기능소자로서 집적회로소자의 형태로 사용되고 있다.
마이크로프로세서를 사용하는 제어시스템에서는 제어시스템에 사용되고 있는 디바이스 (device)의 각각에 대하여 유사한 디바이스가 다수 존재한다.
그러나, 디바이스를 교환하게되는 경우 대체 디바이스는 모든 점에서 완전히 동일한 디바이스 임이 요구된다. 만일 완전히 동일하지 않는 디바이스와 교환하는 경우에는 제어프로그램의 변경을 필요로 하는 경우가 생기고, 불편이 야기됨과 동시에 경제적인 부담이 생긴다고 하는 문제점이 있다.
본 발명의 목적은 마이크로프로세서를 사용하는 데이터처리 시스템에서 기능소자의 교환에 관하여 구비되는 조건의 어떤범위를 확보하는 방법으로 구성된 마이크로프로세서를 사용한 개량된 데이터처리 시스템을 제공함에 있다.
본 발명의 다른 목적은 정격 (定格)의 것에 완전히 동일하지 않으나 그 기능에 있어 동일한 집적회로소자가 프로그램의 변경없이 사용할 수 있는 마이크로프로세서를 사용하는 데이터처리 시스템을 제공함에 있다.
본 발명에 따르면 적어도 하나의 마이크로프로세서를 포함하는 다수의 집적회로소자를 구비한 데이터처리시스템에 있어서, 프로그램저장식에 따라 일정한 데터 처리조작을 실행하고, 다수의 일정형식중에서 어느형식의 집적회로소자가 현재 적어도 하나의 기능소자를 위하여 데이터처리 시스템에 사용되고 있는지를 판별하는 판별수단과, 이 판별수단의 판별결과에 응답하여, 기능소자를 위하여 현재사용되고 있는 집적회로의 형식을 나타내기 위한 지시신호를 출력하는 수단과, 그때의 필요로 하는 기능소자로서 사용되는 집적회로의 형식에 적용되도록 실행되는 프로그램에 따라 소정의 데이터처리를 실행하기 위한 지시신호에 응답하는 실행수단등을 구비하고 있다.
예컨대, 전원 스위치의 투입으로 데이터처리 시스템의 작동이 개시되면, 판별장치는 데이터처리장치의 기능소자를 위하여 집적회로소자의 어느형식이 사용되고 있는지를 판별한다. 대상형식으로서 판별되어야 하는 기능소자의 수는 하나 또는 그 이상이다. 대상형식으로서 판별되어야 하는 기능소자의 각각은 다수의 소정의 집적회로의 형식중에서 선택된다.
판별수단은 대상형식으로서 각각의 기능장치를 위하여 판별되어야하는 집적회로의 상이한 형식중에서 판별하기 위한 정보가 사전에 제공되고 이 정보를 기초로하여 현재 사용되어 있는 집적회로소자의 형식이 어느 기능소자인가를 판별한다. 사용되어 있는 집적회로소자의 각각의 형식이 판별되었을때 판별결과를 표시하는 표시신호가 출력된다. 소정의 데이터처리를 수행하기 위한 프로그램이 메모리수단, 예로서 판독전용메모리(ROM)에 기억된다.
프로그램은 집적회로소자의 어느형식이 기능소자의 소정의 선택 범위로부터 선택되는가의 문제없이 소정의 데이터처리동작을 수행하도록 배치되어 그때 집적회로소자의 선택된 형식에 따라 처리하는 데이터가 표시신호를 참조로하여 수행된다.
이 구조를 가지고, 형식이 상이하나 그의 기본구성이 동일한 다른 장치로 집적회로소자를 교체하는 것이 가능하게 된다. 결과적으로 정비 또는 그와같은 것을 위하여 교체를 수행하는데 있어서 교환장치의 범위가 대단히 넓게되어 편리하게 된다.
본 발명은 더욱 좋게 이해하게 될것이고, 그것의 다른 목적과 장점이 첨부한 도면을 참조로한 양호한 실시예의 다음의 상세한 설명에 나타나게 된다.
제 1 도는 본 발명에 따른 데이터처리 시스템을 표시하는 블록도이다. 데이터처리 시스템(1)은, 입력신호(IS)에 따라서 피제어체(2)에 대하여 소정의 제어동작을 하기 위한 장치로서, 제어부(3)를 비치한다. 제어부(3)는, 마이크로프로세서 (MP) (4) 랜덤악세스메모리(RAM) (5), 판독전용 메모리(ROM) (6)이 있고, 이들 MP(4), RAM (5) 및 ROM(6)은 버스라인(busline)을 개재하여 서로 연결됨과 동시에 피제어체(2)에 접속되어 있는 입력·출력부(1/10)(8)에 접속되어 있다.
ROM(6)에는 입력·출력부(8)로부터 입력되는 입력신호(IS)에 따라 소정의 제어동작을 하기 위한 제어프로그램이 기억되고, 이 제어프로그램에 의하여 소정의 제어를 실행하는 기억프로그램에 의하여 제어시스템이 구성되어 있다. 마이크로프로세서(4)에 있어서 연산된 제어연산 결과는 입력·출력부(8)를 개재하여 피제어체(2)에 출력된다.
제어부(3)를 구성하는 각 블록은 하나 또는 그 이상의 집적회로소자로 구성되어 있으며, 각 집적회로소자는 각각 단독으로 소정의 기능을 실행하는 것이 가능하게 구성되었다. 이를 집적회로소자로서 미리 정한 소정의 것 중에서 임의로 선택되어 사용케 하는 것이 가능하기 위하여 ROM(6)내에 기억되어 있는 제어프로그램은 상술한 소정의 범위내의 집적회로소자의 어느것이 선택되어도 소정의 제어를 실행하는 것이 가능하게 정하여져 있다.
이 실시예에서는 배선의 변경이 생기지 않기 위하여 어떤 하나의 집적회로소자에 대하여 정하여진 하나, 또는 그 이상의 소자는 어느것이나, 핀접속에 변경을 허여하지 않게 선정되어 있다. 현재 사용되고 있는 집적회로소자의 형식을 판별하기 위하여 판별부(9)가 설치되어 있다. 판별부(9)는 각 집적회로 소자의 레지스터부 중에서 판독·기입이 가능한 영역이 그 장치마다 각기 다르다는 사실에 착안하여 레지스터부의 소정의 어드레스에 임의의 정보를 기입한 다음, 그 어드레스의 내용을 판독하고, 기입한 내용과 판독한 내용이 일치하는지의 판별동작을 판별의 대상으로 되어 있는 집적회로소자에 대하여 1회 또 여러회 실행한다.
기입·판독이 가능한 레지스터부의 어드레스에 관한 정보는 미리 판별부(9)에 기억되어 있으며, 상술한 기억·판독이 불가능한 어드레스를 인지함에 따라 그 집적회로소자의 형식이 판별된다. 판별부(9)는 집적회로소자의 어느 형식이 실제로 사용되고 있는지를 판별한다.
소정의 어드레스로부터 데이터를 기입하고 또한 판독하는 것이 가능한지를 알기 위하여 판별부(9)는 상술한 기입 및 판독동작을 수행하여 현재 사용하고 있는 집적회로소자의 형식을 판별하게된다.
판별의 결과를 나타내는 판별데이터(D)는 표시신호출력부(10)에 입력되고 여기에서 현재 판별의 대상으로 되어 있는 각, 집적회로소자가 어느 형식의 것인가를 나타내는 표시신호(IS)가 출력되고, 입력·출력부(8)와 버스(7)를 통하여 마이크로프로세서(4)에 입력된다.
표시신호(IS)는 마이크로프로세서(4)에 의하여 수행하게 되는 필요한 제어에 앞서 마이크로프로세서(4)에서 처리되고, ROM(6)내에 기억된 프로그램은 표시신호(IS)의 처리의 결과를 기초로하여 실행된다. 이 결과를 기초로하여, 예컨데 현재 사용되고 있는 집적회로소자의 형식에 부합하도록 어드레스를 지정하는 등 제어프로그램을 실행하게 된다.
이 구성에 따르면 제어부(3)에서 사용하게 되는 집적회로소자는 소정의 범위내의 것을 선택하면 판별부(9)에서 선택된 집적회로소자의 형식이 판별되어, 그 형식에 적합한 제어프로그램이 마이크로프로세서(4)에 의하여 실행된다. 따라서 사용할 수 있는 집적회로소자의 범위가 넓어지게 되어 고장등의 경우에 집적회로소자의 교환조건이 현저히 완화되어 ROM의 교환없이도 되므로 집적회로소자가 다른 형식의 것으로 교환되어도 불필요하게 되어 대단히 편리하다.
판별부(9)와 표시신호출력부(10)는 하아드웨어의 형식으로 구성하여도 좋고 또는 마이크로프로세서(4)에 의하여 실행되는 프로그램의 형식인 소프트웨어의 형식으로 구성하여도 좋다.
제 2 도에는 본 발명에 따른 데이터처리 시스템의 더욱 구체적인 실시예의 블록도이다.
피제어장치(24)를 제어하기 위한 데이터처리부(21)는 마이크로프로세서(22)와 판독전용 메모리(ROM)(23)를 구비하고, ROM(23)에 기억된 프로그램은 입력신호(I1내지 In)에 응답하여 마이크로프로세서(22)에 의하여 실행된다. 데이터처리부(21)는 데이터처리부(21)의 제어계산의 결과에 따라 출력신호(01내지0n)가 출력되어 피제어장치(24)는 출력신호(01내지 0n)에 의하여 제어된다. 데이터처리부(21)의 구성을 제 2 도에 따라 더욱 상세히 설명하면, 입력신호(I1내지 In)는 입력신호(I1내지 In)의 레벨이 조절되는 인터페이스회로(25)에 입력된다. 그런 다음 인터페이스회로(25)는 디지틀입력데이터(Din)을 얻기위하여 그들을 디지틀형식으로 변환화는 애널로그/디지틀(A/D)변환기(26)에 신호를 출력한다.
마이크로프로세서(22)는 버스(27)를 개재하여 ROM(23), 랜덤악세스메모리(RAM)(28) 및 병렬 인터페이스 어댑터(29)에 접속되고 그것에 의하여 ROM(23)에 기억된 프로그램이 디지틀 입력데이터(Din)에 응답하여 실행되는 기억프로그램 시스템으로 작동하는 제어창치가 구성되어 있다.
PIA(29)로부터의 출력은 디지틀/애널로그(D/A)변환기(30)에 의하여 애널로그 형으로 변환되고 그것에 의하여 애널로그형으로 출력신호(01내지 0n)가 얻어진다. 데이터처리부(21)에서는 기본적인 구성 및 핀의 배열이 동일하나 레지스터의 내용 및 어드레스 배열이 다른 적어도 2개 또는 그 이상의 형식의 집적회로소자의 그루우프로부터 마이크로프로세서(22)로 사용하기 위한 집적회로소자를 선택할 수 있도록 가능하게 만들기 위하연 기본구성과 핀의 배열은 데이터처리부(21)에서 완전히 동일하다.
그러나, 데이터처리부(21)는 사용되는 마이크로프로세서(22)의 형식을 판별하는 기능과 판별의 결과에 따라 ROM(23)에 기억된 제어프로그램의 실행의 일불부를 변환하는 기능도 갖고 있다.
이제 데이터처리부(21)에 사용되는 마이크로프로세서의 형식을 판별하기 위한 판별기능을 지닌 회전주기측정용의 프로그램의 구성에 대하여 제 3 도의 순서도를 참조로하여 설명한다. 더우기 데이터처리부(21)에서는, 서로 교환할 수 있는 2개의 마이크로프로세서로서 포트로라회사에 의하여 제조된 6801u4(이하 마이크로프로세서 A이라 칭한다)와, 히다치회사에 의하여 제조된 6801w2 마이크로프로세서(이하 마이크로프로세서 B이라 칭한다)간의 양립성을 보증하는 구성으로 되어 있다.
이 제어프로그램에 있어서는 마이크로프로세서(A) 및 (B)의 내부 레지스터 어드레스가 어드레스(1A)에서 이하에서와 같이 상이한 것을 이용하여 마이크로프로세서의 형식을 판별한다.
즉, 마이크로프로세서(A)에서는 내부레지스터 어드레스(1A)는 출력비교 레지스터(2)로서 정하여져 있으며, 따라서 판독·기입이 가능한 레지스터임에 대하여 마이크로프로세서(B)에서는 내부레지스터 어드레스(1A)는 레지스터 배열이 없고, 따라서 데이터를 기입하는 것은 할수 없고 동 어드레스를 지정하여 데이터의 판독을 하면 항상 SFF이라 하는 데이터를 판독하게 된다고 하는 점에서 상이하다(표 참조).
[표]
내부 레지스터 어드레스
Figure kpo00001
따라서, 이 제어프로그램에서는 스타아트 한 다음 우선 데이터(S00)를 마이크로프로세서의 내부 레지스터 어드레스(1A)에 기억하고, 이어서 이 어드레스(1A)의 내용을 판독(스텝 42)한 다음 그 판독내용이 S00인지 아닌지의 판별을 스텝 43에서 한다.
상기한 실명으로부터 이해할 수 있는 바와같이 스텝(43)의 판별결과가 YES인 경우에는 마이크로프로세서(22)는 마이크로프로세서(A) 이고, 한편, 스텝(43)의 판별결과가 NO인 경우에는 마이크로프로세서(22)는 마이크로프로세서(B)로 된다.
그결과, 스텝(43)의 판별결과가 YES일때, 스텝(44)에 전진하고 여기에서 마이크로프로세서(A)의 초기화가 이루어진 다음, 마이크로프로세서(A)가 사용되고 있음을 나타내기 위하여 여기에서 사용되고 있는 마이크로프로세서의 형식을 표시하기 위한 플래그(F)가 "1"에 설정된다(스텝 45).
한편 스텝(43)의 판별결과가 NO인 경우에는 스텝(46)에 전진하여 마이크로프로세서(B)의 초기화가 이루어진 다음, 마이크로프로세서(B)가 사용되고 있음을 나타내기 위하여 스텝(47)에서 플래그(F)「0」으로 복귀된다.
이와같이 하여 마이크로프로세서의 형식이 판별되고 그 판별의 결과에 따라서 마이크로프로세서(22)의 초기화가 실행된다.
제 3 도에 나타낸 예에서는 입력신호로서 인터페이스회로(25)에 회전센서(도면에 없음)로부터 피검출체의 회전속도에 따라서 주기의 변화하는 펄스신호인 회전펄스 신호가 입력되어 있으며, 이 회전펄스신호의 주기를 마이크로프로세서의 입력포착기능 및 타이머 기능을 이용하여 측정하는 구성으로 되어있다.
우선, 스텝(48)에서 움직이고, 플래그(F)의 내용이 판별된다. 그 결과 F="1"이면, 스텝(49)에 전진하여 여기에서 그 순간의 타이머값을 나타내는 데이터(M)가 회전펄스신호의 상승에 응답하여 입력포착기능을 기초로하여 얻을 수 있게 되고, 이 데이터(M)는 어드레스(1E) 및 (1F)에 기입된다.
스텝(50)에서는 회전펄스신호의 하강에 있어서, 그때의 타이머의 값을 나타내는 데이터(L)가 출력비교기능을 기초로하여 얻어지고, 데이터(L)는 어드레스(lA) 및 (lB)에 기입된다.
한편 F="0"이면 스텝(51)에 전진하여 데이터(M)는 어드레스(1D) 및 (1E)에 기입되고 스텝(52)에 전진하여 데이터(L)는 어드레스(1B) 및 (1C)에 기입된다. 이들 어드레스는 표에 나타낸 바와같다.
그런 다음 스텝(53)에 전진하여, 여기에서 회전펄스신호의 주기는 데이터(M) 및 (L)의 차분에 따라서 연산되어 제어프로그램의 실행은 종료된다. 그런다음, 데이터는 소정의 어드레스에 기입되고 나서 판독된다. 상술한 바와같이 어느 형식의 마이크로프로세서가 사용되고 있는가의 판별을 하게되고, 그 판결결과를 나타낸 플래그(F)의 내용에 따라서, 사용되고 있는 마이크로프로세서에 적합한 데이터의 처리를 하게 되므로 마이크로프로세서(A) 및 (B)의 어느것을 사용하여도 제어프로그램의 교환이 없이도 필요로 하는 제어연산을 정상적으로 하게 할수 있다.
상기 실시예서는 2개의 마이크로프로세서(A) 및 (B)의 호환성을 보증하는 구성에 대하여 설명하였으나, 3개 이상의 마이크로프로세서 사이의 호환성을 보증하는 구성도 본 발명에 따라 마찬가지로 하여 실현할 수있다.
더우기, 마이크로프로세서 이외의 소자인 RAM, PIA, A/D 및 D/A등에 대하여도 마찬가지로 하여 소정의 범위내에서 다른 형식의 소자와의 호환성을 보증하는 것과 같은 구성을 얻을수도 있다. 나아가서, 각 소자의 형식을 판별하는 구체적 수단은 이 실시예의 것에 한정되는 것은 아니고, 소자의 형식의 판별을 다른 수단을 이용하여도 좋다는 것은 더 말할것 없다.
본 발명에 의하면, 상술한 바와같이, 제어프로그램의 교환을 할 필요없이, 집적회로소자를 전혀 동일한 형식의 것은 아니지만 기본구성이 동일한 다른 소자와 교환할 수 있으므로, 정비, 수리의 경우에 대해 소자의 선택의 범위가 현저히 넓게되어, 정비, 수리함에 극히 편리하다.

Claims (12)

  1. 하나 이상의 마이크로프로세서(4,22)를 포함하는 다수의 집적회로소자 (4,5,6,22)로 이루어지고, 기억된 프로그램에 따라 소정의 데이터처리를 조작할 수 있도록 구성된 데이터처리 시스템에 있어서, 상기 데이터처리 시스템의 작동개시가 지령되었음에 응답하여 하나 이상의 기능소자를 위하여 미리 정해져 있는 다수의 형식중의 어느 형식의 집적회로소자 (4,5,6,22)가 데이터처리 시스템에 현재 사용되고 있는가를 판별하는판별수단(9,43)과, 이 판별수단(9,43)의 판별결과에 응답하여 기능소자를 위하여 현재 사용되고 있는 집적회로소자의 형식을 표시하기 위하여 표시신호(IS)를 출력하는 표시신호 출력부(10)와 그때 그때에 있어서 사용되는 집적회로소자 (4,5,6,22)에 의하여, 소정의 제어를 실행할 수 있도록 그 표시신호를 참조하여 그때그때의 집적회로소자 (4,5,6,22)의 형식에 적합한 제어를 실행하는 제어프로그램에 따라서 필요로하는 제어를 제어수단(4,22)등을 구비한 것을 특징으로 하는 데이터처리 시스템.
  2. 제 1 항에 있어서, 하나의 집적회로소자 (4,5,6,22)는 기본구성과 핀배열에서 동일한 다수의 집적회로소자 (4,5,6,22)로부터 데이터처리 시스템에 사용되는 기능소자로서 선택되는 것을 특징으로 하는 데이터처리 시스템.
  3. 제 2 항에 있어서, 하나의 집적회로소자 (4,5,6,22)는 그 어드레스배열과 레지스터의 내용이 다른 다수의 집적회로소자 (4,5,6,22)로 부터 데이터처리 시스템에 사용되는 기능소자로서 선택되는 것을 특징으로 하는 데이터처리 시스템.
  4. 제 3 항에 있어서, 선택되어야 하는 집적회로소자는 서로가 다른 그 각각의 레지스터부 (4,22)의 기입·판독부 (1A)의 어드레스를 구비한 것을 특징으로 하는 데이터처리 시스템.
  5. 제 1 항에 있어서, 판별수단 (9,43)은 선택된 집적회로소자 (4,5,6,22)의 소정의 어드레스에 규정된 데이터를 기입하기 위한 기입수단 (41)과 이 기입수단 (41)에 의하여 규정된 데이터가 쓰여진 어드레스에 기억된 데이터를 판독을 위한 판독수단 (42)과, 이 판독수단 (42)에 의하여 판독된 데이터와 규정된 데이터를 비교하는 비교수단 (43)을 구비하여 그것에 의하여 선택된 집적회로소자 (4,5,6,22)의 형식은 비교수단 (43)의출력에 따라 판별되는 것을 특징으로 하는 데이터처리 시스템.
  6. 제 4 항에 있어서, 기능소자로서 선택되어야 하는 집적회로소자 (4,5,6,22)는 2개 또는 그 이상의 마이크로프로세서 (4,22)인 것을 특징으로 하는 데이터처리 시스템.
  7. 제 1 항에 있어서, 제어수단 (4,22)은 프로그램을 기억하는 메모리를 포함하는 것을 특징으로 하는 데이터처리 시스템.
  8. 제 1 항에 있어서, 제어수단 (4,22)은 선택되어야 하는 집적회로소자 (4,5,6,22)의 각각에 대응하는 다수의 데이터처리 절차를 기억하는 메모리를 갖고 표시신호에 응답하여 메모리에 기억된 다수의 절차로부터 선택된 집적회로소자 (4,5,6,22)에 대응하는 하나의 절차를 선택하는 수단 (4,43)을 구비한 것을 특징으로 하는 데이터처리 시스템.
  9. 제 8 항에 있어서, 선택되어야 하는 집적회로소자 (4,5,6,22)는 서로 다른 그 각 레지스터부 (4,22)의 기입·판독부(lA)의 어드레스를 구비한 것을 특징으로 하는 데이터처리 시스템.
  10. 제 1 항에 있어서, 판별수단 (9,43)은 선택된 집적회로소자 (4,5,6,22)의 소정의 어드레스에 규정된 데이터를 기입하기 위한 기입수단(41)과 기입수단 (41)에 의하여 규정된 데이터가 기입된 어드레스에 기억된 데이터를 판독하기 위한 판독수단 (42)과, 판독수단 (42)에 의하여 판독된 데이터와 규정된 데이터를 비교하는 비교수단과 (43)를 구비하고 그것에 의하여 선택된 집적회로소자 (4,5,6,22)의 형식이 상기 비교수단 (43)의 출력에 따라 판별되는 것을 특징으로 하는 데이터처리 시스템.
  11. 제 10 항에 있어서, 기능소자를 위하여 선택되어야 하는 집적회로소자 (4,5,6,22)는 2개 또는 그 이상의 마이크로세서 (4,22)인 것을 특징으로 하는 데이터처리 시스템.
  12. 제 11 항에 있어서, 절차의 각각은 마이크로프로세서 (4,22)의 레지스터에 데이터를 기억하는 절차임을 특징으로 하는 데이터처리 시스템.
KR1019860005727A 1985-07-18 1986-07-15 마이크로 컴퓨우터를 사용하는 데이터처리 시스템 KR900004391B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP157048 1985-07-18
JP60157048A JPS6219904A (ja) 1985-07-18 1985-07-18 マイクロプロセツサを用いた制御装置
JP85-157048 1985-07-18

Publications (2)

Publication Number Publication Date
KR870001524A KR870001524A (ko) 1987-03-14
KR900004391B1 true KR900004391B1 (ko) 1990-06-23

Family

ID=15641052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860005727A KR900004391B1 (ko) 1985-07-18 1986-07-15 마이크로 컴퓨우터를 사용하는 데이터처리 시스템

Country Status (4)

Country Link
US (1) US4853844A (ko)
JP (1) JPS6219904A (ko)
KR (1) KR900004391B1 (ko)
DE (1) DE3624373A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8725111D0 (en) * 1987-03-13 1987-12-02 Ibm Data processing system
DE3828916A1 (de) * 1988-08-26 1990-03-01 Broadcast Television Syst Verfahren zur konfigurierung der beschaltung von speicherschaltungen in einem mikrocomputersystem
US5119498A (en) * 1989-06-12 1992-06-02 International Business Machines Corporation Feature board with automatic adjustment to one of two bus widths based on sensing power level at one connection contact
JP2839590B2 (ja) * 1989-11-10 1998-12-16 株式会社東芝 命令割り当て装置及び命令割り当て方法
JP2997005B2 (ja) * 1990-04-12 2000-01-11 キヤノン株式会社 出力装置
KR950002162B1 (ko) * 1992-02-12 1995-03-14 삼성전자주식회사 Cpu 로직의 자동 절환 장치
US5790834A (en) * 1992-08-31 1998-08-04 Intel Corporation Apparatus and method using an ID instruction to identify a computer microprocessor
US5691932A (en) * 1996-09-18 1997-11-25 Reiner; Nobert Leo Care giver data collection and reminder system
US6101319A (en) 1997-01-02 2000-08-08 Intel Corporation Method and apparatus for the automatic configuration of strapping options on a circuit board assembly
DE19708755A1 (de) 1997-03-04 1998-09-17 Michael Tasler Flexible Schnittstelle
US7522477B1 (en) 2006-05-10 2009-04-21 Gregory Scott Sheldon Multi-event timer device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1020819B (it) * 1974-09-18 1977-12-30 Olivetti & Co Spa Macchina contabile a configurazione variabile
US4050098A (en) * 1975-11-17 1977-09-20 Gulf & Western Industries, Inc. Self-addressing modules for programmable controller
US4014005A (en) * 1976-01-05 1977-03-22 International Business Machines Corporation Configuration and control unit for a heterogeneous multi-system
US4191996A (en) * 1977-07-22 1980-03-04 Chesley Gilman D Self-configurable computer and memory system
JPS5580164A (en) * 1978-12-13 1980-06-17 Fujitsu Ltd Main memory constitution control system
US4334307A (en) * 1979-12-28 1982-06-08 Honeywell Information Systems Inc. Data processing system with self testing and configuration mapping capability
JPS57197609A (en) * 1981-05-29 1982-12-03 Omron Tateisi Electronics Co Programmable logic controller
JPS59216250A (ja) * 1983-05-24 1984-12-06 Toyota Motor Corp 汎用化ｐｃ周辺装置の制御方法
US4589063A (en) * 1983-08-04 1986-05-13 Fortune Systems Corporation Data processing system having automatic configuration
US4622633A (en) * 1983-12-06 1986-11-11 Tri Sigma Corporation Object building method for self configuring computer network

Also Published As

Publication number Publication date
DE3624373A1 (de) 1987-01-29
DE3624373C2 (ko) 1991-03-21
US4853844A (en) 1989-08-01
JPS6219904A (ja) 1987-01-28
JPH0330162B2 (ko) 1991-04-26
KR870001524A (ko) 1987-03-14

Similar Documents

Publication Publication Date Title
KR900004391B1 (ko) 마이크로 컴퓨우터를 사용하는 데이터처리 시스템
US4293924A (en) Programmable controller with high density intelligent I/O interface
US4352067A (en) Battery analyzer
KR100321318B1 (ko) 자동자가-시험시스템
US5265004A (en) Sequence controller with combinatorial Boolean logic
US5070476A (en) Sequence controller
NO862510L (no) Diagnostisk krets som gjoer bruk av toveis testdata sammenligninger.
KR880001648B1 (ko) 수치제어장치
CA1246713A (en) Fail-safe apparatus and method for reading switches
JP2587940B2 (ja) Ｉｃテストシステム
JPH0916220A (ja) 入出力表示装置
JPH0359703A (ja) シーケンスコントローラの故障診断装置
JPS6184712A (ja) プログラマブルコントロ−ラ
JPS6234261A (ja) メモリのアクセス状況監視装置
JPH04284511A (ja) プログラマブルコントローラ異常検出装置
EP0662651A2 (en) Improved finite state machine for process control
JPS6113264B2 (ko)
JPH0227612B2 (ko)
JPH03273404A (ja) 自動試験装置
JP2569487B2 (ja) 電圧マージン試験装置
JPH0660280A (ja) 変電設備監視装置
JP2541301B2 (ja) 故障検出方法
JPH10187612A (ja) 負荷分散型表示装置
JPS60234288A (ja) 磁気バブルメモリ評価システム
JP2004317183A (ja) 安全保護用放射線測定監視装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970530

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee