DE3828916A1 - Verfahren zur konfigurierung der beschaltung von speicherschaltungen in einem mikrocomputersystem - Google Patents

Description

Die Erfindung geht aus von einem Verfahren zur Konfigurierung der Beschaltung von Speicherschaltungen in einem Mikrocomputersystem nach dem Oberbegriff des Patentanspruchs 1.

Ein Mikrocomputersystem enthält üblicherweise einen Mikroprozessor, der über einen Adressen-, Daten- und Steuerbus mit mindestens einem Schreib-Lese-Speicher (RAM) und einem Festwertspeicher (ROM, PROM, EPROM) verbunden ist. Die Schreib-Lese-Speicher dienen als Arbeitsspeicher für den Mikroprozessor. Die Festwertspeicher dagegen enthalten ein Programm zur Steuerung des Mikroprozessors. In Abhängigkeit vom Umfang des Programms können als Festwertspeicher integrierte Speicherbausteine mit unterschiedlichen Speicherkapazitäten eingesetzt werden. Zur Zeit gängige EPROM-Speicher-IC′s verfügen über Speicherkapazitäten von beispielsweise 128 kBit, 256 kBit oder 512 kBit.

Die Fig. 1 zeigt die Anschlußbelegung von drei verschiedenen EPROM-Speicher-IC′s, von denen der Typ 27 128 eine Speicherkapazität von 128 kBit, der Typ 27 256 eine Speicherkapazität von 256 kBit und der Typ 27 512 eine Speicherkapazität von 512 kBit aufweist. Die einzelnen EPROM-Speicher-IC′s unterscheiden sich, bedingt durch die Anzahl der notwendigen Adreßleitungen, in der Anschlußbelegung von Pin Nr. 1 und Pin Nr. 27 wie folgt:

Demgegenüber unterscheidet sich die (nicht dargestellte) Anschlußbelegung von RAM-Speicher-IC′s dadurch, daß der Pin 1 unbeschaltet ist und an den Pin 27 ein Schreibimpulssignal anzulegen ist.

Soll eine bestehende Schaltung des Mikrocomputersystems für unterschiedliche Speicher-IC′s verwendet werden, so wird bisher die Umschaltung der Signale mit Schaltern oder Jumpern entsprechend dem verwendeten IC-Typ manuell vorgenommen. Dieses Verfahren weist jedoch den Nachteil auf, daß die erforderlichen Einstellelemente zum einen Kosten verursachen und zum anderen Fehlerquellen darstellen.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren gemäß der eingangs genannten Art anzugeben, bei dessen Anwendung die Adaptierung einer bestehenden Schaltung des Mikrocomputersystems an vorliegende Speicherschaltungen weniger aufwendig und fehlerfrei erfolgt.

Diese Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.

Das erfindungsgemäße Verfahren mit den kennzeichnenden Merkmalen des Patentanspruchs 1 hat den Vorteil, daß die Mikrocomputerschaltung sich nunmehr entsprechend der eingesetzten Speichertypen selbsttätig auf die richtige Beschaltung einstellt.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Patentanspruch 1 angegebenen Verfahrens möglich. Besonders vorteilhaft ist, daß eine ohnehin vorzusehende Steuerschaltung zur Ansteuerung der Speicherschaltungen auch die Konfigurierung der Beschaltung der Speicherschaltungen schaltungsmäßig übernimmt. Auf die bisher benötigten Schalter oder Jumper kann somit verzichtet werden. Als Steuerschaltung findet bevorzugt ein PAL-Baustein (Programmable Array Logic) Anwendung.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigt

Fig. 1 die Anschlußbelegung drei verschiedener EPROM-Typen,

Fig. 2 ein grobes Blockschaltbild gemäß der Erfindung,

Fig. 3 ein detaillierteres Blockschaltbild gemäß der Erfindung,

Fig. 4 die Anschlußbelegung eines in der Fig. 2 eingesetzten PAL-Bausteins,

Fig. 5 Zuordnungen und Gleichungen zur Programmierung des PAL-Bausteins und

Fig. 6 reduzierte Gleichungen zur Programmierung des PAL-Bausteins.

In dem groben Blockschaltbild der Fig. 2 ist mit 1 ein Mikroprozessor bezeichnet, welcher eine Speicherbank steuert. In dem vorliegenden Ausführungsbeispiel wird ein 16-Bit- Mikroprozessor des Typs 80 186 verwendet. Dieser Mikroprozessortyp enthält auch eine programmierbare Logik zur Erzeugung von Baustein-Freigabesignalen beim Ansprechen bestimmter Speicher-Adreßbereiche. Die Speicherbank besteht aus einzelnen Speicherbänken M₀, M₁ bis M _n . Jede Speicherbank kann mit einem der in der Fig. 1 dargestellten EPROM-Typen bzw. mit einem RAM bestückt sein, wobei in einem 16-Bit-Mikrocomputersystem jeweils zwei derartige Bausteine pro Speicherbank eingesetzt werden. Die einzelnen Datenbänke M₀, M₁ bis M _n sind an einem Daten- und Adreßbus des Mikroprozessors 1 angeschlossen. Weiterhin sind die einzelnen Speicherbänke M₀, M₁ bis M _n über eine Steuerschaltung 2 mit dem Mikroprozessor 1 verbunden.

Die Anpassung der Speicherbeschaltung an die jeweiligen Speichertypen wird durch den Mikroprozessor 1 gesteuert. Der Mikroprozessor 1 identifiziert dabei während einer Initialisierungsphase die jeweiligen Speichertypen und sorgt für die korrekte Einstellung der Steuerschaltung 2, welche schaltungstechnisch die Anpassung vornimmt. Außerdem wird die im Mikroprozessor 1 enthaltene Selektions-Logik kontrolliert. Zur Identifizierung der jeweils eingesetzten Speicherbausteine müssen diese zuvor an einer festgelegten Adresse mit einem bestimmten Code gekennzeichnet werden. Dies kann bei der Programmierung der Bausteine zusammen mit dem eigentlichen Programm erfolgen. In Abhängigkeit des während der Initialisierungsphase gelesenen Codes nimmt die Steuerschaltung 2 die zur ordnungsgemäßen Ansteuerung des erkannten Speicher-Typs erforderliche Anpassung der Anschlußbelegung des Speicherbausteins vor.

Weitere Einzelheiten des erfindungsgemäßen Verfahrens werden nachfolgend anhand des in der Fig. 3 dargestellten Blockschaltbildes erläutert. Dabei sind Schaltungsteile gleicher Wirkung mit gleichen Bezugszeichen versehen. Als Speicherbank sind hier zwei 8-Bit-Speicherbausteine 3 und 4 vorgesehen. Der Speicherbaustein 3 ist dabei mit den acht höchstwertigen und der Speicherbaustein 4 mit den acht niederwertigsten Datenleitungen des Datenbusses verbunden. Adreßmäßig sind die Speicherbausteine 3 und 4 an den Adreßleitungen A 1 bis A 14 angeschlossen. Sowohl die Leitungen des Datenbusses als auch die des Adreßbusses sind mit einem Bus-Interface 5 gekoppelt, welches durch Adreß- und Datenleitungen des Mikroprozessors 1 angesteuert wird. Die aus den Speicherbausteinen 3 und 4 bestehende Datenbank wird durch ein UCS-Signal (Upper-Chip-Select) des Mikroprozessors 1 angesprochen. Dabei generiert ein als Decoder wirkendes PAL 6 (Programmable Array Logic) aus dem UCS-Signal in Abhängigkeit von BHE-Signalen (Byte High Enable) und Signalen der Adreßleitung A 0 zwei CS-Signale (Chip Select) für die Speicherbausteine 3 und 4. Hierbei charakterisieren das BHE- und ein A 0-Signal die Art des Speicherzugriffs, d. h. ob auf das niederwertige Byte, höherwertige Byte oder auf Worte (16 Bit) zugegriffen wird.

Neben der Aufgabe als Speicher-Decoder dient der PAL-Baustein 6 erfindungsgemäß als steuerbare Schaltung zur Speicheranpassung. Dabei schaltet der PAL-Baustein 6 verschiedene Eingangssignale entsprechend folgender Tabelle zu den Pins 1 und 27 der Speicherbausteine 3 und 4 durch:

In dem vorliegenden Ausführungsbeispiel dient die Information auf der Adreßleitung A 0 zur Unterscheidung des niederwertigen vom hochwertigen Byte. Aus diesem Grund sind die Adreßleitungen an den Speicherschaltungen 3 und 4 in der Wertigkeit auch um eine Stelle nach oben verschoben.

Die entsprechende Information bezüglich des jeweils eingesetzten Speichertyps erhält der PAL-Baustein 6 über mindestens zwei Steuerleitungen SELM 0 und SELM 1 in codierter Form zugeführt. Die Steuerleitungen SELM 0 und SELM 1 werden von dem Mikroprozessor 1 über den Datenbus beeinflußt. Damit die veränderlichen Daten statisch zur Verfügung stehen, weist das Blockschaltbild einen Registerblock 7 mit D-Flipflops auf. Nach einem Einschalten der Versorgungsspannung des in der Fig. 3 dargestellten Mikrocomputersystems befinden sich durch eine geschaltete Rücksetzung die Leitungen SELM 0 und SELM 1 auf L-Potential. Weiterhin wird veranlaßt, daß der PAL-Baustein 6 die Signale Vcc zu den Pins 1 und 27 der Speicherbausteine 3 und 4 durchschaltet. Durch diese Maßnahme ist es möglich, unabhängig von dem tatsächlich eingesetzten Speichertyp auf den oberen 1k-Adreßraum des Speicherbausteins zuzugreifen. Sodann wird in dem Mikroprozessor 1 das UMCS-Register (Upper Memory Control Register) durch eine Rückstellung auf den Wert FFFB zurückgesetzt. Damit wird der UCS-Adreßraum (Upper Chip Select) auf 1 kByte, beginnend bei der Adresse FFFF 0, festgelegt. Nunmehr kann der Mikroprozessor 1 auf den oberen 1k-Adreßraum der Speicherbausteine 3 und 4 zugreifen. Innerhalb dieses Adreßraums befindet sich die Kennung in codierter Form für die verwendeten Speichertypen. Über einen Ein/Ausgabe-Befehl steuert nachfolgend der Mikroprozessor 1 die Signale SELMn entsprechend dem gelesenen Kennungscode an. Der PAL-Baustein 6 schaltet die entsprechenden Signale zu den Pins 1 und 27 der Speicherbausteine 3 und 4 durch. Schließlich werden das UMCS-Register und die restlichen Kontrollregister des Mikroprozessors 1 entsprechend der detektierten Speicherbestückung initialisiert.

In der Fig. 4 ist die Anschlußbelegung des in der Fig. 3 eingesetzten PAL-Bausteins 6 dargestellt. Dabei bezeichnen A 0, A 15 und A 16 Adreßsignale; SELM 0 und SELM 1 Steuersignale zur Festlegung des Speichertyps; ENMEM, CSOUT Speicher-Selektions-Signale von dem Mikroprozessor 1 bzw. von dem Bus-Interface 5; UCS, LCS, BHE, WR vom Mikroprozessor 1 abgegebene Steuersignale; CS 1A, CS 1B Selektionssignale für die einzelnen EPROMs; CSRA, CSRB Selektionssignale für RAMs und schließlich SW 1, SW 2 Schaltsignale für die eingesetzten Speicherschaltungen.

Als PAL-Baustein wird der Typ P16L8 von dem Hersteller Monolithic Memories verwendet. Einzelheiten zu diesem PAL-Baustein sind dem Buch "LSI Databook" von Monolithic Memories, 7th Edition, 1986, S. 5-37 zu entnehmen.

In der Fig. 5a sind Vektoren über den Zugriff des PAL-Bausteins dargestellt, wobei auf der linken Seite angegeben ist, ob auf höherwertige Bytes, niederwertige Bytes oder Worte zuzugreifen ist. Auf der rechten Seite der Fig. 5a ist der Wert der Selektierungssignale BHE und A 0 während des Zugriffs angegeben.

In der Fig. 5b sind vektormäßig die einzelnen Speichertypen definiert. Dabei wurden EPROMs des Typs 27 128, 27 256 und 27 512 sowie RAMs mit einer Speicherkapazität von 16 und 64 k berücksichtigt.

In der Fig. 5c sind die Gleichungen zur Programmierung des PALs vom Typ P16L8 angegeben. In diesen Gleichungen kennzeichnet ein "!" die Negation eines Ausdrucks, ein "#" eine ODER-Verknüpfung und ein "&" eine UND-Verknüpfung.

Die Fig. 6 zeigt die in der Fig. 5 dargestellten Gleichungen in reduzierter Form. Diese reduzierten Gleichungen dienen letztendlich zur Programmierung des in der Fig. 3 gezeigten PAL-Bausteins 6.

Claims (4)

1. Verfahren zur Konfigurierung der Beschaltung von Speicherschaltungen in einem Mikrocomputersystem mit

• - einem Mikroprozessor, welcher über einen Adressen- und Datenbus mit den Speicherschaltungen verbunden ist und
• - einer Steuerschaltung zur Ansteuerung der Speicherschaltungen,

dadurch gekennzeichnet,
daß jede Speicherschaltung (M 0, M 1, Mn, 3, 4) an einer festgelegten Adresse mit bestimmten Daten programmiert wird,
daß während einer Initialisierungsphase des Mikrocomputersystems die an den festgelegten Adressen gespeicherten Daten aus den einzelnen Speicherschaltungen (M 0, M 1, Mn, 3, 4) gelesen werden und
daß in Abhängigkeit der gelesenen Daten die Beschaltung der Speicherschaltungen (3, 4) angepaßt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerschaltung (2, 6, 7) in Abhängigkeit der gelesenen Daten zunächst den jeweiligen Typ einer Speicherschaltung (3, 4) ermittelt und nachfolgend die Konfiguration der Beschaltung der Speicherschaltung (3, 4) übernimmt.

3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet,
daß als Steuerschaltung ein PAL-Baustein (6) Anwendung findet, welcher den Gleichungen !CS 1A = (!UCS # ((!CSOUT # !ENMEM) & A 16)) & ((MODE == EV BYT) # (MODE == WORD));!CS 1B = (!UCS # ((!CSOUT # !ENMEM) & A 16)) & ((MODE == OD BYT) # (MODE == WORD));!CSRA = (!LCS # ((CSOUT # !ENMEM) & !A 16)) & ((MODE == EV BYT) # (MODE == WORD));!CSRB = (!LCS # ((CSOUT # !ENMEM) & !A 16)) & ((MODE == OD BYT) # (MODE == WORD));!SW 1 = (SEL == S 512) & !A 16
# (SEL == EMUL) & !A 15;!SW 3 = (SEL == S 256) & !A 15
# (SEL == S 512) & !A 15
# (SEL == EMUL) & !WR;ENABLE CS 1A = H;
ENABLE CS 1B = H;genügt, wobei
A 0, A 15, A 16 Adreßsignale,
SELM 0, SELM 1 Steuersignale zur Festlegung des Speichertyps,
ENMEM, CSOUT Speicher-Selektions-Signale für den Mikroprozessor 1 bzw. das Bus-Interface 5,
UCS, LCS, BHE, WR vom Mikroprozessor abgegebene Steuersignale,
CS 1A, CS 1B Selektionssignale für EPROMs,
CSRA, CSRB Selektionssignale für RAMs und
SW 1, SW 3 Schaltsignale für Speicherschaltungen sind.