JPH03273404A - 自動試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、プロセス制御装置の健全性を確認する自動
試験装置に関するものである。

［従来の技術］ 第２図は一般的なプロセス制御装置（１）および自動試
験装置（２）の構成を示すブロック図であり、プロセス
制御装置（１）には、設備現場に設置されて温度、流量
、圧力、水位等のプロセス状態を電気信号に変換するト
ランスミッタ（３）と、プロセス制御装置（１）により
制御されるロジック装置（４）が接続されている。

そして、プロセス制御装置（１）は、トランスミッタ（
３）にリレー（８）のノーマルクローズ接点（８ａ）を
介して接続された電流電圧変換器（５）を有しており、
電流電圧変換器（５）はトランスミッタ（３）からの電
流信号を電圧信号に変換するようになっている。

更に、電流電圧変換器（５）には、電圧信号を処理する
リード・ラグ演算器等からなる演算器（６）が接続され
ており、演算器（６）には演算器（６）の出力信号によ
り駆動されるバイステーブル（双安定器）（７）が接続
されている。

また、バイステーブル（７）には、リレー（１１）のノ
ーマルクローズ接点（１１ａ）を介してロジック装置（
４）が接続されている。

一方、自動試験装置（２）は、電流電圧変換器（５）に
リレー（８）のノーマルオーブン接点（８ｂ）を介して
接続された電流電圧変換器（５）へ試験信号を加える電
流出力部（１２）を有しており、電流出力部（１２）は
ＣＰＵ（１６）に接続されている。

そして、ＣＰＵ（１６）には、電流電圧変換器（５）の
出力信号がリレー（９）のノーマルオーブン接点（９ａ
）を介して入力される電圧入力部（１３）と、バイステ
ーブル（７）の状態を示すディジタル信号がリレー（１
１）のノーマルオーブン接点（１１ｂ）を介して入力さ
れるディジタル入力部（１４）と、リレー（８）〜（１
１）を動作させるディジタル信号を出力するディジタル
出力部（１５）と、データが格納されるＲＡＭ（１８）
と、種々の基準値などが格納されたＲＯＭ（１９）とが
接続されている。

次に動作について説明する。

通常のプロセス制御を行っている状態では、リレー（８
）〜（１１）は非励磁となっており、接点（８ａ）、　
　（１１，ａ）のみがオンしている。

そして、トランスミッタ（３）から出力されるプロセス
状態量を示す実プロセス信号（電流信号）は、接点（８
ａ）を介して電流電圧変換器（５）により電圧信号に変
換されて演算器（６）にて所定の演算処理が行われる。

それから、演算器（６）の出力でノくイステーブル（７
）が駆動されることにより、ノくイステーブル（７）よ
りノーマル、トリップ等の状態を示す出力信号が出力さ
れ、この出力信号は接点（１１ａ）を介してロジック回
路（４）へ、入力され、ロジック回路（４）はこの信号
により所定の状態に制御される。

次いで、プロセス制御装置（１）の健全性をチエツクす
る場合、リレー（８）を励磁し、接点（８ａ）をＯＦＦ
かつ接点（８ｂ）をＯＮＬ、トランスミッタ（３）を切
り離して実プロセス信号が入力されないようにする。

そして、ＣＰＵ　（１６）は、リレー（９）を励磁して
接点（９ａ）をＯＮＬ、電流出力部（１２）から試験信
号（模擬入力信号）を電流電圧変換器（５）へ接点（８
ｂ）を介して出力され、電流電圧変換器（５）の出力信
号を接点（９ａ）を介して電圧入力部（ユ３）で受信す
る。

それから、ＣＰＵ　（１６）は、この受信し５た信号と
ＲＯＭ（１９）に格納されている電流電圧変換器（５）
の出力基準値とを比較することにより電流電圧変換器（
５）の健全性を判定する。

また、リレー（９）を非励磁、リレー（１０）。

（１１）を励磁とすることにより、電流電圧変換器（５
）、演算器（６）およびバイステーブル（７）を含めた
信号処理回路系の試験が行われる。

すなわち、バイステーブル（７）の入力信号をリレー（
１０）の接点（１０ａ）を通じて自動試験装置（２）の
電圧入力部（１３）へ取り込み、バイステーブル（７）
の出力信号をリレー（１１）の接点（１１ｂ）を通じて
自動試験装置ｔ　（２）のディジタル入力部（１４）へ
取り込む。

そして、試験信号（模擬入力信号）を変化させることに
よりバイステーブル（７）の出力状態が変化（リセット
→トリップ、トリップ→リセット）したときのバイステ
ーブル（７）の入力電圧（トリップ、リセット電圧）を
測定し、この入力電圧を基準値と比較して良否を判定す
る。

また、定期周期管理は、第１０図の試験を実行するため
のＳ／Ｗ構成に示すように、入力処理、診断処理、試験
処理、出力処理をあらかじめきめられた周期で順次起動
する。

入力処理は、ディジタル入力カードおよびアナログ入力
カードのレジスタから入力データを読み込み、対応する
情報テーブルヘセットする。

診断処理は、ＣＰＵ　（１６）、ＲＡＭ　（１８）。

ＲＯＭ　（１９）などの健全性をチエツクする。

試験処理は、操作パネル（図示せず）とのＩ／Ｆやバイ
ステーブル（７）の試験実行および試験結果の判定を行
う。

出力処理は、出力情報テーブルのデータをディジタル出
力カードおよびアナログ出力カードのレジスタにセット
し、カードの出力信号を変化させる。

更に、試験処理は、第１１図に詳示するように、全体を
管理する試験処理メインおよび試験処理メインから起動
される操作パネルＩ　／Ｆ、試験準備、バイステーブル
試験、試験判定結果・不良処理から構成されている。

そして、操作パネルＩ／Ｆは、オペレータが設定したデ
ィジスイッチや押しボタンスイッチの状態をディジタル
入力情報テーブルのデータから判断して、試験対象のバ
イステーブルのＴａｇＮＯを試験対象バイステーブルＴ
ａｇＮＯテーブルヘセットする。

また、試験準備は、試験対象バイステーブルＴａｇＮＯ
キーとしてＲＯＭ　（１９）上のバイステーブルテスト
テーブル（第６図参照）およびＴａｇ情報テーブル（第
７図参照）を参照し、バイステーブル試験を実行するた
めに必要なデータを整理してＲＡＭ（１８）上のバイス
テーブル試験実行テーブル（第８図参照）ヘセットする
。

バイステーブルテストテーブルには、トリップサーチス
タート電圧ｄ、）リップサーチエンド電圧ｅ１リセット
サーチスタート電圧ｆ１リセットサーチエンド電圧ｇ、
可変信号変化率りのデータが各バイステーブル毎に格納
されている。

そして、Ｔａｇ情報テーブルには、模擬入力信号印加、
バイステーブル入出力信号の読み込みのために必要なリ
レー切り換え用ディジタル出力アドレスや読み込み用ア
ドレスが７ａｇＮＯをキーにして格納されている。

第９図に模擬入力信号の変化に対するバイステーブル入
出力信号の変化を示すが、模擬入力信号（トリップ電圧
サーチの例を示す）の変化に対するバイステーブル入出
力信号の変化は、演算器（６）の種類や構成によって異
なってくるため、バイステーブルテストテーブルのｄ−
ｈには、ゲインや時定数を考慮して計算した値が格納さ
れており、第９図（ａ）は演算器（６）が比例要素のみ
の場合あるいは比例＋ラグ等であり、リード要素がない
場合を示す。

模擬入力信号を一定周期ごとに予め決められたステップ
幅で変化させると、バイステーブル入力信号はプリント
カード自体が持つ若干のラグ要素のため、立上がりは鈍
りながらステップ的に変化する。

そして、バイステーブル入力電圧がトリップ電圧に達す
ると、バイステーブル出力はリセット状態からトリップ
状態へ変化する。

また、バイステーブル試験処理は、各周期ごとにバイス
テーブル入力電圧および出力状態を読み込み、バイステ
ーブル出力状態が変化していなければ、模擬入力信号を
変化させるために可変分の値を加算したデータをアナロ
グ出力情報テーブルにセットする。

更に、バイステーブル出力状態がトリップ状態に変化し
ていれば、トリップサーチを中止して次のリセットサー
チへ進む。

そして、バイステーブルが実際にリセットからトリップ
へ変化した電圧はｖＯであるが、バイステーブル入力電
圧およびバイステーブル出力状態の読み込みは一定周期
ごとにしか実行されないので、測定電圧ｖ１はＶＯとは
一致せず、ｖｏ〜Ｖ１の誤差が発生する。

演算器にリード要素がないバイステーブルでは最大バイ
ステーブル入力電圧のステップ幅だけの誤差が発生する
。

従って、精度を向上させるには、バイステーブル入力電
圧のステップ幅を十分小さく　（装置要求精度に対して
１／１０が目標）する必要がある。

また、定周期処理の実行周期は、各処理の実行に必要な
最大の演算時間の合計に診断処理で不良が検出された場
合の実行時間増加も考慮して決める必要があるため、約
１００ｒｎｓｅｃ以上必要となり、定周期処理を高速（
数ｍ５ｅｃ〜１０ｍ５　ｅ　ｃ）で実行することは出来
ない。

一方、第９図（ｂ）は、演算器（６）がリード要素（リ
ード＋ラグ等）を持つ場合を示し、模擬入力信号を一定
周期ごとに予め決められたステップ幅で変化させると、
バイステーブル入力信号は−度上昇してピークに達した
後に下降し、変化前に比較して演算器の定数で規定され
る値だけ変化した電圧に収束する。

従って、リード要素のないバイステーブルに比較して、
実際のバイステーブル電圧ｖＯと測定電圧Ｖ１との差（
ＶＯ−Ｖｌ）は大きくなる可能性がある。

［発明が解決しようとする課題］ 従来の自動試験装置は、バイステーブルの入力電圧と出
力状態の読み込み及び模擬入力信号の可変を定周期処理
で実行していたため、実行周期を早くすることができず
、精度の良い試験を行うためには模擬入力信号の変化幅
（バイステーブル入力電圧の変化幅）を小さくする必要
があるため試験に時間がかかり、かつ演算器に定数の大
きなリード要素があれば装置に要求される測定精度を満
足できない可能性があった。

この発明は、上記のような課題を解消するためになされ
たもので、バイステーブル入力電圧とバイステーブル出
力状態の読み込みおよび模擬入力信号の可変を定周期処
理とは独立した短い周期の割り込み処理で実行させるこ
とで試験時間を短縮し、かつリード要素を含んだ制御ブ
ロックに対しても高精度の試験が実施できることを目的
とする。

［ｆｆ題を解決するための手段］ この発明に係わる自動試験装置は、プロセス制御装置内
の信号処理回路系へ試験信号を加える試験信号出力部と
、この試験信号に応じて信号処理回路系から出力される
複数の状態を示す出力信号を受信する信号入力部と、複
数の状態に対応する複数の基準値を格納する記憶部と、
信号人力部が受信した複数の状態を示す信号と各状態に
対応する基準値とを比較する比較器と、比較器からの出
力によりプロセス制御装置の健全性を判断する判断手段
と、高速性を要求される処理は短い周期の割り込み処理
で試験を実行しかつ高速性を要求されない処理は定周期
で試験を実行する制御手段とを備えたことを特徴とする
。

〔作用］ この発明における自動試験装置は、試験信号出力部によ
りプロセス制御装置内の信号処理回路系へ試験信号を加
え、この試験信号に応じて信号処理回路系から出力され
る複数の状態を示す出力信号を信号入力部により受信し
、信号入力部が受信した複数の状態を示す信号と各状態
に対応する記憶部に記憶されている基準値とを比較器に
より比較し、比較器からの出力によりプロセス制御装置
の健全性を判断手段により判断し、制御手段により高速
性を要求される処理は短い周期の割り込み処理で試験を
実行しかつ高速性を要求されない処理は定周期で試験を
実行する。

［実施例〕 以下、この発明の一実施例を図について説明する。

プロセス制御装置（１）および自動試験装置（２）は第
２図に示すように、プロセス制御装置（１）には、設備
現場に設置されて温度、流量、圧力、水位等のプロセス
状態を電気信号に変換するトランスミッタ（３）と、プ
ロセス制御装置（１）により制御されるロジック装置（
４）が接続されている。

そして、プロセス制御装置（１）は、トランスミッタ（
３）にリレー（８）のノーマルクローズ接点（８ａ）を
介して接続された電流電圧変換器（５）を有しており、
電流電圧変換器（５）はトランスミッタ（３）からの電
流信号を電圧信号に変換するようになっている。

更に、電流電圧変換器（５）には、電圧信号を処理する
リード・ラグ演算器等からなる演算器（６）が接続され
ており、演算器（６）には演算器（６）の出力信号によ
り駆動されるバイステーブル（双安定器）（７）が接続
されている。

また、バイステーブル（７）には、リレー（１１）のノ
ーマルクローズ接点（１１ａ）を介してロジック装置（
４）が接続されている。

一方、自動試験装置（２）は、電流電圧変換器（５）に
リレー（８）のノーマルオーブン接点（８ｂ）を介して
接続された電流電圧変換器（５）へ試験信号を加える電
流出力部（１２）を有しており、電流出力部（１２）は
ＣＰＵ（１６）に接続されている。

そして、ＣＰＵ　（１６）には、電流電圧変換器（５）
の出力信号がリレー（９）のノーマルオーブン接点（９
ａ）を介して入力される電圧入力部（１３）と、バイス
テーブル（７）の状態を示すディジタル信号がリレー（
１１）のノーマルオーブン接点（１１ｂ）を介して入力
されるディジタル入力部（１４）と、リレー（８）〜（
１１）を動作させるディジタル信号を出力するディジタ
ル出力部（１５）と、データが格納されるＲＡＭ（１８
）と、種々の基準値などが格納されたＲＯＭ（１９）と
が接続されている。

また、ＣＰＵ　（１６）は、第２図に詳示するように、
電圧入力部（１３）が受信した複数の状態を示す信号と
各状態に対応するＲＯＭ（１９）に格納されている基準
値とを比較する比較部（２０）と、比較部（２０）から
の出力によりプロセス制御装置（１）の健全性を判断す
る判断部（２１）と、高速性を要求される処理は短い周
期の割り込み処理で試験を実行しかつ高速性を要求され
ない処理は定周期で試験を実行するように各部を制御す
る制御部（２２）とからなっている。

更に、第３図に示すように、Ｓ／Ｗは定周期処理と割り
込み処理とから構成されており、定周期処理のうち定周
期管理、入力処理、診断処理、出力処理は前述した従来
の処理（第１０図参照）と同一であり、試験処理２の各
処理のうちバイステーブル試験２を除いたその他の処理
も従来の処理と同じである。

次いで、本発明の特徴である割り込み処理（バイステー
ブル試験実行処理）を第５図のフローチャートにより説
明する。なお、通常のプロセス制御および定周期管理は
前述同様であるので説明を省略する。

試験準備においてバイステーブル試験実行テーブルに必
要なデータをセットすると、制御部（２２）は、バイス
テーブル試験実行処理の実行フラグをＯＮＬ、以降は試
験完了フラグがセットされているか否かのチエツクのみ
を行う。

そして、定周期処理よりも短い周期の割り込みで割り込
み処理（バイステーブル試験実行処理）が起動されると
、制御部（２２）は実行フラグがＯＮか否か判断しくス
テップＳ１）、実行フラグがＯＮであると判断した場合
は、バイステーブル試験実行テーブルのデータに基づき
、ＤＩカードからバイステーブル出力状態を直接読み込
み（ステップＳ２）、更にＡＩカードからバイステーブ
ル入力電圧を直接読み込む（ステップＳ３）。

更に、制御部（２２）は、バイステーブル出力状態が変
化したか否か判断しくステップＳ４）、バイステーブル
出力状態がトリップ状態へ変化していると判断した場合
、測定したバイステーブル入力電圧を測定結果テーブル
へセットしくステップＳ５）、実行フラグを０ＦＦＬ　
（ステップＳ６）、更に試験完了フラグをセットして試
験処理２に対して試験の完了を知らせる（ステップＳ７
）。

また、前述ステップＳ４において、バイステーブル出力
状態が変化していないと判断した場合、制御部（２２）
は、模擬入力信号を変化させるために可変幅分の値を加
算したデータをアナログ出力カードのレジスタに直接セ
ットする（ステップ３８）。

それから、制御部（２２）は、トリップサーチエンド電
圧に達した（トリップ電圧の測定失敗）か否か判断しく
ステップＳ９）、トリップサーチエンド電圧に達したと
判断した場合、前述ステップＳ６以降の動作を行う。

そして、トリップサーチエンド電圧に達していないと判
断した場合、処理を終了する。

なお、上述実施例においては、定周期処理を入力処理、
診断処理、試験処理および出力処理に分割し、プロセス
入出力カードとのインタフェースは入力処理、出力処理
で一括して実行しているが、これに限らず、診断処理、
試験処理で直接プロセス入出力カードにアクセスするよ
うにしても良い。

また、上述実施例においては、試験処理を、操作パネル
Ｉ　／Ｆ、試験準備、バイステーブル試験、試験結果判
定・不良処理に分割しているが、これに限らず、処理を
更に細分化して試験結果判定と不良処理とを分割しても
良い。

更に、上述実施例においては、試験処理の元に操作パネ
ルＩ　／Ｆ、試験準備、バイステーブル試験、試験結果
判定・不良処理が置かれていたが、これに限らず、操作
パネルＩ　／Ｆ、試験準備、バイステーブル試験、試験
結果判定・不良処理を直接定周期管理下に置いても同様
の効果を奏する。

［発明の効果コ 以上説明したように、この発明によれば、高速性を要求
される処理は短い周期の割り込み処理で試験を実行しか
つ高速性を要求されない処理は定周期で試験を実行する
ように構成したので、試験時間を短縮して、精度の高い
試験を行うことができ、また演算器に定数の大きなリー
ド要素があっても装置に要求される測定精度を満足する
ことができる。

【図面の簡単な説明】

第１図は本発明の一実施例によるＣＰＵの構成を示すブ
ロック図、第２図は本発明の一実施例によるプロセス制
御装置と自動試験装置の構成を示すブロック図、第３図
は自動試験装置のＳ／Ｗ構成を示す図、第４図は試験処
理２の詳細を示す図、第５図は割り込みで実行するバイ
ステーブル試験実行の処理内容を示すフローチャート図
、第６図はバイステーブルテストテーブルの構造を示す
図、第７図はＴａｇ情報テーブルの構造を示す図、第８
図はバイステーブルテスト試験テーブルの構造を示す図
、第９図は模擬入力信号の変化とバイステーブル入出力
信号の変化を示す図、第１０図は従来の試験装置のＳ／
Ｗ構成構成図、第１１図は試験処理の詳細を示す図であ
る。 図中、（１）はプロセス制御装置、（２）は自動試験装
置、（１２）は試験信号出力部、（１３）、（１４）は
信号入力部、（１９）は記憶部、（２０）は比較手段、
（２１）は判断手段、（２２）は制御手段である。 なお、図中、同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. プロセス制御装置内の信号処理回路系へ試験信号を加え
   る試験信号出力部と、この試験信号に応じて信号処理回
   路系から出力される複数の状態を示す出力信号を受信す
   る信号入力部と、複数の状態に対応する複数の基準値を
   格納する記憶部と、信号入力部が受信した複数の状態を
   示す信号と各状態に対応する基準値とを比較する比較手
   段と、比較手段からの出力によりプロセス制御装置の健
   全性を判断する判断手段と、高速性を要求される処理は
   短い周期の割り込み処理で試験を実行しかつ高速性を要
   求されない処理は定周期で試験を実行する制御手段とを
   備えたことを特徴とする自動試験装置。