KR900003617B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR900003617B1
KR900003617B1 KR1019870000198A KR870000198A KR900003617B1 KR 900003617 B1 KR900003617 B1 KR 900003617B1 KR 1019870000198 A KR1019870000198 A KR 1019870000198A KR 870000198 A KR870000198 A KR 870000198A KR 900003617 B1 KR900003617 B1 KR 900003617B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
silicon nitride
film
protective
manufacturing
Prior art date
Application number
KR1019870000198A
Other languages
English (en)
Other versions
KR870007567A (ko
Inventor
아츠무 데자키
리이치로우 아오키
가츠야 오쿠무라
Original Assignee
가부시키가이샤 도시바
와타리 스기이치로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 와타리 스기이치로 filed Critical 가부시키가이샤 도시바
Publication of KR870007567A publication Critical patent/KR870007567A/ko
Application granted granted Critical
Publication of KR900003617B1 publication Critical patent/KR900003617B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음.

Description

반도체장치의 제조방법
제 1 도는 본 발명의 제1실시예에 따른 방법으로 제조된 반도체장치의 단면도.
제 2 도는 본 발명의 제2실시예에 따른 방법으로 제조된 반도체장치의 단면도.
제 3 도는 종래의 방법으로 제조된 반도체장치의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2 : 알루미늄합금으로 이루어진 배선층
3 : 바이어스 스퍼터법에 의해 형성된 질화실리콘막
4 : 통상의 스퍼터법에 의해 형성된 질화실리콘막
5 : 플라즈마법에 의해 형성된 질화실리콘막
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 최외각층에 질화실리콘막이 형성되어 이루어진 반도체장치의 제조방법에 관한 것이다.
일반적으로 반도체장치는 반도체기판상에 형성되는 MOS트랜지스터같은 능동소자와, 이들 능동소자사이를 전기적으로 결합시켜 주기 위한 알루미늄등으로 이루어진 배선층, 이 배선층상에 형성되는 PSG막과 같은 보호막으로 구성되어져 있는데, 그중 보호막은 외계로부터 오염물질의 침입에 의해 야기되는 소자성능의 열화를 방지하고 반도체장치위 신뢰성을 확보하는 기능을 하게 된다. 그런데 외계로부터의 오염물질로서 중요한 물질은 물과 나트륨같은 가동이온원인데, 이들중 물은 금속배선을 부식시키는 원인이 되고, 나트륨의 가동이온원은 반도체층내에서 이동하는 이온으로 되어 소자의 전기적 특성에 악영향을 미치게 되는바, 이들 오염물질은 통상의 생활환경내에 많이 존재하는 물질이다.
이와 같이 외계로 부터 오염물질의 침입을 방지하기 위한 보호막으로서 가장 널리 사용되고 있는 재료는 PSG막이다. 그런데 이 PSG막은 상기한 물과 나트륨의 침입을 완전히 방지하지 못한다는 결점이 있다. 즉, 이러한 PSG막에 있어서 보호막으로서의 성능은 재료중에 함유된 인(P)의 양으로 규정되게 되는데, 여기서 나트륨의 침입방지는 인농도를 높일수록 양호하게 되지만 역으로 인농도를 높이면 인이 갖는 흡습성때문에 물의 침입방지 효과가 감소되게 된다. 따라서, 종래의 PSG막은 물과 나트륨 양자에 대해 이상적인 보호기능을 동시에 발휘할 수 없고, 또한 취성(脆性)파괴에 대해 서로 약한 성질이 있을 뿐만 아니라 하층과의 열팽창계수차로 인하여 발생되는 응력에 의해 막내에 균열이 많이 발생하게 된다는 단점을 갖고 있다.
한편 보호막으로서 PSG막 다음으로 널리 사용되고 있는 재료는 질화실리콘인데, 이것은 물과 나트륨양자에 대해 우수한 보호기능을 나타내고 있는 것으로 알려져 있다. 종래의 질화실리콘 보호막의 성장법은
3SiH +4NH→Si N +12H
로 이루어진 화학반응을 이용한 플라즈마(plasma)기상성장법(플라스마 CVD법)에 의한 것이있다. 제 3 도는 이 방법으로 성장시킨 질화실리콘막의 상태를 나타낸 것으로, 반도체기판(1)상에 알루미늄 합금에 의한 배선층(2)을 형성시키고, 계속해서 그 위에 질화실리콘막(5)을 플라즈마 CVD법에 의해 형성시킨 구조로 되어 있다.
이러한 방법으로 형성시킨 질화실리콘막(5)에는 상기 반응식에 나타나 있는 바와 같이 수소가 혼입되게 된다.
이 수소의 양은 통상 막내의 전체원자수의 20-50%정도가 된다. 이와 같이 막내에 존재하는 수소는 호트 엘렉트론 효과(hot electron effect)의 원인 되게 되고, MOS트랜지스터의 임계값 변화등을 초래하게 되므로 반도체장치의 신뢰성을 저하시키는 중대한 결점이 되게 된다. 따라서 종래의 방법에 의해 형성된 질화실리콘막 역시 취성파괴에 대해 약한 성질을 갖게 될 뿐만 아니라 하층과의 열팽창계수의 차로 인하여 발생되는 응력에 의해 막내에서 균열이 발생되기 쉽다.
본 발명은 상기한 점을 감안하여 발명된 것으로, 반도체소자의 전기적 특성에 악영향을 미치지 않게끔 외계로부터 오염물질의 침입을 확실히 방지할 수 있을 뿐만 아니라 열응력에 의해 발생되는 균열의 발생을 억제하는 보호막을 형성시킬 수 있는 반도체장치의 제조방법을 제공하고자 함에 그 목적이 있다.
본 발명의 특징은 반도체기판상에 형성된 배선층상에 질화실리콘으로 이루어진 보호막을 형성시키는 반도체장치의 제조방법에 있어서, 최소한 보호막의 일부를 바이어스 스퍼터법으로 퇴적형성시켜 반도체소자의 전기적 특성에 악영향을 미치지 않게끔 외계로 부터의 오염물질의 침입을 확실히 방지할 수 있을 뿐만 아니라 열응력에 의해 생기게 되는 균열의 발생을 억제할 수 있도록 한 점에 있다.
이하 본 발명을 도시된 실시예에 기초하여 설명하면 다음과 같다.
제 1 도는 본 발명의 제1실시예에 따른 방법으로 제조된 반도체장치의 단면도로서, 반도체기판(1)상에 알루미늄합금으로 배선층(2)을 형성시키고, 계속해서 그위에 질화실리콘막(3)을 형성시킨 구조로 되어 있다. 여기서 질화실리콘막(3)은 제 3 도에 도시된 질화실리콘막(5)과 달리 스퍼터법에 의해 형성되어 있다. 즉, 질화실리콘막을 목표체로 이용하고, 아르곤가스와 질소가스를 스퍼터가스로 하여 바이어스전압을 인가하므로써 반도체기판에 스퍼터를 실시하였다. 그 결과 바이어스 스퍼터법의 특징에 의해 배선층(2)에 요철은 존재하였지만, 비교적 평탄한 형태의 질화실리콘막(3)을 얻을 수 있었다.
한편, 제 2 도는 본 발명의 제2실시예에 따른 방법으로 제조된 반도체장치의 단면도로서, 반도체기판(1)상에 알루미늄합금으로 배선층(2)을 형성시키고, 계속해서 그위에 질화실리콘막을 형성시킨 구조로 되어 있다. 그런데 여기서 질화실리콘막은 2중막을 이루어져 있다. 즉, 바이어스 스퍼터법으로 형성된 질화실리콘막(3)과 통상의 스퍼터법으로 형성된 질학실리콘막(4)으로 이루어져 있다.
우선, 처음에 바이어스 스퍼터법으로 질화실리콘(3)을 어느 정도 퇴적시키고, 그 다음에 통상의 스퍼터법을 이용하여 소정의 두께로 질화실리콘(4)을 퇴적시킨다. 이런 과정에서 처음에 바이어스 스퍼터법을 이용하기 때문에 플라즈마 CVD법 또는 통상의 스퍼터법만을 이용한 방법에 비해 상당히 평탄한 형태의 질화실리콘막을 얻을 수 있다.
위와 같은 방법으로 형성된 질화실리콘막은 전술한 바와 같은 종래의 PSG막에 비해 외계로 부터의 오염물질의 침입을 확실히 방지할 수 있고, 또한 수소의 혼입이 없기 때문에 종래의 방법에 의해 제조된 반도체장치에 비해 소자의 전기적 특성에 악영향을 미치지 않게 될 뿐만 아니라, 균열발생에 대해서도 본 발명에 따른 방법에 의해 형성된 보호막의 성능이 우수하다는 것이 확인되었다.
이와 이들 효과에 대해서 구체적인 테이터를 예시하면 다음과 같다.
아래와 각 표에서 PSG막은 종래의 PSG를 재료로 한 보호막을 갖는 반도체장치를 나타내고, P-SiN막은 종래의 플라즈마 CVD법에 의해 형성된 질화실리콘 보호막을 갖는 반도체장치를 나타내며, 실시예 1,2는 본 발명에 따른 상기의 제1실시예 및 제2 실시예에 기초하여 형성된 질화실리콘 보호막을 갖는 반도체장치를 나타낸다.
(1) 내습시험
반도체장치를 2.5기압, 습도 100%의 조건하에 설치하고, 소정의 실험시간 경과후에 알루미늄배선의 도통불량 발생률(%)을 측정한 결과를 표 1에 나타냈는데, 표에서 알 수 있듯이 실시예 1,2모두 P-SiN막과 마찬가지의 내습성을 갖는 것이 확인되었다.
[표 1]
Figure kpo00001
(2) 임계값시험
n채널 MOS FET를 구비한 반도체장치에 대해서 보호막 형성전후의 임계값변화(V)를 측정한 결과를 표2에 나타냈는데, 실시예 1,2모두 임계값 변화는 없었고, 트랜지스터의 전기적 특성에도 악영향을 미치지 않는다는 것이 확인되었다.
[표 2]
Figure kpo00002
(3) 균열발생시험
배선폭 20-100μ, 두께 0.8μm의 알루미늄 배선층에 두께1.2μm의 보호막을 형성시키고, 150℃-55℃의 온도 변화를 1사이클로 하여 100사이클의 온도변화를 일으키게 한 다음의 균열발생 정도를 광학현미경으로 관찰한 결과를 표3에 나타냈는데, 본 발명에 따른 방법은 종래 방법에 비해 균열의 발생도 억제할 수 있다는 것이 확인되었다.
[표 3]
Figure kpo00003
Figure kpo00004
상기한 바와 같이 본 발명에 의하여 반도체장치의 제조방법에 있어서, 질화실리콘막으로 이루어진 보호막의 일부를 바이어스 스퍼터법으로 퇴적형성시키므로 반도체소자의 전기적 특성에 악영향을 마치지 않게끔 외계로 부터 오염물질의 침입을 확실히 방지할 수 있고, 또한 열응력에 의해 발생되는 균열의 발생도 억제할 수 있는 보호막을 형성시킬 수 있다.

Claims (4)

  1. 반도체기판상의 형성된 배선층상에다 질화실리콘으로 된 보호막을 형성시켜 주는 방법에 있어서, 최소한 상기 보호막의 일부를 바이어스 스퍼터법으로 퇴적 형성시켜 주도록 된 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1 항에 있어서, 배선층이 알루미늄합금으로 된 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제 1 항에 있어서, 보호막이 반도체장치의 가장 바깥층으로 된 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제 1 항에 있어서, 바이어스 스퍼터법이 질화실리콘을 목표체로 하고, 아르곤(Ar)과 질소의 혼합가스를 스퍼터가스로 써서 이루어 지도록 된 것을 특징으로 하는 반도체장치의 제조방법.
KR1019870000198A 1986-01-20 1987-01-13 반도체장치의 제조방법 KR900003617B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61009089A JPS62166530A (ja) 1986-01-20 1986-01-20 半導体装置の製造方法
JP61-9089 1986-01-20

Publications (2)

Publication Number Publication Date
KR870007567A KR870007567A (ko) 1987-08-20
KR900003617B1 true KR900003617B1 (ko) 1990-05-26

Family

ID=11710889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870000198A KR900003617B1 (ko) 1986-01-20 1987-01-13 반도체장치의 제조방법

Country Status (3)

Country Link
EP (1) EP0230953A3 (ko)
JP (1) JPS62166530A (ko)
KR (1) KR900003617B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2550337B2 (ja) * 1987-03-03 1996-11-06 日本電気株式会社 半導体装置の製造方法
JP3010824B2 (ja) * 1991-09-17 2000-02-21 株式会社日立製作所 半導体装置及びその製造方法
US7758982B2 (en) 2005-09-02 2010-07-20 Hitachi Global Storage Technologies Netherlands B.V. SiN overcoat for perpendicular magnetic recording media

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57104224A (en) * 1980-12-22 1982-06-29 Hitachi Ltd Forming method of insulating thin film
JPS57152132A (en) * 1981-03-13 1982-09-20 Fujitsu Ltd Chemical vapor growing method
JPS60183751A (ja) * 1984-03-02 1985-09-19 Nippon Telegr & Teleph Corp <Ntt> 半導体装置

Also Published As

Publication number Publication date
EP0230953A3 (en) 1988-09-21
KR870007567A (ko) 1987-08-20
JPS62166530A (ja) 1987-07-23
EP0230953A2 (en) 1987-08-05

Similar Documents

Publication Publication Date Title
US5231306A (en) Titanium/aluminum/nitrogen material for semiconductor devices
US4097889A (en) Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US5124779A (en) Silicon carbide semiconductor device with ohmic electrode consisting of alloy
US4091406A (en) Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US4134125A (en) Passivation of metallized semiconductor substrates
KR930003243A (ko) (111) 결정방향을 가지는 질화티타늄 방벽층을 형성시키는 방법
EP0354717A3 (en) Semi-conductor device and method of manufacturing such a device
KR870002645A (ko) 반도체장치의 제조방법
KR900003617B1 (ko) 반도체장치의 제조방법
KR960030328A (ko) 반도체 장치의 금속층 형성방법
JPS63120429A (ja) 半導体装置
JPS6128213B2 (ko)
Kitaura et al. Long‐term reliability of Pt and Mo diffusion barriers in Ti–Pt–Au and Ti–Mo–Au metallization systems for GaAs digital integrated circuits
KR900000442B1 (ko) 실리콘 웨이퍼상에 형성되는 알미늄 금속화층 및 그의 제조방법
JPH02119129A (ja) 半導体装置の製造方法
JPS649729B2 (ko)
KR100215540B1 (ko) 반도체 금속박막의 배선방법
JPS5972142A (ja) 半導体装置の製造方法
KR950006345B1 (ko) 텅스텐질화박막을 베리어메탈로 이용한 실리콘 반도체소자의 알루미늄금속배선 형성방법
JPH06120479A (ja) 半導体装置及びその製造方法
KR100280429B1 (ko) 반도체소자의확산방지막및그제조방법
JPH07230991A (ja) 半導体装置の製造方法
JPH0677161A (ja) 半導体素子の製造方法
JPH03270256A (ja) 半導体装置
JPS5989436A (ja) 薄膜半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030430

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee