JPS60183751A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60183751A
JPS60183751A JP59038764A JP3876484A JPS60183751A JP S60183751 A JPS60183751 A JP S60183751A JP 59038764 A JP59038764 A JP 59038764A JP 3876484 A JP3876484 A JP 3876484A JP S60183751 A JPS60183751 A JP S60183751A
Authority
JP
Japan
Prior art keywords
voltage semiconductor
epoxy resin
film
moreover
withstand voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59038764A
Other languages
English (en)
Inventor
Hitoshi Nagano
永野　仁
Tadashi Matsumoto
忠 松本
Kiyoshi Ogawa
清 小川
Masamichi Mori
正道 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP59038764A priority Critical patent/JPS60183751A/ja
Publication of JPS60183751A publication Critical patent/JPS60183751A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、高耐圧半導体装置に関するものである。
〔発明の背景〕
従来、半導体集積回路のパッケージングとしては、量産
性、経済性の点で優れている樹脂封止が多く用いられて
いる。′シかし、印加電圧が１５０Ｖ程度以上のいわゆ
る高耐圧半導体装積回路においては、樹脂の透湿性が特
に問題となり、特に高い信頼性が要求される産業用機器
に用いる場合には、専らセラミックケースが用いられて
おり、経済性。
量産性に問題があった。
一方、半導体素子表面の安定化用パッシベーション膜と
しては、量産性、加工性が良く、また内部歪が生じにく
くかったとえ生じても緩和するという機械的特性に優れ
、さらにＮａ＋、に＋等の不純物イオンのゲッタリンク
作用のあるリンガラス（Ｉ）ＳＧ）膜が広く用いられて
来た。しかし、ＰＳＧ膜は、高電圧印加により分極し、
あるいは、０Ｉ−Ｉ（水素基）、Ｎａ”、に＋等をその
網目イ６飾原子として取り入れる性質があり、これによ
って特性変動をもたらし、高耐圧半導体素子機能に重大
な故障を起こすという欠点があった。
〔発明の目的〕
本発明の目的はこれらの欠点をなくシ、量産性。
経済性に優れ、かつ、高信頼度の高耐圧半導体装『Ｃを
提供することにある。
〔発明の概要〕
窒化シリコン膜（以下ＳｉＮ膜と記す）は半導体素子の
表面保護膜として優れた性質を有していることはよく知
られている。本発明はこのＳｉＮ膜を高耐圧半導体素子
の表面安定化用パッシベーション膜として用い、かつ、
量産性、経済性に優れたエポキシ系樹脂をパッケージと
して用いるものである。
〔発明の実施例〕
第１図に本発明の一実施例を示す。
１は高耐圧半導体素子、２はパッシベーション用ＳｉＮ
膜、３はエポキシ系樹脂、４は外部との接続用電極リー
ドである。
このような構造となっているため、セラミックケースに
比して、耐湿性の点で問題があるエポキシ系樹脂を用い
ても、ＳｉＮ膜２により、外部からの侵入不純物は完全
に遮断され、高耐圧半導体素子１は安定に動作すること
になる。
第２図は本発明の高耐圧半導体装置の信頼性評価試験結
果の一例を示す。表面パッシベーション膜としてＰＳＧ
膜（従来）と本発明によるＳｉＮ膜をそれぞれ形成した
高耐圧半導体装置を温度１３０℃、相対湿度８５％で１
５０ｖ電圧を印加したプレッシャ・フッカ試験（ＰＣＴ
）を実施し、その累積故障率をプロットしたものである
。
図から明らかなように、ＳｉＮ膜使膜状用試料来のＰＳ
Ｇ膜使用試料の約２０倍の信頼度を有している。一方、
別の１５０℃、　１５０Ｖ高温電圧印加試験結果におい
て、本発明のＳｉＮ膜使用の樹脂封止高耐圧半導体装置
は故障が全く生じず、従来のハーメチックシールセラミ
ックケース入り高耐圧半導体装置と同等の特性安定性を
示し、本発明の高耐圧半導体集積回路装置の高信頼度を
確認できた。
〔発明の効果〕
以上説明したように、本発明によれば、高信頼度の高耐
圧半導体集積回路装置が量産性、経済性にも優れて実現
できる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例の断面図、第２図は本発明装
置の信頼性評価結果を示す図である。 １・・・高耐圧半導体素子 ２・・・ＳｉＮ表面パッシベーション膜３・・・エポキ
シ系樹脂 ４・・・電極リード 特許出願人　日本電信電話公社 代理人弁理士　中　村　純之助 ォ１　図 ｆ２　。 豚駿時？’／ｉｆ時閉］

Claims (1)

    【特許請求の範囲】
  1. １５０Ｖ以上の電圧を印加して用いる高耐圧半導体装置
    において、窒化シリコン膜を該半導体装置の表面パッシ
    ベーション膜とし、かつ、エポキシ系樹脂により封止さ
    れてなることを特徴とする半導体装置。
JP59038764A 1984-03-02 1984-03-02 半導体装置 Pending JPS60183751A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59038764A JPS60183751A (ja) 1984-03-02 1984-03-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59038764A JPS60183751A (ja) 1984-03-02 1984-03-02 半導体装置

Publications (1)

Publication Number Publication Date
JPS60183751A true JPS60183751A (ja) 1985-09-19

Family

ID=12534346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59038764A Pending JPS60183751A (ja) 1984-03-02 1984-03-02 半導体装置

Country Status (1)

Country Link
JP (1) JPS60183751A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0230953A2 (en) * 1986-01-20 1987-08-05 Kabushiki Kaisha Toshiba Process for manufacturing a semiconductor device having a protective layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0230953A2 (en) * 1986-01-20 1987-08-05 Kabushiki Kaisha Toshiba Process for manufacturing a semiconductor device having a protective layer

Similar Documents

Publication Publication Date Title
US4472730A (en) Semiconductor device having an improved moisture resistance
US3601667A (en) A semiconductor device with a heat sink having a foot portion
JPH0439934A (ja) 半導体装置およびその製造方法
CN104425617A (zh) 半导体器件
US20100060757A1 (en) Solid-state image pickup device
EP0043818A1 (en) Method of and apparatus for active electrochemical water and similar environmental contaminant elimination in semiconductor and other electronic and electrical devices and the like
JPS60183751A (ja) 半導体装置
JPS5828876A (ja) 半導体圧力センサ装置
DE102008039939B4 (de) Integriertes Schaltungsbauelement mit einer aus der Gasphase abgeschiedenen Isolationsschicht und Verfahren zu seiner Herstellung
JPS60224231A (ja) 半導体装置
EP0035331A2 (en) Resin-sealed semiconductor device
JPH03101130A (ja) 半導体装置の製造方法
CN111564494A (zh) 静电放电保护元件与电路及制造静电放电保护元件的方法
US3295029A (en) Field effect semiconductor device with polar polymer covered oxide coating
JP2740160B2 (ja) シリコンオキシナイトライド膜の形成方法
JPH02237166A (ja) 半導体圧力センサ
US20220293588A1 (en) Process for protecting an upper stage of electronic components of an integrated circuit against antenna effects
JP2000193548A (ja) 半導体圧力センサ及びその製造方法
JPH0219625B2 (ja)
JPS6266605A (ja) 薄膜型電圧非直線抵抗素子
JPS61248482A (ja) 半導体歪検出器
KR800001340B1 (ko) 반도체 장치
JP2748077B2 (ja) 圧力センサ
JPH0324752A (ja) 半導体装置
JPS58122738A (ja) 半導体装置