KR890702417A - 알루미늄 질화물 세라믹을 분리시키는 방법에 의한 유도 금속화 방법 - Google Patents

알루미늄 질화물 세라믹을 분리시키는 방법에 의한 유도 금속화 방법

Info

Publication number
KR890702417A
KR890702417A KR1019890700839A KR890700839A KR890702417A KR 890702417 A KR890702417 A KR 890702417A KR 1019890700839 A KR1019890700839 A KR 1019890700839A KR 890700839 A KR890700839 A KR 890700839A KR 890702417 A KR890702417 A KR 890702417A
Authority
KR
South Korea
Prior art keywords
substrate
laser energy
insulating layer
ceramic substrate
metal
Prior art date
Application number
KR1019890700839A
Other languages
English (en)
Inventor
랜돌프 이. 루트
단 리. 부
Original Assignee
에이.더블유.카람벨라스
휴우즈 에어크라프트 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이.더블유.카람벨라스, 휴우즈 에어크라프트 캄파니 filed Critical 에이.더블유.카람벨라스
Publication of KR890702417A publication Critical patent/KR890702417A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/0072—Heat treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/009—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone characterised by the material treated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/105—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by conversion of non-conductive material on or in the support into conductive material, e.g. by using an energy beam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2111/00—Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
    • C04B2111/00474—Uses not provided for elsewhere in C04B2111/00
    • C04B2111/00844—Uses not provided for elsewhere in C04B2111/00 for electronic applications
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1136—Conversion of insulating material into conductive material, e.g. by pyrolysis
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Structural Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laser Beam Processing (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

내용 없음

Description

알루미늄 질화물 세라믹을 분리시키는 방법에 의한 유도 금속화 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
본 발명의 장점 및 특징은 도면을 참조하여 다음 의 상세한 설명을 읽음으로써 본 분야에 숙련된 기술자들이 용이하게 알 수 있다. 제 1 도는 본 발명의 방법에 따라 제조된 도전성 구조물의 개략도이고, 제 2 도는 저항값을 감소시키도록 저항기를 트리밍시키기 위해 본 발명의 방법에 따라 제조된 도전성 구조물의 개략도이며, 제 3 도는 본 발명의 방법에 따라 제조된 금속-도포 통과 홀의 개략도이다.

Claims (13)

  1. 세라믹 기판 상에 전기적 도전성 소자를 형성하기 위한 방법에 있어서, 금속 성분을 갖고있고, 레이저 에너지의 인가 시에 세라믹 기판에 접착된 분리된 금속을 제공하도록 구성성분 내로 분리될 수 있는 비도전성 세라믹 기판을 제공하는 스텝, 및 선정된 영역 내에 분리된 금속 도체를 제공하도록 비도전성 세라믹 기판의 표면의 선정된 영역에 레이저 에너지를 인가하는 스텝을 포함하는 것을 특징으로 하는 방법.
  2. 제 1항에 있어서, 금속 비도전성 세라믹 기판을 제공하는 스텝이 알루미늄 질화물 세라믹 기판을 제공하는 스텝을 포함하는 것을 특징으로 하는 방법.
  3. 제 1항에 있어서, 레이저 에너지를 인가하는 스텝이 YAG 레이저에 의해 제공된 레이저 에너지를 인가하는 스텝을 포함하는 것을 특징으로 하는 방법.
  4. 제 1항에 있어서, 레이저 에너지를 인가하는 스텝이 이산화탄소 레이저에 의해 제공된 레이저 에너지를 인가하는 스텝을 포함하는 것을 특징으로 하는 방법.
  5. 제 1항에 있어서, 레이저 에너지를 인가하는 스텝이, 분리된 금속이 통과 홀의 내측면 상에 형성되도록, 세라믹 기판 내에 통과 홀을 형성시키도록 기판에 레이저 에너지를 인가하는 스텝을 포함하는 것을 특징으로 하는 방법.
  6. 세라믹 기판 상에 전기적 도전성 소자를 형성하기 위한 방법에 있어서, 금속 성분을 갖고 있고, 레이저 에너지의 인가 시에 세라믹 기판에 접착된 분리된 금속을 제공하도록 구성성분 내로 분리될 수 있는 비도전성 세라믹 기판을 제공하는 스텝, 도전성 세라믹 기판의 표면상에 적어도 2개의 전기적 도전성 금속화 영역을 형성하는 스텝, 2개의 전기적 도전성 금속화영역들 사이의 비도전성 기판의 표면상에 후막 또는 박막 저항기를 형성하는 스텝, 및 후막 또는 박막 저항기를 통과하고 2개의 전기적 도전성 금속화 영역들 중 1개의 영역에 도전적으로 접속된 연속적인 분리된 금속도체를 제공하도록 선정된 패턴으로 후막 또는 박막 저항기의 일부분 및 금속 비도전성 세라믹 기판의 일부분에 레이저 에너지를 인가하는 스텝을 포함하는 것을 특징으로 하는 방법.
  7. 제 6항에 있어서, 금속 비도전성 세라믹 기판을 제공하는 스텝이 알루미늄 질화물 세라믹 기판을 제공하는 스텝을 포함하는 것을 특징으로 하는 방법.
  8. 제 6항에 있어서, 레이저 에너지를 인가하는 스텝이 YAG 레이저에 의해 제공된 레이저 에너지를 인가하는 스텝을 포함하는 것을 특징으로 하는 방법.
  9. 제 6항에 있어서, 레이저 에너지를 인가하는 스텝이 이산화탄소 레이저에 의해 제공된 레이저 에너지를 인가하는 스텝을 포함하는 것을 특징으로 하는 방법.
  10. 제 6항에 있어서, 선정된 패턴이 박막 또는 후막 저항기를 통과하여 연장되는 선형부를 포함하고, 또한 이러한 선형부의 단부로부터 2개의 전기적 도전성 금속화영역들 중 1개의 영역으로 연장되는 선형부를 포함하는 것을 특징으로 하는 방법.
  11. 하이브리드 마이크로회로의 비도전성 기판 또는 절연층상이나 이것을 통하여 전기적 도전성 금속화를 형성하는 방법에 있어서, 레이저 에너지의 인가 시에 구성성분 내로 분리되고, 기판 또는 절연층에 재 접착되는금속 성분을 갖고 있는 비도전성 기판 또는 절연층을 제공하는 스텝, 기판 또는 절연층으로 부터 금속성분을분리시키도록 기판 또는 절연층의 표면의 선정된 영역에 레이저 에너지를 인가하는 스텝, 및 금속 성분이 기판 또는 절연층의 표면에 재접착되어, 재접착된 금속성분이 표면상에 전기적 도전성 금속화를 형성하도록 선정된 영역으로부터 레이저 에너지를 제거시키는 스텝을 포함하는 것을 특징으로 하는 방법.
  12. 제 11항에 있어서, 선정된 전기적 도전성 금속화 영역들 사이의 기판 또는 절연층의 표면상에 후막 또는 박막 저항기를 형성하는 스텝, 및 저항값을 감소시키도록 일부분을 단락회로로 하기 위하여 저항기 아래의 기판 또는 절연층의 표면에 레이저 에너지를 인가하고 제거시키는 스텝을 포함하는 것을 특징으로 하는 방법.
  13. 하이브리드 마이크로 회로의 비도전성 기판 또는 절연층상이나 이것을 통하여 전기적 도전성 금속화를 형성하는 방법에 있어서, 레이저 에너지의 인가 시에 구성성분 내로 분리되고 레이저 에너지의 제거 시에 기판 또는 절연층에 재접착되는 금속 성분을 갖고 있는 비도전성 기판 또는 절연층을 제공하는 스텝, 및 기판 또는 절연층 또는 이것을 동하여 분리된 금속 도체를 포함하는 전기적 도전성 금속화를 제공하도록 기판 또는 절연층의 선정된 부분을 분리시키는 스텝을 포함하는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890700839A 1987-09-14 1988-07-29 알루미늄 질화물 세라믹을 분리시키는 방법에 의한 유도 금속화 방법 KR890702417A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9608387A 1987-09-14 1987-09-14
US096,083 1987-09-14
PCT/US1988/002577 WO1989002697A1 (en) 1987-09-14 1988-07-29 Induced metallization process by way of dissociating aluminum nitride ceramic

Publications (1)

Publication Number Publication Date
KR890702417A true KR890702417A (ko) 1989-12-23

Family

ID=22255201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890700839A KR890702417A (ko) 1987-09-14 1988-07-29 알루미늄 질화물 세라믹을 분리시키는 방법에 의한 유도 금속화 방법

Country Status (4)

Country Link
JP (1) JPH02501253A (ko)
KR (1) KR890702417A (ko)
IL (1) IL87417A0 (ko)
WO (1) WO1989002697A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3942472A1 (de) * 1989-12-22 1991-06-27 Asea Brown Boveri Beschichtungsverfahren
DE4342258A1 (de) * 1993-12-10 1995-06-14 Resma Gmbh Verfahren zur Erzeugung elektrisch leitender Bereiche an keramischen Werkstücken
DE4401612A1 (de) * 1994-01-20 1995-07-27 Resma Gmbh Verfahren und Vorrichtung zur Erzeugung elektrisch leitender Bereiche auf Metallverbindungen enthaltenden isolierenden Keramikwerkstücken
US8003513B2 (en) 2002-09-27 2011-08-23 Medtronic Minimed, Inc. Multilayer circuit devices and manufacturing methods using electroplated sacrificial structures
US20040061232A1 (en) 2002-09-27 2004-04-01 Medtronic Minimed, Inc. Multilayer substrate
US7138330B2 (en) 2002-09-27 2006-11-21 Medtronic Minimed, Inc. High reliability multilayer circuit substrates and methods for their formation
EP1845170A3 (de) * 2006-04-12 2007-11-21 LPKF Laser & Electronics AG Verfahren zur Herstellung einer Leiterbahnstruktur sowie eine derart hergestellte Leiterbahnstruktur
DE102006017630A1 (de) * 2006-04-12 2007-10-18 Lpkf Laser & Electronics Ag Verfahren zur Herstellung einer Leiterbahnstruktur sowie eine derart hergestellte Leiterbahnstruktur
JP6003194B2 (ja) 2012-04-27 2016-10-05 セイコーエプソン株式会社 ベース基板、電子デバイスおよびベース基板の製造方法
DE102016200062B4 (de) * 2016-01-06 2023-08-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Ausbildung elektrisch leitender Durchkontaktierungen in keramischen Schaltungsträgern
CN112420300A (zh) * 2020-11-11 2021-02-26 昆山丰景拓电子有限公司 一种新型电阻及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3256109A (en) * 1962-12-20 1966-06-14 Berger Carl Metal formation within a substrate
GB1251451A (ko) * 1969-03-19 1971-10-27
DE3103986A1 (de) * 1981-02-05 1982-09-09 Reiner Dipl.-Phys. 8011 Vaterstetten Szepan Verfahren zur herstellung von bohrloechern zur durchkontaktierung in elektronischen leiterplatten
JPS62136897A (ja) * 1985-12-11 1987-06-19 株式会社東芝 セラミツク回路基板の製造方法
US4691091A (en) * 1985-12-31 1987-09-01 At&T Technologies Direct writing of conductive patterns

Also Published As

Publication number Publication date
IL87417A0 (en) 1989-01-31
JPH02501253A (ja) 1990-04-26
WO1989002697A1 (en) 1989-03-23

Similar Documents

Publication Publication Date Title
KR900017449A (ko) 전자 어셈블리 및 전자 어셈블리를 형성하는 공정
KR930022555A (ko) 루테늄산염 전극을 갖는 커패시터
KR960702172A (ko) 수직 접속된 반도체 부품을 형성하기 위한 방법(process for producing vertically connected semiconductor components)
KR910008854A (ko) 전기 또는 전자회로의 성형에 사용되는 세라믹기판
EP1843649A3 (en) Multilayered printed circuit board and manufacturing method therefor
KR890702417A (ko) 알루미늄 질화물 세라믹을 분리시키는 방법에 의한 유도 금속화 방법
GB2118371B (en) High-frequency circuit comprising an integrated capacitor
US5604017A (en) Multi-dielectric laminates
KR890016588A (ko) 칩 저항기와 그 제조방법
KR920704344A (ko) 반도체 플레이트(p)상호 접속 방법 및 장치
KR900015194A (ko) 표면장착 다중층 캐패시터 및 인쇄 회로 기판
KR920018848A (ko) 반도체 장치 제조방법
US5952901A (en) Laminated electronic component with trimmable parallel electrodes
KR870007645A (ko) 기판상의 전기회로 형성방법
ATE67897T1 (de) Integrierte halbleiterschaltung mit einem elektrisch leitenden flaechenelement.
KR970017711A (ko) 1칩형 복합 전자 부품 및 그의 제조 방법
EP0818946A3 (en) A printed-wiring board and a production method thereof
JPS6320081Y2 (ko)
US5763060A (en) Printed wiring board
JPH0246076Y2 (ko)
KR850006299A (ko) 배선기판
JP2621342B2 (ja) 多層配線基板
WO1995028000A3 (en) Method of manufacturing a semiconductor device with a multilayer wiring structure containing narrow vias
JPH01789A (ja) 超電導配線プリント板
KR900002529Y1 (ko) 온도퓨즈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application