KR890013652A - 반도체 메모리 회로 - Google Patents

반도체 메모리 회로 Download PDF

Info

Publication number
KR890013652A
KR890013652A KR1019890001414A KR890001414A KR890013652A KR 890013652 A KR890013652 A KR 890013652A KR 1019890001414 A KR1019890001414 A KR 1019890001414A KR 890001414 A KR890001414 A KR 890001414A KR 890013652 A KR890013652 A KR 890013652A
Authority
KR
South Korea
Prior art keywords
pulse
transistor
selection signal
semiconductor memory
line selection
Prior art date
Application number
KR1019890001414A
Other languages
English (en)
Other versions
KR920008246B1 (en
Inventor
노리아끼 사또
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR890013652A publication Critical patent/KR890013652A/ko
Application granted granted Critical
Publication of KR920008246B1 publication Critical patent/KR920008246B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/04—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using capacitive elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음.

Description

반도체 메모리 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 의한 반도체 메모리 회로의 기본도.
제5도는 CMIS인버터 회로의 회로도.

Claims (10)

  1. 고반응도집합체인 일부연료집합체를 포함하는 다수의 연료집합체의 적층배열과, 일부 지점에서 연료집합체 내부에 삽입되기에 적당한 제어봉을 보유하는 다수의 제어봉지점으로 구성되는 연장라이프사이클의 노심을 갖는 원자로 운전방법에 있어서, 상기 노심을 노심으로부터의 중성자누설을 최소화하도록 노심의 라이프사이클 개시시에 대다수의 고반응도 연료집합체를 노심주변의 내측에 배치하는 패턴으로 배열되어 있으며, 노심라이프사이클의 제1주기동안 일부 고반응도 연료집합체의 출력할당, 즉 연소율을 연료집합체 내부에 삽입되기에 적당한 비감손중성자흡수체로 구성되는 가동출력 억제봉으로 제한하는 단계와; 상기 출력억제봉은 상기 일부고반응도 연료 집합체속에 삽입되어 있으며, 노심라이프 사이클의 제2주기동안, 고반응도 연료 집합체에 의해 발생된 출력증가에 기인하는 출력할당 효과와 저누설효과를 증가시킴으로서 전노심반능도를 증가시키도록 상기 일부고반응도 연료집합체로부터 상기 억제봉을 제거하는 것에 의해 상기 일부 고반응도 연료집합체의 출력할당을 증가시키는 단계로 구성되는 것을 특징으로하는 연장라이프사이클을 갖는 원자로 운전방법.
  2. 제1항에 있어서, 상기 절연막을 동상 펄스의 상기 비트라인 선택신호와 상기 워드라인 선택신호가 공급되고, 또한 상기 프로그래밍 트랜지스터와 상기 셀트렌지스터가 스위치될 때, 그의 양측에 걸리는 고압에 의해 전기적으로 파괴되는 것이 특징인 반도체 메모리회로.
  3. 제1항에서, 상기 제2전원은 상기 비트라인 선택신호와 동기되는 펄스신호(Vp1-Vp3)를 출력시키는 것이 특징인 반도체 메모리회로.
  4. 제1항에서, 상기 셀 트랜지스터는 N-채널형 MIS트랜지스터이며, 또한 상기 프로그래밍 트랜지스터는 P-채널형 MIS트랜지스터인 것이 특징인 반도체 메모리회로.
  5. 제1항에서, 상기 셀 크랜지스터는 P-채널형 MIS트랜지스터이고, 상기 프로그래밍 트랜지스터는 N-채널형 MIS트랜지스터인 것이 특징인 반도체 메모리회로.
  6. 제1항에서, 상기 절연막의 전기적 파괴는 상기 비트라인 선택신호와 상기 워드라인 선택신호내의 각펄스의 리딩 과도시와 상기 비트라인 선택신호와 상기 워드라인 선택신호내의 각 펄스의 트레일링 과도시에 모두 수행되는 것이 특징인 반도체 메모리회로.
  7. 제1항에서, 상기 워드라인 선택신호는 제1펄스와, 제2펄스를 포함하며, 상기 제1펄스는 상기 메모리 셀들을 클리어 하기 위해 사용되며, 상기 제2펄스는 상기 프로그래밍 트랜지스터와 상기 셀 트랜지스터를 모두 스위칭하기위한 상기 비트라인 선택신호와 동기되는 것이 특징인 반도체 메모리회로.
  8. 제1항에서, 상기 워드라인 선택신호는 제1펄스와 프로그래밍 펄스들을 포함하며, 상기 제1펄스는 상기 메모리 셀들을 클리어하기 위해 사용되며, 상기 프로그래밍 펄스들은 상기 프로그래밍 트랜지스트와 상기 셀 트랜지스터를 모두 스위칭시키기 위한 상기 비트라인 선택신호와 동기되는 것이 특징인 반도체 메모리회로.
  9. 제1항에서 상기 절연막은 상기 프로그래밍 트랜지스터내의 상기 드레인의 접촉영역과 상기 비트라인의 신호도선간에 형성된 절연박막을 포함하는 것이 특징인 반도체 메모리회로.
  10. 제1항에서, 상기 셀 트랜지스터의 게이트는 상기 워드라인의 신호도선에 의해 형성되는 것이 특징인 반도체 메모리회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR8901414A 1988-02-08 1989-02-08 A semiconductor memory circuit KR920008246B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63-27220 1988-02-08
JP63027220A JPH01204298A (ja) 1988-02-08 1988-02-08 半導体記憶回路

Publications (2)

Publication Number Publication Date
KR890013652A true KR890013652A (ko) 1989-09-25
KR920008246B1 KR920008246B1 (en) 1992-09-25

Family

ID=12215017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8901414A KR920008246B1 (en) 1988-02-08 1989-02-08 A semiconductor memory circuit

Country Status (5)

Country Link
US (1) US5079746A (ko)
EP (1) EP0328458B1 (ko)
JP (1) JPH01204298A (ko)
KR (1) KR920008246B1 (ko)
DE (1) DE68915018T2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834257B2 (ja) * 1990-04-20 1996-03-29 株式会社東芝 半導体メモリセル
JPH07122989B2 (ja) * 1990-06-27 1995-12-25 株式会社東芝 半導体記憶装置
US5208780A (en) * 1990-07-17 1993-05-04 Kabushiki Kaisha Toshiba Structure of electrically programmable read-only memory cells and redundancy signature therefor
JP2564046B2 (ja) * 1991-02-13 1996-12-18 株式会社東芝 半導体記憶装置
US5276653A (en) * 1991-02-13 1994-01-04 Mckenny Vernon G Fuse protection circuit
JP2660111B2 (ja) * 1991-02-13 1997-10-08 株式会社東芝 半導体メモリセル
DE69222793T2 (de) * 1991-03-14 1998-03-12 Toshiba Kawasaki Kk Halbleiterspeicheranordnung
JP3181311B2 (ja) * 1991-05-29 2001-07-03 株式会社東芝 半導体記憶装置
JP3464803B2 (ja) * 1991-11-27 2003-11-10 株式会社東芝 半導体メモリセル
US5381364A (en) * 1993-06-24 1995-01-10 Ramtron International Corporation Ferroelectric-based RAM sensing scheme including bit-line capacitance isolation
US5787044A (en) * 1995-10-23 1998-07-28 Micron Technology, Inc. Memory-cell array and a method for repairing the same
KR100214462B1 (ko) * 1995-11-27 1999-08-02 구본준 반도체메모리셀의 라이트 방법
US6188239B1 (en) * 1996-08-12 2001-02-13 Micron Technology, Inc. Semiconductor programmable test arrangement such as an antifuse to ID circuit having common access switches and/or common programming switches
US5909049A (en) * 1997-02-11 1999-06-01 Actel Corporation Antifuse programmed PROM cell

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5828750B2 (ja) * 1979-12-25 1983-06-17 富士通株式会社 半導体装置
EP0229081A4 (en) * 1985-07-09 1990-03-22 Motorola Inc ADAPTABLE LINE DRIVER CIRCUIT AND OUTPUT CIRCUIT FOR PROGRAMMABLE READ-ONLY MEMORY.
US4782466A (en) * 1985-09-04 1988-11-01 Fujitsu Limited Programmable semiconductor read only memory device

Also Published As

Publication number Publication date
DE68915018D1 (de) 1994-06-09
KR920008246B1 (en) 1992-09-25
US5079746A (en) 1992-01-07
EP0328458A2 (en) 1989-08-16
JPH01204298A (ja) 1989-08-16
EP0328458B1 (en) 1994-05-04
DE68915018T2 (de) 1994-08-18
EP0328458A3 (en) 1992-01-02

Similar Documents

Publication Publication Date Title
KR890013652A (ko) 반도체 메모리 회로
KR940002859B1 (ko) 반도체 메모리장치에서의 워드라인 구동회로
US4185321A (en) Semiconductor memory with pulse controlled column load circuit
US4733371A (en) Semiconductor memory device with high voltage switch
KR920010654A (ko) 결함구제회로를 갖는 반도체 메모리
KR940022571A (ko) 불휘발성 반도체 기억장치
JPS6425394A (en) Nonvolatile semiconductor memory device
JPS5542307A (en) Semiconductor memory unit
DE4334263B4 (de) Generatorschaltung für eine negative Vorspannung für ein Halbleiterspeicherbauelement
KR20010073605A (ko) 반도체 메모리 장치의 고전압 방전회로
KR860008559A (ko) 반도체 기억장치
KR850004855A (ko) 반도체 메모리 장치
KR850003617A (ko) 프로그램어블 리드-온리 메모리장치
WO1986007183A1 (en) Dynamic memory with increased date retention time
US5383155A (en) Data output latch control circuit and process for semiconductor memory system
EP0210260B1 (en) Semiconductor memory with boosted word line
KR920017118A (ko) 불휘발성 반도체 기억장치
GB847305A (ko)
CN108091356A (zh) 具有减小峰值的唤醒电流的存储器胞元
JPS57143795A (en) Nonvolatile semiconductor storage device
JPS55101185A (en) Semiconductor memory device
KR930003161A (ko) 반도체 메모리의 리던던시 회로
Kumar et al. A sub-0.5 v reliability aware-negative bitline write-assisted 8t dp-sram and wl strapping novel architecture to counter dual patterning issues in 10nm finfet
KR940010081A (ko) 반도체 메모리장치
KR970006013B1 (ko) 페이지 프로그램 모드의 알고리즘 인터페이스 회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee