KR890010919A - 샘플된 아날로그 전기신호 처리용 회로장치 - Google Patents

샘플된 아날로그 전기신호 처리용 회로장치 Download PDF

Info

Publication number
KR890010919A
KR890010919A KR1019880017089A KR880017089A KR890010919A KR 890010919 A KR890010919 A KR 890010919A KR 1019880017089 A KR1019880017089 A KR 1019880017089A KR 880017089 A KR880017089 A KR 880017089A KR 890010919 A KR890010919 A KR 890010919A
Authority
KR
South Korea
Prior art keywords
current
output
input
circuit
memory cell
Prior art date
Application number
KR1019880017089A
Other languages
English (en)
Other versions
KR960005365B1 (ko
Inventor
배리 휴즈 죤
Original Assignee
이반 밀러 레르너
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이반 밀러 레르너, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 이반 밀러 레르너
Publication of KR890010919A publication Critical patent/KR890010919A/ko
Application granted granted Critical
Publication of KR960005365B1 publication Critical patent/KR960005365B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/028—Current mode circuits, e.g. switched current memories

Abstract

내용 없음

Description

샘플된 아날로그 전기신호 처리용 회로장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 아날로그 전기 신호를 처리하기 위한 회로 장치의 개략적 형태의 블럭도.
제2도는 제1도에 도시된 회로 장치에 사용하기 적합한 정지 모듈의 제1실시예를 도시하는 도면.
제3도는 제1도에 도시된 회로장치에 사용하기 적합한 정지 모듈의 제2실시예를 도시하는 도면.

Claims (34)

  1. 각 샘플은 전류의 형태이며, 회로 장치는 하나 또는 그 이상의 이전 샘플 주기에서 입력 샘플 전류로 유도된 전류를 선정된 비율로 현 샘플 주기의 입력 샘플 전류에 결합하기 위한 수단과 연속적인 샘플 주기에서 결합수단에 의하여 발생된 결합 전류로부터 처리된 출력 신호를 유도하기 위한 수단을 구비하며, 샘플된 아날로그 전기 신호 처리용 장치에 있어서, 회로장치는 다수의 회로 모듈을 구비하며, 각 회로 모듈은 양 지향성 입력신호전류를 수신하기 위한 전류 입력 및 양 지향성 출력신호 전류를 제공하기 위한 전류 출력 회로 모듈로 처리하기 위한 단 지향성 전류를 발생하도록 양 지향성 입력 신호 전류에 바이어스 전류를 부가하는 수단, 회로 모듈의 전류 출력에서 양 지향성 신호 전류를 발생하도록 처리된 단 지향성 전류로부터 스케일된 바이어스 전류를 감산하는 수단을 구비하는 것을 특징으로 하는 샘플된 아날로그 전기신호 처리용 회로장치.
  2. 제1항에 있어서, 회로 모듈의 하나는 이전의 샘플링 주기내 입력에 인가 되는 회로의 스케일된 변이를 하나의 샘플링 주기 출력에서 재생할 수 있는 회로 메모리 모듈을 구비하는 것을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로장치.
  3. 제2항에 있어서, 전류 메모리 모듈은 전류 입력, 전류 출력을 구비하며 또한 제1및 제2비-오버래핑 클럭 신호에 의해 제어되는 제1 및 제2스위치와 제1및 제2메모리셀을 구비하며 전류 입력은 제1스위치에 의하여 제1메모리 셀에 접속되며 제1메모리 셀은 제2스위치에 의하여 제2메모리 셀에 접속되며, 제2메모리 셀의 출력은 회로 출력에 접속되는 것을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로.
  4. 제3항에 있어서, 각 메모리 셀은 게이트와 소스 전극사이에 접속된 캐패시터를 갖는 전계효과 트랜지스터를 구비하는 것을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로 장치.
  5. 제4항에 있어서, 각 메모리 셀에서 전계효과 트랜지스터는 전류 미러 회로의 출력 브랜치를 형성하는 것을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 장치.
  6. 제5항에 있어서, 제1및 제2스위치는 전류 미러의 입력 및 출력 브랜치를 절연하도록 배열되고 제1전류 미러의 출력 브랜치는 제2전류 미러의 입력 미러의 입력 브랜치에 접속되는 것을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로장치.
  7. 제5항 또는 6항에 있어서, 전류 미러 회로의 최소한 하나의 입력과 출력 브랜치 사이에서 비-유니티 전류 비율을 가지는 것을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로장치.
  8. 제5항 내지 7항중 어느 한 항에 있어서, 제2전류 미러는 다수의 출력 브랜치를 가지는 것을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로장치.
  9. 제2항에 있어서, 전류 메모리 모듈은 입력, 출력을 갖는 제1메모리 셀을 구비하며, 트랜지스터의 메인 전류 도통 통로에 제1메모리의 입력을 접속하기 위하여 샘플 주기의 제1부분동안 도통하는 제1스위치를 구비하는 수단, 전류 유지 수단에 제1스위치의 접합부와 트랜지스터의 메인 전류 도통 통로를 접속하기 위하여 제1부분동안 도통하는 제2스위치를 구비하는 수단, 샘플 주기의 제2부분동안 제 1메모리 셀의 출력에 트랜지스터의 메인 전류 도통 통로를 접속하는 수단, 제 2 메모리 셀은 제 1메모리 셀의 출력에 결합된 입력 및 전류 메모리 모듈의 출력에 결합된 출력을 가지며, 제1메모리 셀의 입력에 전류 메모리 모듈이 입력을 접속하는 수단을 구비하는 것을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로장치.
  10. 제9항에 있어서, 제 3 스위치가 도통할때 제1 메모리 셀에서의 출력은 이용할 수 있으며, 제 1메모리 셀의 출력에 트랜지스터의 메인 전류 도통 경로를 접속하는 수단은 제 1부분을 오버랩하지 않은 샘플 주기의 제 2 부분동안 도통하는 스위치를 구비하는 것을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로장치.
  11. 제10항에 있어서, 제2메로리 셀은 입력, 출력을 구비하며, 트랜지스터의 메인 전류 도통 통로에 제2메모리 셀의 력을 접속하기 위하여 샘플 주기의 제2부분동안 도통하는 제1스위치를 구비하는 수단, 전류 유지 수단에 제1스위치의 접합부 및 트랜지스터의 메인 전류 도통 통로를 접속시키기 위하여 제2부분동안 도통하는 제2스위치를 구비하는 수단, 제 2메모리 셀의 출력에 트랜지스터의 메인 전류 도통 경로를 접속시키기 위하여 제1부분을 오버랩하지 않은 샘플주기의 제 1부분동안 도통하는 스위치를 구비하는 수단을 구비하며, 제 3스위치가 도통할 때 전류 메모리로부터의 출력은 이용 가능한 것을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로장치.
  12. 제9 내지 11항중 어느 한 항에 있어서, 트랜지스터는 전계효과 트랜지스터이며, 전류 유지 수단은 게이트와 트랜지스터의 소스 전극 사이에 접속된 캐패시터를 구비하는 것을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로.
  13. 제12항에 있어서, 캐패시터는 트랜지스터의 게이트 소소 캐피시터인 것을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로장치.
  14. 제9항 내지 제13항중 어느 한 항에 있어서, 제1메모리 셀의 입력에 바이어스 전류를 제공하기 위한 수단, 제2메모리 셀 및 제3메모리 셀의 출력으로부터 대응 바이어스 전류를 수신하기 위한 수단을 구비하며, 상기 제 3메모리 셀은 제 2 메모리 셀에 의해 제공된 출력 전류를 감산하기 위하여 제 1메모리 셀의 입력에 제공된 바이어스 전류를 저장하도록 배열되는 것을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로장치.
  15. 제9항 내지 14항중 어느 한 항에 있어서, 제2메모리 셀은 하나 또는 그 이상의 출력을 구비하는 것을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로장치.
  16. 2내지 15항중의 어느 한 항에 있어서, 상기 제 2메모리 셀의 출력 전류에 따라 전류 미러 회로가 감산되는 것에 의해 발생된 출력 전류와, 상기 전류 메모리 모델의 많은 출력에 따라 다수의 출력을 갖는 전류 미러 회로의 입력에 연결된 바이어스 전류원을 구비하고 적당하게 스케일된 바이어스 전류 감산을 위한 수단을 구비하는 것을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로 장치.
  17. 제2항 내지 16항중의 어는 한 항에 있어서, 상기 차동 전류 출력 응용을 위해 선택된 셀의 출력에 연결하기 위한 수단과 각각의 전류 메모리 셀에 차동 입력의 각각의 연결하기 위한 수단과, 다수의 전류 메모리 셀을 구비하고 차동 입력 및 출력을 구비하는 것을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로 장치.
  18. 선행된 항중 어느 한 항에 있어서, 입력에 공급된 양 지향성 전류 적분을 가능하게 하는 적분기 회로 모델을 구비하는 것을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로장치.
  19. 제18항에 있어서, 상기 적분기 회로 모델은 기억된 전류가 각 전류 입력 샘플에 더해지기 위해서 기억된 전류 출력에서 가산 장치까지 피드백 루프되고 제2항 내지 17항에서 처럼 전류 메모리 모델을 구비하는 것을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로장치.
  20. 제18항 또는 제19항에 청구된 적분기 회로에 있어서, 적분차동 입력 전류에 배열되어 있는 것을 특징으로 하는 적분기 회로.
  21. 선행된 항중 어느 한 항에 있어서, 출력에서 입력에 제공된 정류의 스케일된 변형 발생을 가능하게 하는 정적 모델을 구비하는 것을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로장치.
  22. 제21항에 있어서, 각각 스케일된 출력 발생을 가능하게 하기 위한 다수의 각 출력을 갖는 정적 모델을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로 장치.
  23. 제21항 또는 22항에 있어서, 상기 정적 모델에 의해 수행된 전류 가산 또는 감산을 전류에 가능하게 하기 위해 정적 모델을 제공된 다수의 입력 전류에 의한 다수의 입력을 구비하는 것을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로장치.
  24. 제21항 내지 23항중 어느 한 항에 있어서, 입력과 출력사이에서 전류 변형을 수행하는 정적 모델을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로장치.
  25. 제21항 내지 24항중 어느 한 항에 있어서, 상기 정적 모델을 전류 스케일링 회로를 구비하며, 상기 전류 스케일링 회로는 제1전류 미러 회로의 입력 브랜치에 공급되는 입력 전류를 위한 수단과, 제1 전류미러 회로의 입력 브랜치에 바이어스 전류 전송을 위한 수단과, 제1전류 미러 회로의 입력 브랜치에서 제2전류 미러 회로의 입력 브랜치까지의 전류 전송을 위한 수단과, 제2전류 미러 회로의 출력 브랜치에서 정적 모델의 출력까지의 전류 전송을 위한 수단과, 상기 스케일링 회로에 의해 발생된 출력 전류가 상기 스케일링 회로의 입력에 공급된 입력 전류의 스케일링 변화를 위해 제 2전류 회로의 출력 브랜치에 의해 발생된 상기 전류로부터 적당히 스케일링된 바이어스 전류 감산을 위한 수단을 구비하는 것을 특징으로 하는 샘플된 알날로그 전기 신호 처리용 회로장치.
  26. 제25항에 있어서, 상기 입력 전류에 제 1전류에 의해 발생된 전류를 가산 수단 및 제 2전류원을 구비하며, 바이어스 감산을 위한 수단은 제 2전류원 및 제 2전류원으로부터의 전류 가산 정션을 구비하며 제 2전류 미러의 출력 브랜치로부터 출력전류는 적당한 극에 공급되고 가산 정션의 스케일된 출력 전류를 유도하는 수단을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로장치.
  27. 제25항 또는 26항중 어느 한 항에 있어서, 상기 제 2전류 미러 회로는 다수의 출력을 구비하며, 상기 정적 모델은 다수의 출력에 따르며, 제 2 전류 미러 회로의 각 출력은 정적 모델의 출력에 대응되어 연결된 것을 특징으로 하는 샘플된 아나로그 전기 신호 처리용 회로장치.
  28. 제25항 내지 27항중 어느 한 항에 있어서, 상기 적당이 스케일된 바이어스 전류의 감산을 위한 수단은 제2전류 미러 회로의 다수의 출력에 대응된 다수의 출력을 갖는 전류 미러 회로에 연결된 바이어스 전류원과, 제2전류 미러 회로의 출력 전류의 대응으로부터 감산된 전류 미러 회로에 의해 발생된 출력 전류를 구비하는 것을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로장치.
  29. 제28항에 있어서, 상기 정적 모델은 출력에서 입력에 공급된 전류의 변환 발생을 위해 배열되어 있으며 반면에 상기 정적 모델은 입력은 제 1전류 미러 회로의 입력 대신에 전류 미러 회로의 입력에 연결된 것을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로 장치.
  30. 제28항에 있어서, 상기 정적 모델은 제 1전류 미러 회로의 입력에 연결된 제 2전류의 응용을 위한 제1입력을 갖으며 제 2전류로부터 제 1전류 감산을 위해 배열되어 있으며 상기 제 1전류의 응용을 위한 제 2입력은 전류 미러 회로의 입력에 연결되어 있으며, 하나 또는 더 많은 출력은 제 2전류 미러 회로의 출력 브랜치에 각각 연결된 것을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로장치.
  31. 제21항 내지 28항중 어느 한 항에 있어서, 상기 정적 모델은 차동 출력 전류 발생과 차동 입력 전류 처리를 위해 배열된 것을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로 장치.
  32. 제31항에 있어서, 상기 정적 모델은 자동 입력 전류 수신을 위한 제 1및 제 2입력과, 차동 출력 전류 발생을 위한 제 1및 제 2 출력과, 제 1전류 가산수단의 제 1입력에 정적 모델의 제 1입력 연결 수단과, 상기 제 1전류 가산 수단의 제 2입력에 제 1바이어스 전류원 연결 수단과, 제 1전류 미러 회로의 입력 브랜치에 제 1전류 가산 수단의 출력 연결 수단과, 제 2전류 가산 수단의 제1입력에 제 2입력 수단과, 상기 제2전류 가산 수단의 제 2입력에 제 2바이어스 전류원 연결 수단과, 제 2전류 미러 회로의 입력 브랜치에 제 2전류 가산수단의 출력에 연결된 수단과, 제 3전류 미러 회로의 입력 브랜치에 제1 전류 미러 회로의 제 1출력 브랜치에 연결된 수단과, 제 4의 전류 미러 회로의 입력 브랜치에 제 2전류 미러 회로의 제1출력 브랜치에 연결된 수단과, 제 3의 전류 가산 수단의 제 1입력에 제 1전류 미러 회로의 제 2출력 브랜치에 연결을 위한 수단과, 제 3전류 가산 수단의 제 2입력에 제 4전류 미러 회로의 출력 브랜치 연결을 위한 수단과, 제1출력에 제 3전류 가산 수단의 출력연결을 위한 수단과, 제 4전류 가산 수단의 제 1입력에 제 2전류 미러회로의 제 1브랜치 연결을 위한 수단과, 상기 제 4전류 가산 수단의 제 2입력에 상기 제 3전류 미러 회로의 출력 브랜치 연결을 위한 수단과, 상기 제 2출력에 제 4가산 수단의 출력 연결을 위한 수단을 구비하는 것을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로장치.
  33. 제32항에 있어서, 상기 정적 모델은 또한 다수의 차동 출력을 갖으며, 반면에 상기 전류 미러 회로의 각각은 적당한 가산 수단에 연결된 다수의 대응된 각각의 출력 브랜치를 구비하는 것을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로장치.
  34. 제32항에 있어서, 상기 정적 모델은 다수의 차동 입력을 갖으며, 각각의 차동 입력은 또한 제 1 및 제 2가산 수단의 입력에 연결된 것을 특징으로 하는 샘플된 아날로그 전기 신호 처리용 회로장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880017089A 1987-12-23 1988-12-21 샘플된 아날로그 전기 신호 처리용 회로 장치 KR960005365B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GB8729987 1987-12-23
GB8729987A GB2214018A (en) 1987-12-23 1987-12-23 Current mirror circuit arrangement
GB8816072A GB2216740B (en) 1987-12-23 1988-07-06 Circuit arrangement for processing sampled analogue electrical signals
GB8816072.6 1988-07-06

Publications (2)

Publication Number Publication Date
KR890010919A true KR890010919A (ko) 1989-08-11
KR960005365B1 KR960005365B1 (ko) 1996-04-24

Family

ID=10628941

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019880017089A KR960005365B1 (ko) 1987-12-23 1988-12-21 샘플된 아날로그 전기 신호 처리용 회로 장치
KR1019880017091A KR960005360B1 (ko) 1987-12-23 1988-12-21 샘플된 아날로그 전기 신호를 처리하기 위한 회로 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019880017091A KR960005360B1 (ko) 1987-12-23 1988-12-21 샘플된 아날로그 전기 신호를 처리하기 위한 회로 장치

Country Status (6)

Country Link
US (1) US4897596A (ko)
EP (1) EP0322074B1 (ko)
JP (1) JPH01202012A (ko)
KR (2) KR960005365B1 (ko)
DE (1) DE3888136T2 (ko)
GB (2) GB2214018A (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4958123A (en) * 1987-12-23 1990-09-18 U.S. Philips Corporation Circuit arrangement for processing sampled analogue electrical signals
GB2225885A (en) * 1988-12-08 1990-06-13 Philips Electronic Associated Integrator circuit
GB2225912B (en) * 1988-12-08 1993-09-08 Philips Electronic Associated Current mirror circuit
GB2228351A (en) * 1989-02-17 1990-08-22 Philips Electronic Associated Circuit arrangement for processing sampled analogue electrical signals
GB2231424A (en) * 1989-05-10 1990-11-14 Philips Electronic Associated Integrator circuit
GB2231423A (en) * 1989-05-10 1990-11-14 Philips Electronic Associated Integrator circuit
GB2235799A (en) * 1989-09-06 1991-03-13 Philips Electronic Associated Differentiator circuit
FR2678399B1 (fr) * 1991-06-27 1993-09-03 Thomson Composants Militaires Miroir de courant fonctionnant sous faible tension.
US5481180A (en) * 1991-09-30 1996-01-02 Sgs-Thomson Microelectronics, Inc. PTAT current source
US5451859A (en) * 1991-09-30 1995-09-19 Sgs-Thomson Microelectronics, Inc. Linear transconductors
EP0565806B1 (en) * 1992-04-16 1996-08-28 STMicroelectronics S.r.l. Accurate MOS threshold voltage generator
US5825167A (en) * 1992-09-23 1998-10-20 Sgs-Thomson Microelectronics, Inc. Linear transconductors
US5448156A (en) * 1993-09-02 1995-09-05 Texas Instruments Incorporated Low power voltage regulator
US5373249A (en) * 1993-11-10 1994-12-13 Motorola, Inc. Complementary cascode push-pull amplifier
US5444363A (en) * 1993-12-16 1995-08-22 Advanced Micro Devices Inc. Low noise apparatus for receiving an input current and producing an output current which mirrors the input current
US5477190A (en) * 1994-12-16 1995-12-19 Advanced Micro Devices, Inc. Low voltage linear output buffer operational amplifier
US5654665A (en) * 1995-05-18 1997-08-05 Dynachip Corporation Programmable logic bias driver
US5644269A (en) * 1995-12-11 1997-07-01 Taiwan Semiconductor Manufacturing Company Cascode MOS current mirror with lateral bipolar junction transistor to enhance ouput signal swing
FR2749967B1 (fr) * 1996-06-13 1998-09-25 Sgs Thomson Microelectronics Dispositif de lecture de cellules d'une memoire
US5793231A (en) * 1997-04-18 1998-08-11 Northern Telecom Limited Current memory cell having bipolar transistor configured as a current source and using field effect transistor (FET) for current trimming
GB9711060D0 (en) * 1997-05-30 1997-07-23 Philips Electronics Nv Current memory and circuit arrangement comprising current memories
GB9720712D0 (en) * 1997-10-01 1997-11-26 Philips Electronics Nv Current comparator
JP4000215B2 (ja) * 1998-03-24 2007-10-31 株式会社ルネサステクノロジ 充放電電流発生回路、チャージポンプ回路、ｐｌｌ回路およびパルス幅変調回路
US5959446A (en) * 1998-07-17 1999-09-28 National Semiconductor Corporation High swing current efficient CMOS cascode current mirror
US6124753A (en) 1998-10-05 2000-09-26 Pease; Robert A. Ultra low voltage cascoded current sources
US6169456B1 (en) * 1999-01-06 2001-01-02 Stmicroelectronics N.V. Auto-biasing circuit for current mirrors
JP2001100854A (ja) * 1999-10-01 2001-04-13 Toyota Autom Loom Works Ltd 定電圧電流回路
US6931605B2 (en) * 2001-03-28 2005-08-16 Council Of Scientific & Industrial Research Simulated circuit layout for low voltage, low paper and high performance type II current conveyor
DE10223562B4 (de) * 2002-05-27 2004-08-26 Xignal Technologies Ag Integrierte Schaltungsanordnung mit einer kaskodierten Stromquelle und einer Einstellschaltung zur Einstellung des Arbeitspunkts der kaskodierten Stromquelle
JP2006133869A (ja) * 2004-11-02 2006-05-25 Nec Electronics Corp Ｃｍｏｓカレントミラー回路および基準電流／電圧回路
WO2007043106A1 (ja) * 2005-09-30 2007-04-19 Fujitsu Limited バイアス回路
DE102006014655A1 (de) * 2006-03-28 2007-10-11 Micronas Gmbh Kaskoden-Spannungs-Erzeugung
TWI342993B (en) * 2007-08-16 2011-06-01 Princeton Technology Corp Method for stabilizing current source
JP5085233B2 (ja) * 2007-08-28 2012-11-28 ルネサスエレクトロニクス株式会社 基準電圧発生回路及びタイマ回路
US9746869B2 (en) 2013-12-05 2017-08-29 Samsung Display Co., Ltd. System and method for generating cascode current source bias voltage

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1592800A (en) * 1977-12-30 1981-07-08 Philips Electronic Associated Linear amplifier
JPS562017A (en) * 1979-06-19 1981-01-10 Toshiba Corp Constant electric current circuit
WO1981000928A1 (en) * 1979-09-27 1981-04-02 American Micro Syst Sample and hold circuit with offset cancellation
US4297646A (en) * 1980-01-25 1981-10-27 Motorola Inc. Current mirror circuit
JPS605085B2 (ja) * 1980-04-14 1985-02-08 株式会社東芝 カレントミラ−回路
FR2494519A1 (fr) * 1980-11-14 1982-05-21 Efcis Generateur de courant integre en technologie cmos
NL8103376A (nl) * 1981-07-16 1983-02-16 Philips Nv Weergeefinrichting.
US4374357A (en) * 1981-07-27 1983-02-15 Motorola, Inc. Switched capacitor precision current source
US4477782A (en) * 1983-05-13 1984-10-16 At&T Bell Laboratories Compound current mirror
EP0157607B1 (en) * 1984-04-02 1993-02-10 The Board Of Trustees Of The Leland Stanford Junior University Analog data storage system
US4550284A (en) * 1984-05-16 1985-10-29 At&T Bell Laboratories MOS Cascode current mirror
US4583037A (en) * 1984-08-23 1986-04-15 At&T Bell Laboratories High swing CMOS cascode current mirror
US4618815A (en) * 1985-02-11 1986-10-21 At&T Bell Laboratories Mixed threshold current mirror
JPS61212907A (ja) * 1985-03-18 1986-09-20 Fujitsu Ltd 半導体集積回路
US4667180A (en) * 1986-01-27 1987-05-19 General Datacomm, Inc. Continuous time domain analog-digital converter

Also Published As

Publication number Publication date
KR960005365B1 (ko) 1996-04-24
GB2214018A (en) 1989-08-23
EP0322074A2 (en) 1989-06-28
KR890010920A (ko) 1989-08-11
GB8729987D0 (en) 1988-02-03
DE3888136T2 (de) 1994-08-25
GB2216740B (en) 1992-02-05
GB2216740A (en) 1989-10-11
DE3888136D1 (de) 1994-04-07
EP0322074B1 (en) 1994-03-02
KR960005360B1 (ko) 1996-04-24
JPH01202012A (ja) 1989-08-15
EP0322074A3 (en) 1989-10-18
GB8816072D0 (en) 1988-08-10
US4897596A (en) 1990-01-30

Similar Documents

Publication Publication Date Title
KR890010919A (ko) 샘플된 아날로그 전기신호 처리용 회로장치
EP0322063A3 (en) Circuit arrangement for processing sampled analogue electrical signals
KR890005754A (ko) 샘플화된 아날로그 전류 축전용 회로장치
EP0383396A3 (en) Circuit arrangement for processing sampled analogue electrical signals
ATE63028T1 (de) Breitbandsignal-koppeleinrichtung.
KR910017809A (ko) 디지탈 신호 프로세서
KR940010421B1 (ko) 샘플 및 홀드 회로 장치
SE8502704L (sv) Dialogforfarande samt anordning for att genomfora forfarandet
GB1536571A (en) Semiconductor circuits
SE7705441L (sv) Anordning vid telefonanleggningar
JPH05504223A (ja) アナログ信号のための標本化回路
KR900005661A (ko) 병렬 vscf 전력시스탬의 dc 크기 방지용회로 및 방법
KR910010856A (ko) 주파수 변환기용 전원스위칭 회로
EP0084259A3 (en) Sample & hold circuit
KR900017007A (ko) 합성 비데오 신호 처리 장치
GB1392376A (en) Sampling and holding circuits
NL7602016A (nl) Schakeling in een beeldweergeefinrichting bevat- tende schakelmiddelen voor het opwekken van een afbuigstroom en voor het omzetten van een ingangs- gelijkspanning in een nagenoeg konstante uitgangs- voedingsgelijkspanning.
GB914528A (en) Improvements in or relating to electrical measuring apparatus
GB878649A (en) Improvements in circuit arrangements for clamping a signal to a reference potential
SU1203701A1 (ru) Преобразователь тока в частоту
SU777659A2 (ru) Устройство дл моделировани системы энергоснабжени
SU526058A1 (ru) Устройство преобразовани импульсов
SU919060A1 (ru) Ждущий многофазный мультивибратор
SU692067A1 (ru) Модул тор дл усилител посто нного тока
JPS5534505A (en) Signal detection circuit for integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040412

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee