KR890005738A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR890005738A
KR890005738A KR1019880011975A KR880011975A KR890005738A KR 890005738 A KR890005738 A KR 890005738A KR 1019880011975 A KR1019880011975 A KR 1019880011975A KR 880011975 A KR880011975 A KR 880011975A KR 890005738 A KR890005738 A KR 890005738A
Authority
KR
South Korea
Prior art keywords
address
block
semiconductor memory
memory device
blocks
Prior art date
Application number
KR1019880011975A
Other languages
English (en)
Other versions
KR920005121B1 (ko
Inventor
요지 와타나베
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR890005738A publication Critical patent/KR890005738A/ko
Application granted granted Critical
Publication of KR920005121B1 publication Critical patent/KR920005121B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store

Abstract

내용 없음

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1 실시예인 dRAM의 개략구성을 나타낸 도면.
제2도는 제1도에 도시한 dRAM의 동작을 설명하기 위한 타이밍도.
제3도는 제1도에 도시한 실시예에서 블록디코더의 구성예를 나타낸 도면.

Claims (6)

  1. 매트릭스상으로 배열된 다수개의 다이나믹형 메모리셀과 이들 메모리셀과 정보를 주고받도록 각각 센스앰프에 접속된 다수개의 비트선 및, 이들 비트선과 교차되도록 배치되어 메모리셀을 선택하는 다수개의 위드선을 구비한 반도체 기억장치에 있어서, 상기 다수의 메모리셀의 배열이 , 논리어드레스 평면상에서 서로 인접하는 행어드레스에 의해 선택되는 워드선이 서로 다른 블록에 배치되도록 하위행어드레스에 의해 선택되는 다수의 블록으로 분할되고, 각 블록마다 상위어드레스 워드선을 선택하는 행디코더와 비트선센스앰프를 갖추고서, 하나의 워드선상의 메모리셀을 엑세스할때에 동시에 인접하는 행어드레스에 의해 선택되는 다수개의 워드선의 전위를 상승시킴과 더불어 이들 워드선이 속하는 블록의 센스앰프를 활성화시키도록 된것을 특징으로 하는 반도체 기억장치.
  2. 제 1 항에 있어서, 상기 행어드레스가 외부단자로부터 입력되는 어드레스신호를 초기값으로서 받아들이면서 직렬 엑세스신호에 의해 카운트엎 또는 카운트다운되는 행어드레스카운터에 의해 출력되는 것을 특징으로 하는 반도체 기억장치.
  3. 제 1 항에 있어서, 상기 다수의 불록중 상기 하위행어드레스의 LSB로 부터 복수번까지의 어드레스에 의해 선택되는 불록이 상기 상위행어드레스의 버스와 상기 행디코더의 사이에서 바이패스회로 또는 1 가산회로로 기능하는 연산회로를 갖추고 있는 것을 특징으로 하는 반도체 기억장치.
  4. 제 1 항에 있어서, 상기 다수의 불록중 상기 하위행어드레스의 MSB로 부터 복수번까지의 어드레스에 의해 선택되는 불록이 상기 상위행어드레스의 버스와 상기 행디코더의 사이에서 바이패스회로 또는 1 감산회로로 기능하는 연산회로를 갖추고 있는 것을 특징으로 하는 반도체 기억장치.
  5. 제 1 항에 있어서, 상기 하위행어드레스 정보에 의거해서 블록을 활성화시키는 블록디코더는 불록이 활성화 되기전과 일단 활성화된 후에 그 디코더 기능이 변화되도록 구성된 것을 특징으로 하는 반도체 기억장치
  6. 제 1 항에 있어서, 열어드레스가 외부단자로부터 초기값을 받아들이는 열어드레스카운터의 출력인 것을 특징으로 하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880011975A 1987-09-16 1988-09-16 반도체 기억장치 KR920005121B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP231906 1987-09-16
JP62231906A JP2743997B2 (ja) 1987-09-16 1987-09-16 半導体記憶装置
JP87-231906 1987-09-16

Publications (2)

Publication Number Publication Date
KR890005738A true KR890005738A (ko) 1989-05-16
KR920005121B1 KR920005121B1 (ko) 1992-06-26

Family

ID=16930904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880011975A KR920005121B1 (ko) 1987-09-16 1988-09-16 반도체 기억장치

Country Status (2)

Country Link
JP (1) JP2743997B2 (ko)
KR (1) KR920005121B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238323A (ja) * 2008-03-27 2009-10-15 Fujitsu Microelectronics Ltd 半導体記憶装置、画像処理システムおよび画像処理方法
JP2015053094A (ja) * 2013-09-06 2015-03-19 株式会社東芝 半導体記憶装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60260086A (ja) * 1984-06-07 1985-12-23 工業技術院長 メモリ回路

Also Published As

Publication number Publication date
JP2743997B2 (ja) 1998-04-28
KR920005121B1 (ko) 1992-06-26
JPS6476496A (en) 1989-03-22

Similar Documents

Publication Publication Date Title
US4567579A (en) Dynamic memory with high speed nibble mode
US4542486A (en) Semiconductor memory device
KR870010551A (ko) 다이나믹 ram
KR900005441A (ko) 반도체 메모리 회로
KR970051182A (ko) 반도체 기억 장치
MY102152A (en) Semiconductor memory device
JPS5942396B2 (ja) 半導体メモリ装置
KR900000904A (ko) 반도체기억장치와 이것을 이용한 데이터패스(data path)
KR860003603A (ko) 반도체 메모리
GB1438861A (en) Memory circuits
KR870009384A (ko) 반도체 기억 장치
KR910003674A (ko) 반도체기억장치
KR910013285A (ko) 불휘발성 반도체메모리
KR870009392A (ko) 반도체 기억장치
US4198697A (en) Multiple dummy cell layout for MOS random access memory
US5926410A (en) Memory array architecture and method for dynamic cell plate sensing
KR920010624A (ko) 반도체기억장치
GB2031241A (en) Semiconductor data stores
CA1160742A (en) Static ram memory cell
KR880013070A (ko) 디지탈 신호처리장치
KR860006875A (ko) 반도체 장치
KR890005738A (ko) 반도체 기억장치
KR910006987A (ko) 반도체기억장치
EP0285125A2 (en) Semiconductor memory having a parallel input/output circuit
US4488260A (en) Associative access-memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070531

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee