KR890000967A - 지수차수 차이의 절대값의 근사법에 의해 실제적 감산과정을 가속화시키는 장치 및 방법 - Google Patents

지수차수 차이의 절대값의 근사법에 의해 실제적 감산과정을 가속화시키는 장치 및 방법 Download PDF

Info

Publication number
KR890000967A
KR890000967A KR1019880007418A KR880007418A KR890000967A KR 890000967 A KR890000967 A KR 890000967A KR 1019880007418 A KR1019880007418 A KR 1019880007418A KR 880007418 A KR880007418 A KR 880007418A KR 890000967 A KR890000967 A KR 890000967A
Authority
KR
South Korea
Prior art keywords
operand
subtraction
singular
difference value
moving
Prior art date
Application number
KR1019880007418A
Other languages
English (en)
Other versions
KR940002268B1 (ko
Inventor
이이.그로노우스키 포올
펭 빅터
모쉬 개브리엘로브 내컴
Original Assignee
마리에타 엠.에티어
디지탈 이큅먼트 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마리에타 엠.에티어, 디지탈 이큅먼트 코포레이션 filed Critical 마리에타 엠.에티어
Publication of KR890000967A publication Critical patent/KR890000967A/ko
Application granted granted Critical
Publication of KR940002268B1 publication Critical patent/KR940002268B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G06F7/485—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/544—Indexing scheme relating to group G06F7/544
    • G06F2207/5442—Absolute difference

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Executing Machine-Instructions (AREA)
  • Complex Calculations (AREA)

Abstract

내용 없음

Description

지수차수 차이의 절대값의 근사법에 의해 실제적 감산과정을 가속화시키는 장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 가산 및 감산 연산과 실제적 가산 및 실제적 감산 연산과의 관계를 나타내는 설명도.
제3도는 실제적 감산연산을 가속화시키기 위하여 이 실제적 감산연산이 분할될 수 있는 2개의 과정을 나타내는 설명도.
제7도는 본 발명에 의한 장치를 나타내는 블럭 다이어그램이다.

Claims (17)

  1. 이동소수점 실제적 가산을 행하기 위한 가산수단과 ; 피연산함수의 지수차수(exponent argument) 신호에 응답함으로써 정확한 최종적인 단수(fraction) 결과를 지정하기 위한 제1감산수단과, 상기 피연산함수의 지수차수 신호의 부분집합에 응답함으로써 가능한 최종적인 단수 결과들을 제공하기 위한 제2감산수단과, 상기 제1감산수단 및 상기 제2감산수단에 응답함으로써 상기의 가능한 최종적인 단수 결과들로부터 상기의 정확한 최종적인 단수 결과를 선택하기 위한 선택수단을 포함하며, 이동소수점 실제적 감산을 행하기 위한 감산수단으로 구성되는, 이동소수점 가산 및 감산 연산을 행하기 위한 장치.
  2. 제1항에 있어서, 상기 제2감산수단에는, 2개 피연산함수 단수들로부터 결합된 피연산함수 단수를 제공하기 위한 결합수단과, 상기 피연산함수 지수신호의 부분집합들의 차이를 결정하기 위한 차이수단이 있으며, 상기 결합수단은 상기 차이수단으로부터의 출력신호에 의해 제어되도록 되어 있는 이동소수점 가산 및 감산연산을 행하기 위한 장치.
  3. 제2항에 있어서, 상기의 가능한 최종적인 단수 결과들이 피연산함수 단수들 및 상기 결합된 피연산함수 단수인, 이동소수점 가산 및 감산 연산을 행하기 위한 장치.
  4. 제3항에 있어서, 상기 피연산함수 지수신호의 부분집합이, 피연산함수 단수를 나타내는 위치들의 갯수보다 큰 수치량을 저장할 수 있는, 이동소수점 가산 및 감산연산을 행하기 위한 장치.
  5. 제3항에 있어서, 상기 제1및 상기 제2감산수단이 병렬로 작동하도록 되어 있는, 이동소수점 가산 및 감산 연산을 행하기 위한 장치.
  6. 제1항에 있어서, 상기 제2감산수단은, 상기 제1감산수단의 작동과 병렬로 계산됨을 필요로 하는 가능한 최종적인 단수 결과를 결정하도록 되어 있는, 이동소수점 가산 및 감산 연산을 행하기 위한 장치.
  7. 제1항에 있어서, 피연산함수 단수의 부호에 응답함으로써 실제적 가산 및 실제적 감산 연산중의 하나를 선택해내기 위한 연산수단을 더욱 포함하는, 이동소수점 가산 및 감산 연산을 행하기 위한 장치.
  8. 2개의 피연산함수 단수들을 어떻게 결합시킬 것인가를 결정하는 제1차이값을 2개 피연산함수의 지수차수 신호의 차이로서 결정하고, 상기 2개 피연산함수 단수들의 가능한 결합을 정의하는 제2차이값을 상기 2개 피연산함수의 지수신호의 부분집합의 차이로서 결정하고, 상기 가능한 피연산함수의 결합과 상기 피연산 함수들의 하나로부터 정확한 최종적인 단수 결과를 선택하는 단계들로 구성되는, 이동소수점 피연산함수에 대해 실제적 감산 연산을 행하기 위한 방법.
  9. 제8항에 있어서, 상기 제1차이값을 결정하는 상기 단계와 병렬로, 상기 가능한 피연산함수 결합의 계산을 시작하는 단계를 더욱 포함하는, 실제적 감산 연산을 행하기 위한 방법.
  10. 제8항에 있어서, 피연산함수 단수의 비트위치의 갯수보다 큰 수치량을 나타낼 수 있는 다수의 최하위 비트의 상기 피연산함수 지수차수 부분집합을 선택하는 단계를 더욱 포함하는, 실제적 감산 연산을 행하기 위한 방법.
  11. 제8항에 있어서, 상기의 선택단계를 상기 제1차이값에 의해 제어하는 단계를 더욱 포함하는, 실제적 감산 연산을 행하기 위한 방법.
  12. 제8항에 있어서, 상기 제2차이값을 이용하여 상기 피연산함수 단수들의 이동을 제어하는 단계와, 상기 피연산함수들을 감산회로에 가하여 주는 단계를 더욱 포함하는, 실제적 감산 연산을 행하기 위한 방법.
  13. 피연산함수 지수차수 신호들 사이의 제1차이값을 결정하기 위한 제1감산수단과, 상기 피연산함수 지수차수 신호들의 선택된 부분집합 사이의 제2차이값을 결정하기 위한 제2감산수단과, 상기 제2차이값에 응답함으로써 자신에게 가하여진 피연산함수 단수들 사이의 제3차이값을 결정하기 위한 제3감산수단과, 상기 제3차이값과 상기 피연산함수 단수들중의 하나를 선택하기 위한 선택수단으로 구성되는, 이동소수점 피연산 함수들에 대해 실제적 감산 연산을 실시하기 위한 장치.
  14. 제13항에 있어서, 이동수단을 더욱 포함하며, 또한 상기 제3감산수단에 가하여진 상기 피연산함수 단수들은 상기 제2차이값에 의해 결정된 양만큼 상기 이동수단에 의해 이동되도록 되어 있는, 실제적 감산 연산을 실시하기 위한 장치.
  15. 제14항에 있어서, 상기 선택수단이 상기 제1차이값에 응답하도록 되어 있는, 실제적 감산 연산을 실시하기 위한 장치.
  16. 제15항에 있어서, 상기 부분집합은 상기 피연산함수 지수차수의 다수의 최하위 신호를 포함하며, 상기 다수는 적어도 상기 피연산함수 단수들의 비트위치의 갯수보다 큰 수치량을 나타내기에 충분할 정도로 큰 것으로 되어 있는, 실제적 감산 연산을 실시하기 위한 장치.
  17. 제16항에 있어서, 상기 이동수단에는, 상기 피연산함수 단수들을 0 및 1 비트위치만큼 이동시키기 위한 제1이동수단과, 상기 피연산함수 단수들을 1비트 위치보다 크게 이동시키기 위한 제2이동수단이 포함되어 있는, 실제적 감산연산을 실시하기 위한 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880007418A 1987-06-19 1988-06-20 지수 변수차의 절대값의 근사법에 의해 부동 소수점의 실제 감산 과정을 가속화시키는 장치 및 방법 KR940002268B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/064,835 US4858165A (en) 1987-06-19 1987-06-19 Apparatus and method for acceleration of effective subtraction procedures by the approximation of the absolute value of the exponent argument difference
US064,835 1987-06-19
US64,835 1987-06-19

Publications (2)

Publication Number Publication Date
KR890000967A true KR890000967A (ko) 1989-03-17
KR940002268B1 KR940002268B1 (ko) 1994-03-19

Family

ID=22058542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880007418A KR940002268B1 (ko) 1987-06-19 1988-06-20 지수 변수차의 절대값의 근사법에 의해 부동 소수점의 실제 감산 과정을 가속화시키는 장치 및 방법

Country Status (8)

Country Link
US (1) US4858165A (ko)
EP (1) EP0296071B1 (ko)
JP (1) JPS6486237A (ko)
KR (1) KR940002268B1 (ko)
AU (2) AU1813988A (ko)
CA (1) CA1294055C (ko)
DE (1) DE3852217T2 (ko)
IL (1) IL86793A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0776911B2 (ja) * 1988-03-23 1995-08-16 松下電器産業株式会社 浮動小数点演算装置
US4994996A (en) * 1989-02-03 1991-02-19 Digital Equipment Corporation Pipelined floating point adder for digital computer
US5432727A (en) * 1989-11-02 1995-07-11 Intergraph Corporation Apparatus for computing a sticky bit for a floating point arithmetic unit
JPH0748176B2 (ja) * 1990-01-24 1995-05-24 インターナショナル・ビジネス・マシーンズ・コーポレイション 浮動小数点算術演算方法及び装置
US5117384A (en) * 1990-01-24 1992-05-26 International Business Machines Corporation Method and apparatus for exponent adder
DE69130627T2 (de) * 1990-09-07 1999-09-09 Nec Corp. Schaltung zur Bestimmung des Betrags der Verschiebung in einen Gleitkommarechner, welche nur wenig Hardware braucht und mit hoher Geschwindigkeit zu betreiben ist
US5247471A (en) * 1991-12-13 1993-09-21 International Business Machines Corporation Radix aligner for floating point addition and subtraction
US5742533A (en) * 1996-05-21 1998-04-21 International Business Machines Corporation Method and apparatus for modulus error checking
US6226271B1 (en) 1997-09-26 2001-05-01 Ericsson Inc. Received signal strength determination method, apparatus and computer program products
US5944774A (en) * 1997-09-26 1999-08-31 Ericsson Inc. Methods apparatus and computer program products for accumulating logarithmic values

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS595346A (ja) * 1982-06-30 1984-01-12 Fujitsu Ltd 演算制御方式
JPS59188740A (ja) * 1983-04-11 1984-10-26 Hitachi Ltd フロ−テイング加算器
JPS59226944A (ja) * 1983-06-09 1984-12-20 Fujitsu Ltd 浮動小数点デ−タ加減算方式
CA1229415A (en) * 1983-12-09 1987-11-17 Masayuki Ikeda Floating-point addition/subtraction system
US4639887A (en) * 1984-02-24 1987-01-27 The United States Of America As Represented By The United States Department Of Energy Bifurcated method and apparatus for floating point addition with decreased latency time
US4758974A (en) * 1985-01-29 1988-07-19 American Telephone And Telegraph Company, At&T Bell Laboratories Most significant digit location

Also Published As

Publication number Publication date
DE3852217D1 (de) 1995-01-12
US4858165A (en) 1989-08-15
JPS6486237A (en) 1989-03-30
IL86793A (en) 1991-06-10
CA1294055C (en) 1992-01-07
KR940002268B1 (ko) 1994-03-19
EP0296071B1 (en) 1994-11-30
DE3852217T2 (de) 1995-06-08
AU1813988A (en) 1988-12-22
EP0296071A2 (en) 1988-12-21
JPH0545980B2 (ko) 1993-07-12
AU8809891A (en) 1992-01-23
EP0296071A3 (en) 1991-01-30
IL86793A0 (en) 1988-11-30

Similar Documents

Publication Publication Date Title
KR910010301A (ko) 명령 지정방법 및 실행장치
EP0212571A3 (en) Method and circuit for performing discrete transforms
KR900002169A (ko) 부동 소수점 연산장치
KR890000967A (ko) 지수차수 차이의 절대값의 근사법에 의해 실제적 감산과정을 가속화시키는 장치 및 방법
KR890002756A (ko) 데이타 처리가속기
KR900005284A (ko) 부동 소수점 승산용 스티키 비트 예측기
KR880014470A (ko) 승산기 어레이 회로에서의 시프트 연산 수행장치 및 방법
CA1286779C (en) Apparatus and method for an extended arithmetic logic unit for expediting selected floating point operations
KR890000966A (ko) 실제적 감산과정을 가속화시킴에 의하여 이동소수점 가산 및 감산 연산을 가속화시키는 장치 및 방법
ATE6176T1 (de) Verfahren zum ermitteln eines numerischen rechenergebnisses in gleitkommadarstellung mit der anzahl der richtigen signifikativen ziffern und numerische recheneinrichtung zur durchfuehrung dieses verfahrens.
US3210737A (en) Electronic data processing
US4410956A (en) Exponential operation device
US3846626A (en) Electronic desk calculator with verification function
KR890015120A (ko) 부동 소숫점 표기를 기초로 하는 연산회로
US3825736A (en) Calculator with provision for efficiently manipulating factors and terms
US3775601A (en) Arithmetic system for use in electronic calculator
JP2951685B2 (ja) 固定小数点演算器
DE3889356D1 (de) Mustererkennungsgerät, das nach einer zusammengesetzten Ähnlichkeitsmethode arbeitet.
KR910005150A (ko) 계산기 및 이 계산기에 이용되는 연산방법
JPS59184944A (ja) 丸め演算方式
GB1114503A (en) Improvements in or relating to data handling apparatus
JPS57121749A (en) Fraction computer
JPS5911947B2 (ja) 電子式卓上計算機
NO905091D0 (no) Prosesser og innretninger til aa utfoere aritmetiske operasjoner paa samme maate som og med funksjonen til en elektronisk kalkulator.
JP3137636B2 (ja) データ処理装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19880620

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19900417

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19880620

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19930729

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19940223

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19940610

NORF Unpaid initial registration fee
PC1904 Unpaid initial registration fee