DE69130627T2 - Schaltung zur Bestimmung des Betrags der Verschiebung in einen Gleitkommarechner, welche nur wenig Hardware braucht und mit hoher Geschwindigkeit zu betreiben ist - Google Patents

Schaltung zur Bestimmung des Betrags der Verschiebung in einen Gleitkommarechner, welche nur wenig Hardware braucht und mit hoher Geschwindigkeit zu betreiben ist

Info

Publication number
DE69130627T2
DE69130627T2 DE69130627T DE69130627T DE69130627T2 DE 69130627 T2 DE69130627 T2 DE 69130627T2 DE 69130627 T DE69130627 T DE 69130627T DE 69130627 T DE69130627 T DE 69130627T DE 69130627 T2 DE69130627 T2 DE 69130627T2
Authority
DE
Germany
Prior art keywords
value
higher value
equal
shift amount
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69130627T
Other languages
English (en)
Other versions
DE69130627D1 (de
Inventor
Shingo Ishihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE69130627D1 publication Critical patent/DE69130627D1/de
Application granted granted Critical
Publication of DE69130627T2 publication Critical patent/DE69130627T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G06F7/485—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
    • G06F5/012—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising in floating-point computations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Complex Calculations (AREA)
  • Executing Machine-Instructions (AREA)
  • Manipulation Of Pulses (AREA)

Description

  • Die Erfindung betrifft eine Verschiebungsbetragsberechnungsschaltung zur Verwendung in einer Gleitkomma-Arithmetikeinheit zur Durchführung von Gleitkomma-Arithmetik erster und zweiter Eingangsdaten, die jeweils in einer Gleitkommadarstellung dargestellt sind.
  • Wie als Stand der Technik bekannt ist, wird eine Gleitkomma-Arithmetikeinheit bei der Durchführung von Gleitkomma- Arithmetik erster und zweiter Eingangsdaten verwendet. Die Gleitkomma-Arithmetik kann Gleitkomma-Addition, Gleitkomma- Subtraktion usw. sein. Die ersten und die zweiten Eingangsdaten bestehen aus einem ersten und einem zweiten Exponententeil und einem ersten und einem zweiten Mantissenteil. Sowohl der erste als auch der zweite Mantissenteil ist N Bits lang, wobei N eine erste vorbestimmte natürliche Zahl darstellt, die größer als 2n-1 ist und nicht größer als 2n ist, wobei n eine vorbestimmte positive ganze Zahl darstellt. Sowohl der erste als auch der zweite Exponententeil ist M Bits lang, wobei M eine zweite vorbestimmte natürliche Zahl darstellt, die größer als die vorbestimmte positive ganze Zahl plus eins ist.
  • Im allgemeinen werden die Gleitkommas des ersten und des zweiten Mantissenteils bei der Durchführung der Gleitkomma-Addition/Subtraktion angeglichen oder ausgerichtet. Zu diesem Zweck weist die Gleitkomma-Arithmetikeinheit eine Verschiebungsbetragsberechnungsschaltung zur Berechnung eines Verschiebungsbetrags auf, der für diese Angleichung erforderlich ist. Der Verschiebungsbetrag besteht aus einem ersten und einem zweiten Rechtsverschiebungsbetrag zur Verwendung bei der Rechtsverschiebung des ersten bzw. zweiten Mantissenteils.
  • Wie später beschrieben wird, weist eine herkömmliche Verschiebungsbetragsberechnungsschaltung einen ersten und einen zweiten Exponentensubtrahierer, einen Exponentenkomparator, einen ersten und einen zweiten Selektor und ein erstes und ein zweites Register auf. Sowohl der erste als auch der zweite Exponentensubtrahierer wird mit allen M Bits des ersten und des zweiten Exponententeils versorgt. Die M Bits des ersten und des zweiten Exponententeils stellen eine erste bzw. zweite Zahl dar. Der erste Exponentensubtrahierer subtrahiert die erste Zahl von der zweiten Zahl, um ein erstes Differenzsignal zu erzeugen, das ein erstes Subtraktionsergebnis darstellt. Der zweite Exponentensubtrahierer subtrahiert die zweite Zahl von der ersten Zahl, um ein zweites Differenzsignal zu erzeugen, das ein zweites Subtraktionsergebnis darstellt. Der Exponentenkomparator wird auch mit allen M Bits des ersten und des zweiten Exponententeils versorgt. Der Exponentenkomparator vergleicht die M Bits des ersten Exponententeils mit den M Bits des zweiten Exponententeils, um ein Vergleichsergebnissignal zu erzeugen, das ein Vergleichsergebnis anzeigt.
  • Der erste Selektor ist verbunden mit dem ersten Exponentensubtrahierer und dem Exponentenkomparator und wird mit einem Wertsignal versorgt, das einen Verschiebungsbetrag von null anzeigt. Als Antwort auf das Vergleichsergebnissignal wählt der erste Selektor entweder das erste Differenzsignal oder das Wertsignal, um ein erstes gewähltes Signal zu erzeugen. Der zweite Selektor ist mit dem zweiten Exponentensubtrahierer und dem Exponentenkomparator verbunden und wird mit dem Wertsignal versorgt. Als Antwort auf das Vergleichsergebnissignal wählt der zweite Selektor entweder das zweite Differenzsignal oder das Wertsignal als zweites gewähltes Signal. Das erste und das zweite Register sind mit dem ersten bzw. zweiten Selektor verbunden. Das erste Register hält das erste gewählte Signal als erstes gehaltenes Signal, um das erste gehaltene Signal als erstes Rechtsverschiebungsbetragssignal zu erzeugen, das den ersten Rechtsverschiebungsbetrag anzeigt. Das zweite Register hält das zweite gewählte Signal als zweites gehaltenes Signal, um das zweite gehaltene Signal als zweites Rechtsverschiebungsbetragssignal zu erzeugen, das den zweiten Rechtsverschiebungsbetrag anzeigt.
  • In der herkömmlichen Verschiebungsbetragsberechnungsschaltung muß sowohl der erste als auch der zweite Exponentensubtrahierer die Subtraktionsoperation mit allen M Bits des ersten und des zweiten Exponententeils ausführen. Wie bekannt, weist ein Addierer/Subtrahierer eine Übertragserzeugungsschaltung zur Erzeugung von Übertragsdaten auf. Im allgemeinen führt der Addierer/Subtrahierer die Addition/Subtraktion aus, indem er die Übertragsdaten mittels der Übertragserzeugungsschaltung erzeugt und dann mittels der Übertragsdaten ein Addition/Subtraktionsergebnis erzeugt. Daher weist die herkömmliche Verschiebungsbetragsberechnungsschaltung den ersten und den zweiten Exponentensubtrahierer auf, von denen jeder einen mehrstufigen Aufbau hat. Der Grund dafür ist, daß sowohl der erste als auch der zweite Exponentensubtrahierer die Subtraktionsoperation mit allen M Bits des ersten und des zweiten Exponententeils ausführen muß. Dadurch ist die herkömmliche Verschiebungsbetragsberechnungsschaltung insofern nachteilig, als sowohl der erste als auch der zweite Exponentensubtrahierer einen großen Hardware-Umfang aufweist. Außerdem braucht sowohl der erste als auch der zweite Exponentensubtrahierer viel Zeit für die Subtraktion.
  • EP-A-0 296 071 beschreibt eine Vorrichtung und ein Verfahren zur Ausführung von Gleitkommaberechnungen, insbesondere Subtraktionsoperationen. Die Vorrichtung weist auf eine erste Subtraktionseinheit zum Bestimmen der Differenz zwischen allen Bits der beiden Operandenexponentenargumente. Außerdem weist sie eine weitere Subtraktionseinheit zum Bestimmen der Differenz zwischen einer Teilmenge der Operandenexponentenargumente auf. Die Teilmengendifferenz wird vor der Bestimmung der vollständigen Differenz zwischen den Operandenexponentenargumenten ermittelt. Die Teilmengendifferenz wird verwendet, um mit der Subtraktion der Differenzen zwischen verschiedenen Brüchen zu beginnen. Wenn sich die vollständige Operandenargumentdifferenz von der Teilmengenoperandenargumentdifferenz unterscheidet, ist der Bruch mit dem richtigen Ergebnis einer der Operandenbrüche.
  • EP-A-0 438 962 betrifft ein Verfahren und eine Vorrichtung für Exponentenaddierer. Dieses Dokument ist erst nach dem Prioritätsdatum der vorliegenden Anmeldung veröffentlicht worden und stellt ein bekanntes Dokument nach Artikel 54 (3) EPÜ für die benannten Staaten Deutschland, Frankreich und Großbritannien dar. Die Vorrichtung wird verwendet zur Bestimmung der Differenz zwischen zwei Exponenten zweier Gleitkommazahlen. Der Exponent jeder Zahl ist in zwei Abschnitte geteilt. Ein oberer Abschnitt enthält die höchstwertigen Bits und ein unterer Abschnitt enthält die niedrigstwertigen Bits. Die Zahl der Bits im unteren Abschnitt steht im Zusammenhang mit der Zahl der Bits im gebrochenen Teil jeder Gleitkommazahl. Um Differenzen zu bestimmen, die eine Verschiebung bei einem der Exponenten erfordern, wird auf der Grundlage dessen, welche von mehreren Zuständen in bezug auf die Differenz zwischen den oberen Abschnitten vorliegen, eine der Differenzen zwischen den unteren Abschnitten der Exponenten gewählt. Vorteilhafterweise wird eine Gruppe von Addierern verwendet, die so breit sind wie die Zahl der Bits im unteren Abschnitt jedes Exponenten.
  • Es ist daher eine Aufgabe der Erfindung, eine Verschiebungsbetragsberechnungsschaltung bereitzustellen, die einen einfachen Aufbau hat.
  • Es ist eine weitere Aufgabe der Erfindung, eine Verschiebungsbetragsberechnungsschaltung bereitzustellen, die von der beschriebenen Art und in der Lage ist, einen Verschiebungsbetrag schnell oder zügig zu berechnen, der zum Angleichen von Gleitkommas von zwei Mantissenteilen erforderlich ist.
  • Diese Aufgaben werden mit den Merkmalen von Anspruch 1 bzw. 14 gelöst.
  • Andere Aufgaben der Erfindung werden in der nachstehenden Beschreibung deutlich.
  • Bei der Beschreibung des Grundgedankens eines Aspekts der Erfindung wird verständlich, daß eine Verschiebungsbetragsberechnungsschaltung zur Verwendung in eine Gleitkomma- Arithmetikeinheit zur Durchführung von Gleitkomma-Arithmetik erster und zweiter Eingangsdaten dient. Die ersten und die zweiten Eingangsdaten sind in einer Gleitkommadarstellung dar gestellt und bestehen aus einem ersten und einem zweiten Exponententeil und einem ersten und einem zweiten Mantissenteil. Sowohl der erste als auch der zweite Mantissenteil ist N Bits lang, wobei N eine erste vorbestimmte natürliche Zahl darstellt, die größer als 2n-1 und nicht größer als 2n ist, wobei n eine vorbestimmte positive ganze Zahl darstellt. Sowohl der erste als auch der zweite Exponententeil ist M Bits lang, wobei M eine zweite vorbestimmte natürliche Zahl darstellt, die größer als die vorbestimmte positive ganze Zahl plus eins ist. Die Verschiebungsbetragsberechnungschaltung dient zur Berechnung eines Verschiebungsbetrags, der zum Angleichen des Gleitkommas des ersten und des zweiten Mantissenteils erforderlich ist. Der Verschiebungsbetrag besteht aus einem ersten und einem zweiten Rechtsverschiebungsbetrag zur Verwendung bei der Rechtsverschiebung des ersten bzw. zweiten Mantissenteils.
  • Gemäß dem oben erwähnten Aspekt der Erfindung, weist die oben beschriebene Verschiebungsbetragsberechnungsschaltung einen ersten Subtrahierer auf, der mit niedrigeren (n + 1) Bits des ersten und des zweiten Exponententeils versorgt wird. Die niedrigeren (n + 1) Bits des ersten und des zweiten Exponententeils stellen die erste bzw. zweite niedrigere Zahl dar. Der erste Subtrahierer subtrahiert die erste niedrigere Zahl von der zweiten niedrigeren Zahl, um ein erstes Differenzsignal zu erzeugen, das ein erstes Subtraktionsergebnis darstellt. Versorgt mit den niedrigeren (n + 1) Bits des ersten und des zweiten Exponententeils, subtrahiert ein zweiter Subtrahierer die zweite niedrigere Zahl von der ersten niedrigeren Zahl, um ein zweites Differenzsignal zu erzeugen, das ein zweites Subtraktionsergebnis darstellt. Versorgt mit dem ersten und dem zweiten Exponententeil, vergleicht eine Vergleichseinrichtung den ersten Exponententeil mit dem zweiten Exponententeil, um ein Vergleichsergebnissignal zu erzeugen, das ein Vergleichsergebnis anzeigt. Verbunden mit dem ersten Subtrahierer und der Vergleichseinrichtung und versorgt mit einem ersten Wertsignal, das einen Verschiebungsbetrag von null anzeigt, und einem zweiten Wertsignal, das einen Verschiebungsbetrag anzeigt, der größer als die erste vorbestimmte natürliche Zahl ist, wählt ein erster Selektor, als Antwort auf das Vergleichsergebnissignal, entweder das erste Differenzsignal oder das erste oder das zweite Wertsignal, um ein erstes gewähltes Signal als erstes Rechtsverschiebungsbetragssignal zu erzeugen, das den ersten Rechtsverschiebungsbetrag anzeigt. Verbunden mit dem zweiten Subtrahierer und der Vergleichseinrichtung und versorgt mit dem ersten und dem zweiten Wertsignal, wählt ein zweiter Selektor, als Antwort auf das Vergleichsergebnissignal, entweder das zweite Differenzsignal oder das erste oder das zweite Wertsignal, um ein zweites gewähltes Signal als zweites Rechtsverschiebungsbetragssignal zu erzeugen, das den zweiten Rechtsverschiebungsbetrag anzeigt.
  • Bei der Beschreibung des Grundgedankens eines anderen Aspekts der Erfindung wird verständlich, daß ein Verfahren zur Berechnung eines Verschiebungsbetrags zur Verwendung in einer Gleitkomma-Arithmetikeinheit dient, die Gleitkomma-Arithmetik erster und zweiter Eingangsdaten durchführt. Die ersten und die zweiten Eingangsdaten sind in einer Gleitkommadarstellung dargestellt und bestehen aus einem ersten und einem zweiten Exponententeil und einem ersten und einem zweiten Mantissenteil. Sowohl der erste als auch der zweite Mantissenteil ist N Bits lang, wobei N eine erste vorbestimmte natürliche Zahl darstellt, die größer als 2n-1 und nicht größer als 2n ist, wobei n eine vorbestimmte positive ganze Zahl darstellt. Sowohl der erste als auch der zweite Exponententeil ist M Bits lang, wobei M eine zweite vorbestimmte natürliche Zahl darstellt, die größer als die vorbestimmte positive ganze Zahl plus eins ist. Der Verschiebungsbetrag ist erforderlich zum Ausgleichen des Gleitkommas des ersten und des zweiten Mantissenteils. Der Verschiebungsbetrag besteht aus einem ersten und einem zweiten Rechtsverschiebungsbetrag zur Verwendung bei der Rechtsverschiebung des ersten bzw. zweiten Mantissenteils.
  • Gemäß dem anderen Aspekt dieser Erfindung, weist das oben beschriebene Verfahren die Schritte auf: (A) Vergleichen von höheren (M - n) Bits des ersten Exponententeils mit den höheren (M - n) Bits des zweiten Exponententeils, um ein erstes Vergleichsergebnis bereitzustellen, indem entschieden wird, ob ein erster höherer Wert durch die höheren (M - n) Bits des ersten Exponententeils dargestellt wird als kleiner, gleich oder größer als ein zweiter höherer Wert, der durch die höheren (M - n) Bits des zweiten Exponententeils dargestellt wird; (B) Vergleichen der höheren (M - n) Bits des ersten Exponententeils mit den höheren (M - n) Bits des zweiten Exponententeils, wenn der erste höhere Wert kleiner als der zweite höhere Wert ist, um ein zweites Vergleichsergebnis bereitzustellen, indem entschieden wird, ob der zweite höhere Wert gleich dem ersten höheren Wert plus eins ist oder nicht; (C) Vergleichen der höheren (M - n) Bits des ersten Exponententeils mit den höheren (M - n) Bits des zweiten Exponententeils, wenn der erste höhere Wert größer als der zweite höhere Wert ist, um ein drittes Vergleichsergebnis bereitzustellen, indem entschieden wird, ob der erste höhere Wert gleich dem zweiten höheren Wert plus eins ist oder nicht; (D) Vergleichen von niedrigeren n Bits des ersten Exponententeils mit den niedrigeren n Bits des zweiten Exponententeils, wenn der erste höhere Wert gleich dem zweiten höheren Wert ist, um ein viertes Vergleichsergebnis bereitzustellen, indem entschieden wird, ob ein erster niedrigerer Wert durch die niedrigeren n Bits des ersten Exponententeils dargestellt wird als kleiner, gleich oder größer als ein zweiter niedrigerer Wert, der durch die niedrigeren n Bits des zweiten Exponententeil dargestellt wird; (E) Vergleichen der niedrigeren n Bits des ersten Exponententeils mit den niedrigeren n Bits des zweiten Exponententeils, wenn der zweite höhere Wert gleich dem ersten höheren Wert plus eins ist, ein fünftes Vergleichsergebnis bereitzustellen, indem entschieden wird, ob der erste niedrigere Wert kleiner, gleich oder größer als der zweite niedrigere Wert ist; (F) Vergleichen der niedrigeren n Bits des ersten Exponententeils mit den niedrigeren n Bits des zweiten Exponententeils, wenn der erste höhere Wert gleich dem zweiten höheren Wert plus eins ist, um ein sechstes Vergleichsergebnis bereitzustellen, indem entschieden wird, ob der erste niedrigere Wert kleiner, gleich oder größer als der zweite niedrigere Wert ist; (G) Erzeugen, als den ersten Rechtsverschiebungsbetrag, eines Verschiebungsbetrags, der die erste vorbestimmte natürliche Zahl übersteigt, (G1) wenn das erste und das zweite Vergleichsergebnis anzeigen, daß der erste höherer Wert klei ner als der zweite höhere Wert ist und daß der zweite höhere Wert nicht gleich dem ersten höheren Wert plus eins ist, oder (G2) wenn das zweite und das fünfte Vergleichsergebnis anzeigen, daß der zweite höhere Wert gleich dem ersten höheren Wert plus eins ist und daß der erste niedrigere Wert nicht größer als der zweite niedrigere Wert ist; (H) Subtrahieren einer ersten niedrigeren Zahl, die durch niedrigere (n + 1) Bits des ersten Exponententeils dargestellt wird, von einer zweiten niedrigeren Zahl, die durch die niedrigeren (n + 1) Bits des ersten Exponententeils dargestellt wird, (H1) wenn das zweite und das fünfte Vergleichsergebnis anzeigen, daß der zweite höhere Wert gleich dem ersten höheren Wert plus eins ist und daß der erste niedrigere Wert größer als der zweite niedrigere Wert ist, oder (H2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert gleich dem zweiten höheren Wert ist und daß der erste niedrigere Wert kleiner als der zweite niedrigere Wert ist um als den ersten Rechtsverschiebungsbetrag ein erstes Subtraktionsergebnis zu erzeugen; (I) Erzeugen, als den ersten Rechtsverschiebungsbetrag, eines Verschiebungsbetrags von null, (I1) wenn das erste Vergleichsergebnis anzeigt, daß der erste höhere Wert größer als der zweite höhere Wert ist, oder (I2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert gleich dem zweiten höheren Wert ist und daß der erste niedrigere Wert nicht kleiner als der zweite niedrigere Wert ist; (J) Erzeugen, als den zweiten Rechtsverschiebungsbetrag, eines Verschiebungsbetrags von null, (J1) wenn das erste Vergleichsergebnis anzeigt, daß der erste höhere Wert kleiner als der zweite höhere Wert ist, oder (J2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert gleich dem zweiten höheren Wert ist und daß der erste niedrigere Wert nicht größer als der zweite niedrigere Wert ist; (K) Subtrahieren der zweiten niedrigeren Zahl von der ersten niedrigeren Zahl, (K1) wenn das dritte und das sechste Vergleichsergebnis anzeigen, daß der erste höhere Wert gleich dem zweiten höheren Wert plus eins ist und daß der erste niedrigere Wert kleiner als der zweite niedrigere Wert ist, oder (K2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert gleich dem zweiten höheren Wert ist und daß der erste niedrigere Wert größer als der zweite niedrigere Wert ist, um als den zweiten Rechtsverschiebungsbetrag ein zweites Subtraktionsergebnis zu erzeugen; und (L) Erzeugen, als den zweiten Rechtsverschiebungsbetrag, des Verschiebungsbetrags, der die erste vorbestimmte natürliche Zahl übersteigt, (L1) wenn das erste und das dritte Vergleichsergebnis anzeigen, daß der erste höhere Wert größer als der zweite höhere Wert ist und daß der erste höhere Wert nicht gleich dem zweiten höheren Wert plus eins ist, oder (L2) wenn das dritte und das sechste Vergleichsergebnis anzeigen, daß der erste höhere Wert gleich dem zweiten höheren Wert plus eins ist und daß der erste niedrigere Wert nicht kleiner als der zweite niedrigere Wert ist.
  • Anstelle der Schritte (G) und (H) kann das oben beschriebene Verfahren die Schritte aufweisen: (Ga) Erzeugen, als den ersten Rechtsverschiebungsbetrag, eines Verschiebungsbetrags, der die erste vorbestimmte natürliche Zahl übersteigt, (Ga1) wenn das erste und das zweite Vergleichsergebnis anzeigen, daß der erste höhere Wert kleiner als der zweite höhere Wert ist und daß der zweite höhere Wert nicht gleich dem ersten höheren Wert plus eins ist, oder (Ga2) wenn das zweite und das fünfte Vergleichsergebnis anzeigen, daß der zweite höhere Wert gleich dem ersten höheren Wert plus eins ist und daß der erste niedrigere Wert kleiner als der zweite niedrigere Wert ist; und (Ha) Subtrahieren einer ersten niedrigeren Zahl, die durch niedrigere (n + 2) Bits des ersten Exponententeils dargestellt wird, von einer zweiten niedrigeren Zahl, die durch die niedrigeren (n + 1) Bits des ersten Exponententeils dargestellt wird, (Ha1) wenn das zweite und das fünfte Vergleichsergebnis anzeigen, daß der zweite höhere Wert gleich dem ersten höheren Wert plus eins ist und daß der erste niedrigere Wert nicht kleiner als der zweite niedrigere Wert ist, oder (Ha2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert gleich dem zweiten höheren Wert ist und daß der erste niedrigere Wert kleiner als der zweite niedrigere Wert ist, um als den ersten Rechtsverschiebungsbetrag ein erstes Subtraktionsergebnis zu erzeugen.
  • Anstelle der Schritte (K) und (L) kann das oben beschriebene Verfahren die Schritte aufweisen: (Ka) Subtrahieren der zweiten niedrigeren Zahl von der ersten niedrigeren Zahl, (Ka1) wenn das dritte und das sechste Vergleichsergebnis anzeigen, daß der erste höhere Wert gleich dem zweiten höheren Wert plus eins ist und daß der erste niedrigere Wert nicht größer als der zweite niedrigere Wert ist, oder (Ka2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert gleich dem zweiten höheren Wert ist und daß der erste niedrigere Wert größer als der zweite niedrigere Wert ist, um als den zweiten Rechtsverschiebungsbetrag ein zweites Subtraktionsergebnis zu erzeugen; und (La) Erzeugen, als den zweiten Rechtsverschiebungsbetrag, des Verschiebungsbetrags, der die erste vorbestimmte natürliche Zahl übersteigt, (La1) wenn das erste und das dritte Vergleichsergebnis anzeigen, daß der erste höhere Wert größer als der zweite höhere Wert ist und daß der erste höhere Wert nicht gleich dem zweiten höheren Wert plus eins ist, oder (La2) wenn das dritte und das sechste Vergleichsergebnis anzeigen, daß der erste höhere Wert gleich dem zweiten höheren Wert plus eins ist und daß der erste niedrigere Wert größer als der zweite niedrigere Wert ist.
  • Anstelle der Schritte (H) und (I) kann das oben beschriebene Verfahren die Schritte aufweisen: (Hb) Subtrahieren einer ersten niedrigeren Zahl, die durch niedrigere (n + 1) Bits des ersten Exponententeils dargestellt ist von einer zweiten niedrigeren Zahl, die durch die niedrigeren (n + 1) Bits des ersten Exponententeils dargestellt wird, (Hb1) wenn das zweite und das fünfte Vergleichsergebnis anzeigen, daß der zweite höhere Wert gleich dem ersten höheren Wert plus eins ist und daß der erste niedrigere Wert größer als der zweite niedrigere Wert ist, oder (Hb2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert gleich dem zweiten höheren Wert ist und daß der erste niedrigere Wert nicht größer als der zweite niedrigere Wert ist, um als den ersten Rechtsverschiebungsbetrag ein erstes Subtraktionsergebnis zu erzeugen; und (Ia) Erzeugen, als den ersten Rechtsverschiebungsbetrag, eines Verschiebungsbetrags von null, (Ia1) wenn das erste Vergleichsergebnis anzeigt, daß der erste höhere Wert größer als der zweite höhere Wert ist, oder (Ia2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert gleich dem zweiten höheren Wert ist und daß der erste niedrigere Wert größer als der zweite niedrigere Wert ist.
  • Anstelle der Schritte (J) und (K) kann das oben beschriebene Verfahren die Schritte aufweisen: (Ja) Erzeugen, als den zweiten Rechtsverschiebungsbetrag, eines Verschiebungsbetrags von null, (Ja1) wenn das erste Vergleichsergebnis anzeigt, daß der erste höhere Wert kleiner als der zweite höhere Wert ist, oder (Ja2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert gleich dem zweiten höheren Wert ist und daß der erste niedrigere Wert kleiner als der zweite niedrigere Wert ist; und (Kb) Subtrahieren der zweiten niedrigeren Zahl von der ersten niedrigeren Zahl, (Kb1) wenn das dritte und das sechste Vergleichsergebnis anzeigen, daß der erste höhere Wert gleich dem zweiten höheren Wert plus eins ist und daß der erste niedrigere Wert kleiner als der zweite niedrigere Wert ist, oder (Kb2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert gleich dem zweiten höheren Wert ist und daß der erste niedrigere Wert nicht kleiner als der zweite niedrigere Wert ist, um als den zweiten Rechtsverschiebungsbetrag ein zweites Subtraktionsergebnis zu erzeugen.
  • Anstelle der Schritte (G), (H), und (I) kann das oben beschriebene Verfahren die Schritte aufweisen: (Ga) Erzeugen, als den ersten Rechtsverschiebungsbetrag, eines Verschiebungsbetrags, der die erste vorbestimmte natürliche Zahl übersteigt, (Ga1) wenn das erste und das zweite Vergleichsergebnis anzeigen, daß der erste höhere Wert kleiner als der zweite höhere Wert ist und daß der zweite höhere Wert nicht gleich dem ersten höheren Wert plus eins ist, oder (Ga2) wenn das zweite und das fünfte Vergleichsergebnis anzeigen, daß der zweite höhere Wert gleich dem ersten höheren Wert plus eins ist und daß der erste niedrigere Wert kleiner als der zweite niedrigere Wert ist; (Hc) Subtrahieren einer ersten niedrigeren Zahl, die durch niedrigere (n + 1) Bits des ersten Exponententeils dar gestellt wird, von einer zweiten niedrigeren Zahl, die durch die niedrigeren (n + 1) Bits des ersten Exponententeils dargestellt wird, (Hc1) wenn das zweite und das fünfte Vergleichsergebnis anzeigen, daß der zweite höhere Wert gleich dem ersten höheren Wert plus eins ist und daß der erste niedrigere Wert nicht kleiner als der zweite niedrigere Wert ist, oder (Hc2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert gleich dem zweiten höheren Wert ist und daß der erste niedrigere Wert nicht größer als der zweite niedrigere Wert ist, um als den ersten Rechtsverschiebungsbetrag ein erstes Subtraktionsergebnis zu erzeugen; und (Ia) Erzeugen, als den ersten Rechtsverschiebungsbetrag, eines Verschiebungsbetrags von null, (Ia1) wenn das erste Vergleichsergebnis anzeigt, daß der erste höhere Wert größer als der zweite höhere Wert ist, oder (Ia2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert gleich dem zweiten höheren Wert ist und daß der erste niedrigere Wert größer als der zweite niedrigere Wert ist.
  • Anstelle der Schritte (J), (K) und (L) kann das oben beschriebene Verfahren die Schritte aufweisen: (Ja) Erzeugen, als den zweiten Rechtsverschiebungsbetrag, eines Verschiebungsbetrags von null, (Ja1) wenn das erste Vergleichsergebnis anzeigt, daß der erste höhere Wert kleiner als der zweite höhere Wert ist, oder (Ja2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert gleich dem zweiten höheren Wert ist und daß der erste niedrigere Wert kleiner als der zweite niedrigere Wert ist; (Kc) Subtrahieren der zweiten niedrigeren Zahl von der ersten niedrigeren Zahl, (Kc1) wenn das dritte und das sechste Vergleichsergebnis anzeigen, daß der erste höhere Wert gleich dem zweiten höheren Wert plus eins ist und daß der erste niedrigere Wert nicht größer als der zweite niedrigere Wert ist, oder (Kc2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert gleich dem zweiten höheren Wert ist und daß der erste niedrigere Wert nicht kleiner als der zweite niedrigere Wert ist, um als den zweiten Rechtsverschiebungsbetrag ein zweites Subtraktionsergebnis zu erzeugen; und (La) Erzeugen, als den zweiten Rechtsverschiebungsbetrag, des Verschie bungsbetrags, der die erste vorbestimmte natürliche Zahl übersteigt, (La1) wenn das erste und das dritte Vergleichsergebnis anzeigen, daß der erste höhere Wert größer als der zweite höhere Wert ist und daß der erste höhere Wert nicht gleich dem zweiten höheren Wert plus eins ist, oder (La2) wenn das dritte und das sechste Vergleichsergebnis anzeigen, daß der erste höhere Wert gleich dem zweiten höheren Wert plus eins ist und daß der erste niedrigere Wert größer als der zweite niedrigere Wert ist.
    • Kurzbeschreibung der Zeichnungen:
  • Fig. 1 ist ein Blockschaltbild einer herkömmlichen Verschiebungsbetragsberechnungsschaltung;
  • Fig. 2(a) bis (d) zeigen zusammengefaßt Eingangsdaten, die im allgemeinen einer Verschiebungsbetragsberechnungsschaltung zugeführt werden;
  • Fig. 3 ist ein Blockschaltbild einer Verschiebungsbetragsberechnungsschaltung gemäß einer Ausführungsform der Erfindung;
  • Fig. 4 ist ein Blockschaltbild eines ersten Exponentenkomparators zur Verwendung in der Verschiebungsbetragsberechnungsschaltung gemäß Fig. 3;
  • Fig. 5 ist ein Blockschaltbild eines zweiten Exponentenkomparators zur Verwendung in der Verschiebungsbetragsberechnungsschaltung gemäß Fig. 3;
  • Fig. 6 ist ein Blockschaltbild eines dritten Exponentenkomparators zur Verwendung in der Verschiebungsbetragsberechnungsschaltung gemäß Fig. 3;
  • Fig. 7 ist ein Blockschaltbild eines vierten Exponentenkomparators zur Verwendung in der Verschiebungsbetragsberechnungsschaltung gemäß Fig. 3;
  • Fig. 8 ist ein Blockschaltbild eines ersten Selektors zur Verwendung in der Verschiebungsbetragsberechnungsschaltung gemäß Fig. 3;
  • Fig. 9 ist ein Blockschaltbild eines zweiten Selektors zur Verwendung in der Verschiebungsbetragsberechnungsschaltung gemäß Fig. 3;
  • Fig. 10 ist ein Flußdiagramm zur Verwendung bei der Beschreibung eines Verschiebungsbetragsberechnungsverfahrens gemäß einer Ausführungsform der Erfindung;
  • Fig. 11 ist ein Flußdiagramm zur Verwendung bei der Beschreibung eines Teils eines Verschiebungsbetragsberechnungsverfahren gemäß einer weiteren Ausführungsform der Erfindung;
  • Fig. 12 ist ein Flußdiagramm zur Verwendung bei der teilweisen Beschreibung eines Verschiebungsbetragsberechnungsverfahrens gemäß noch einer weiteren Ausführungsform der Erfindung;
  • Fig. 13 ist ein Flußdiagramm zur Verwendung bei der teilweisen Beschreibung eines Verschiebungsbetragsberechnungsverfahrens gemäß noch einer weiteren Ausführungsform der Erfindung;
  • Fig. 14 ist ein Flußdiagramm zur Verwendung bei der teilweisen Beschreibung eines Verschiebungsbetragsberechnungsverfahrens gemäß einer weiteren Ausführungsform der Erfindung;
  • Fig. 15 ist ein Flußdiagramm zur Verwendung bei der teilweisen Beschreibung eines Verschiebungsbetragsberechnungsverfahrens gemäß noch einer weiteren Ausführungsform der Erfindung; und
  • Fig. 16 ist eine Flußdiagramm zur Verwendung bei der teilweisen Beschreibung eines Verschiebungsbetragsberechnungsverfahrens gemäß noch einer weiteren Ausführungsform der Erfindung.
    • Beschreibung der bevorzugten Ausführungsformen:
  • Mit Bezug auf Fig. 1 wird eine herkömmliche Verschiebungsbetragsberechnungsschaltung beschrieben, um das Verständnis der Erfindung zu erleichtern. Die Verschiebungsbetragsberechnungsschaltung ist zur Verwendung in einer Gleitkomma- Arithmetikeinheit, die Gleitkomma-Arithmetik erster und zweiter Eingangsdaten A und B durchführt. Sowohl die ersten als auch die zweiten Eingangsdaten A und B sind in einer Gleitkommadarstellung dargestellt. Die Gleitkomma-Arithmetik kann Gleitkomma-Addition, Gleitkomma-Subtraktion oder dgl. sein.
  • Die ersten Eingangsdaten A bestehen aus einem ersten Vorzeichenteil SA, einem ersten Exponententeil EA und einem ersten Mantissenteil MA. Ebenso bestehen die zweiten Eingangsdaten B aus einem zweiten Vorzeichenteil SB, einem zweiten Exponententeil EB, und einem zweiten Mantissenteil MB. Sowohl der erste als auch der zweite Vorzeichenteil SA und SB ist ein Bit lang. Sowohl der erste als auch der zweite Mantissenteil MA und MB ist N Bits lang, wobei N eine erste vorbestimmte natürliche Zahl darstellt, die größer als 2n-1 und ist nicht größer als 2n, nämlich:
  • 2n-1 < N &le; 2n
  • wobei n eine vorbestimmte positive ganze Zahl darstellt. Das heißt, sowohl der erste als auch der zweite Mantissenteil MA und MB hat N Bits, die von einem höchstwertigen Bit bis zu einem niedrigstwertigen Bit angeordnet sind. Sowohl der erste als auch der zweite Mantissenteil MA und MB ist durch eine Bitzahl in eine Gleitkommadarstellung festgelegt. Sowohl der erste als auch der zweite Exponententeil EA und EB ist M Bits lang, wobei M eine zweite vorbestimmte natürliche Zahl darstellt, die größer als die vorbestimmte positive ganze Zahl n plus eins ist, nämlich:
  • M > (n + 1)
  • Sowohl der erste als auch der zweite Exponententeil EA und EB wird dargestellt durch eine Exponentenzahl in der zweiten Potenz.
  • Fig. 2(a) und (b) zeigen ein Beispiel der ersten und der zweiten Eingangsdaten A und B. Die ersten und die zweiten Eingangsdaten A und B gleichen im wesentlichen denen, die in einer erfindungsgemäßen Verschiebungsbetragsberechnungsschaltung verwendet werden.
  • In dem dargestellten Beispiel ist die erste vorbestimmte natürliche Zahl N gleich achtundvierzig. Die zweite vorbestimmte natürliche Zahl M ist gleich fünfzehn. Die vorbestimmte positive ganze Zahl n ist gleich sechs. Im einzelnen bestehen die ersten Eingangsdaten A aus dem ersten Vorzeichenteil SA mit einer Länge von einem Bit, dem ersten Exponententeil EA mit einer Länge von fünfzehn Bit und dem ersten Mantissenteil MA mit einer Länge von achtundvierzig Bit, wie in Fig. 2(a) dargestellt. Ebenso bestehen die zweiten Eingangsdaten B aus dem zweiten Vorzeichenteil SB mit einer Länge von einem Bit, dem zweiten Exponententeil EB mit einer Länge von fünfzehn Bit und dem zweiten Mantissenteil MB mit einer Länge von achtundvierzig Bit, wie in Fig. 2(b) dargestellt. Sowohl der erste als auch der zweite Exponententeil EA und EB stellt eine ganze Zahl in Zweierkomplementform dar. Sowohl der erste als auch der zweite Mantissenteil MA und MB stellt einen Bruch in vorzeichenabsoluter Wertform dar.
  • Wie bekannt, weist die Gleitkomma-Arithmetikeinheit einen Addierer/Subtrahierer (nicht dargestellt) für das erste und das zweite Mantissenteil MA und MB auf. In dem dargestellten Beispiel ist der Addierer/Subtrahierer verwendbar für eine Schutzziffer von sechzehn Bit. Das heißt, der Addierer/Subtrahierer führt eine Addition/Subtraktionsoperation bis zu vierundsechzig Bits unter der Dezimalstelle aus.
  • Im allgemeinen werden die Gleitkommas des ersten und des zweiten Mantissenteils MA und MB bei der Durchführung der Gleitkomma-Addition/Subtraktion angeglichen oder dezimal ausgerichtet. Zu diesem Zweck weist die Gleitkomma- Arithmetikeinheit die Verschiebungsbetragsberechnungsschaltung zur Berechnung eines Verschiebungsbetrags auf, der für eine solche Angleichung oder Ausrichtung nach dem Dezimalpunkt erforderlich ist. Der Verschiebungsbetrag besteht aus einem ersten und einem zweiten Rechtsverschiebungsbetrag zur Verwendung bei Rechtsverschiebung oder zum niedrigstwertigen Bit gerichteten Verschiebung des ersten bzw. zweiten Mantissenteils MA bzw. MB.
  • Wenn man nun wieder Fig. 1 betrachtet, so weist die herkömmliche Verschiebungsbetragsberechnungsschaltung ein erstes und ein zweites Eingangsregister 21 und 22, einen ersten und einen zweiten Exponentensubtrahierer 26' und 27', einen Exponentenkomparator 28', einen ersten und einen zweiten Selektor 31' und 32' und ein erstes und ein zweites Verschiebungsbetragsregister 36 und 37 auf.
  • Die ersten und die zweiten Eingangsdaten A und B werden im ersten bzw. zweiten Eingangsregister 21 bzw. 22 gehalten. Sowohl der erste als auch der zweite Exponentensubtrahierer 26' und 27' wird mit allen M Bits des ersten und des zweiten Exponententeils EA und EB aus dem ersten und dem zweiten Eingangsregister 21 und 22 versorgt. Die M Bits des ersten Exponententeils EA stellen eine erste Zahl dar, die mit EA bezeichnet ist. Die M Bits des zweiten Exponententeils EB stellen eine zweite Zahl dar, die mit EB bezeichnet ist. Der erste Exponentensubtrahierer 26' subtrahiert die erste Zahl EA von der zweiten Zahl EB, um ein erstes Differenzsignal R1 zu erzeugen, das ein erstes Subtraktionsergebnis darstellt. Der zweite Exponentensubtrahierer 27' subtrahiert die zweite Zahl EB von der ersten Zahl EA, um ein zweites Differenzsignal R2 zu erzeugen, das ein zweites Subtraktionsergebnis darstellt. Sowohl das erste als auch das zweite Differenzsignal R1 und R2 ist sechzehn Bit lang.
  • Der Exponentenkomparator 28' wird auch mit allen M Bits des ersten und des zweiten Exponententeils EA und Ea versorgt. Der Exponentenkomparator 28' vergleicht die M Bits des ersten Exponententeils EA mit den M Bits des zweiten Exponententeils EB, um ein Vergleichsergebnissignal CP zu erzeugen, das ein Vergleichsergebnis anzeigt. Im einzelnen hat das Vergleichsergebnissignal CP zwei Bits, die mit S und T bezeichnet sind. Jedes der beiden Bits S und T hat entweder den logischen Wert eins oder zwei. Die beiden Bits S und T werden gemeinsam als ein Bitpaar bezeichnet, das mit (S, T) bezeichnet ist. Das Bitpaar (S, T) stellt entweder (0, 0) oder (0, 1) oder (1, 0) dar. Wenn die erste Zahl EA gleich der zweiten Zahl EB ist, nämlich:
  • EA = EB,
  • erzeugt der Exponentenkomparator 28' als das Vergleichsergebnissignal CP das Bitpaar (S, T) gleich (0, 0), nämlich:
  • (S, T) = (0, 0).
  • Wenn die erste Zahl EA größer als die zweite Zahl EB ist, nämlich:
  • EA > EB,
  • erzeugt der Exponentenkomparator 28' als das Vergleichsergebnissignal CP das Bitpaar (S, T) gleich (0, 1), nämlich:
  • (S, T) = (0, 1)
  • Wenn die erste Zahl EA kleiner als die zweite Zahl EB ist, nämlich EA < EB, erzeugt der Exponentenkomparator 28' als das Vergleichsergebnissignal CP das Bitpaar (S, T) gleich (1, 0), nämlich:
  • (S, T) = (1, 0).
  • Der erste Selektor 31' ist mit dem ersten Exponentensubtrahierer 26' und dem Exponentenkomparator 28' verbunden. Der erste Selektor 31' wird mit einem Wertsignal "0" versorgt, das einen Verschiebungsbetrag von null anzeigt. Als Antwort auf das Vergleichsergebnissignal CP wählt der erste Selektor 31' entweder das erste Differenzsignal R1 oder das Wertsignal "0" um ein erstes gewähltes Signal S1 zu erzeugen. Im einzelnen wählt der erste Selektor 31' als das erste gewählte Signal S1 das Wertsignal "0", wenn das Bit S des Vergleichsergebnissignals CP den logischen Wert null hat, nämlich:
  • S = 0.
  • Der erste Selektor 31' wählt als das erste gewählte Signal S1 das erste Differenzsignal R1, wenn das Bit T des Vergleichsergebnissignals CP den logischen Wert null hat, nämlich:
  • T = 0.
  • Man beachte, daß das erste Differenzsignal R1 gleich dem Wertsignal "0" ist, wenn beide Bits S und T den logischen Wert null haben, nämlich:
  • S = T = 0.
  • Der zweite Selektor 32' ist mit dem zweiten Exponentensubtrahierer 27' und dem Exponentenkomparator 28' verbunden. Der zweite Selektor 32' wird mit dem Wertsignal "0" versorgt. Als Antwort auf das Vergleichsergebnissignal CP wählt der zweite Selektor 32' entweder das zweite Differenzsignal R2 oder das Wertsignal "0", um ein zweites gewähltes Signal S2 zu erzeugen. Im einzelnen wählt der zweite Selektor 32 als das zweite gewählte Signal S2 das Wertsignal "0", wenn das Bit T des Vergleichsergebnissignals CP den logischen Wert null hat, nämlich:
  • T = 0.
  • Der zweite Selektor 32' wählt als das zweite gewählte Signal S2 das zweite Differenzsignal R2, wenn das Bit S des Vergleichsergebnissignals CP den logischen Wert null hat, nämlich:
  • S = 0.
  • Man beachte, daß das zweite Differenzsignal R2 gleich dem Wertsignal "0" ist, wenn beide Bits S und T den logischen Wert null haben, nämlich:
  • S = T = 0.
  • Das erste und das zweite Verschiebungsbetragsregister 36 und 37 sind mit dem ersten bzw. zweiten Selektor 31' bzw. 32' verbunden. Das erste Verschiebungsbetragsregister 36 hält das erste gewählte Signal S1 als ein erstes gehaltenes Signal, um das erste gehaltene Signal als ein erstes Rechtsverschiebungsbetragssignal zu erzeugen, das den ersten Rechtsverschiebungsbetrag anzeigt. Das zweite Register 37 hält das zweite gewählte Signal S2 als ein zweites gehaltenes Signal, um das zweite gehaltene Signal als ein zweites Rechtsverschiebungsbetragssignal zu erzeugen, das den zweiten Rechtsverschiebungsbetrag anzeigt.
  • Man beachte, daß in der herkömmlichen Verschiebungsbetragsberechnungsschaltung sowohl der erste als auch der zweite Exponentensubtrahierer 26' und 27' eine Subtraktionsoperation mit allen M Bits des ersten und des zweiten Exponententeils EA und EB ausführen muß. Als Ergebnis ist die herkömmliche Verschiebungsbetragsberechnungsschaltung insofern nachteilig, als sowohl der erste als auch der zweite Exponentensubtrahierer 26' und 27' einen großen Hardware-Umfang hat und viel Zeit für die Subtraktion verbraucht, wie in der Einleitung der Anmeldung ausgeführt.
  • Wenn man Fig. 3 betrachtet, so hat eine Verschiebungsbetragsberechnungsschaltung gemäß einer Ausführungsform der Erfindung den gleichen Aufbau wie die in Fig. 1 dargestellte, außer daß der erste und der zweite Exponentensubtrahierer und der erste und der zweite Selektor modifiziert sind, um sich von den in Verbindung mit Fig. 1 beschriebenen zu unterscheiden, und außer daß die Verschiebungsbetragsberechnungsschal tung eine erfindungsgemäße Exponentenvergleichseinheit anstelle des Exponentenkomparators 28' gemäß Fig. 1 aufweist, wie später deutlich wird. Der erste und der zweite Exponentensubtrahierer und der erste und der zweite Selektor sind daher mit 26, 27, 31 bzw. 32 bezeichnet. Außerdem ist die Exponentenvergleichseinheit mit 28 bezeichnet.
  • Wenn man zwischendurch Fig. 2(c) und (d) betrachtet, so besteht sowohl der erste als auch der zweite Exponententeil EA und EB aus niedrigeren n oder sechs Bits und höheren (M - n) oder neun Bits. Die niedrigeren sechs Bits des ersten und des zweiten Exponententeils EA und EB stellen einen ersten bzw. zweiten niedrigeren Wert EA1 bzw. EB1 dar. Die höheren neun Bits des ersten und des zweiten Exponententeils EA und EB stellen einen ersten bzw. zweiten höheren Wert EA0 bzw. EB0 dar. Außerdem hat sowohl der erste als auch der zweite Exponententeil EA und EB niedrigere (n + 1) oder sieben Bits. Die niedrigeren sieben Bits des ersten und des zweiten Exponententeils EA und EB stellen eine erste bzw. zweite niedrigere Zahl #EA1 bzw. #EB1 dar.
  • Wenn man nun wieder Fig. 3 betrachtet, so wird sowohl der erste als auch der zweite Exponentensubtrahierer 26 und 27 mit den niedrigeren sieben Bits des ersten und des zweiten Exponententeils EA und EB aus dem ersten und dem zweiten Eingangsregister 21 und 22 versorgt. Der erste Exponentensubtrahierer 26 subtrahiert die erste niedrigere Zahl #EA1 von der zweiten niedrigeren Zahl #EB1, um ein erstes Differenzsignal RS1 zu erzeugen, das ein erstes Subtraktionsergebnis anzeigt. Der zweite Exponentensubtrahierer 27 subtrahiert die zweite niedrigere Zahl #EB1 von der ersten niedrigeren Zahl #EA1, um ein zweites Differenzsignal RS2 zu erzeugen, das ein zweites Subtraktionsergebnis anzeigt.
  • Die Exponentenvergleichseinheit 28 wird mit dem ersten und dem zweiten Exponententeil EA und EB versorgt. Die Exponentenvergleichseinheit 28 vergleicht den ersten Exponententeil EA mit dem zweiten Exponententeil EB, um ein Vergleichsergebnissignal zu erzeugen, das ein Vergleichsergebnis anzeigt. Im einzelnen weist die Exponentenvergleichseinheit 28 einen ersten bis vierten Exponentenkomparator 41, 42, 43 und 44 auf.
  • Der erste Exponentenkomparator 41 wird mit den höheren neun Bits des ersten und des zweiten Exponententeils EA und EB versorgt. Der erste Exponentenkomparator 41 vergleicht die höheren neun Bits des ersten Exponententeils EA mit den höheren neun Bits des zweiten Exponententeils EB, um ein erstes verglichenes Signal CP1 eines ersten Vergleichsergebnisses zu erzeugen. Das erste Vergleichsergebnis stellt dar, ob der erste höhere Wert EA0 größer, gleich oder kleiner als der zweite höhere Wert EB0 ist. Im einzelnen hat das erste verglichene Signal CP1 zwei Bits, die mit S&sub0; und T&sub0; bezeichnet sind. Jedes der beiden Bits S&sub0; und T&sub0; hat entweder einen logischen Wert null oder eins. Die beiden Bits S&sub0; und T&sub0; werden gemeinsam als erstes Bitpaar bezeichnet, das mit (S&sub0;, T&sub0;) bezeichnet ist. Das erste Bitpaar (S&sub0;, T&sub0;) stellt entweder (0, 0) oder (0, 1) oder (1, 0) dar. Wenn der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 ist, nämlich:
  • EA0 = EB0,
  • erzeugt der erste Exponentenkomparator 41 als das erste verglichene Signal CP1 das erste Bitpaar (S&sub0;, T&sub0;) gleich (0, 0), nämlich:
  • (S&sub0;, T&sub0;) = (0, 0)
  • Wenn der erste höhere Wert EA0 größer als der zweite höhere Wert EB0 ist, nämlich:
  • EA0 > EB0,
  • erzeugt der erste Exponentenkomparator 41 als das erste verglichene Signal CP1 das erste Bitpaar (S&sub0;, T&sub0;) gleich (0, 1), nämlich:
  • (S&sub0;, T&sub0;) = (0, 1).
  • Wenn der erste höhere Wert EA0 kleiner als der zweite höhere Wert EB0 ist, nämlich:
  • EA0 < EB0,
  • erzeugt der erste Exponentenkomparator 41 als das erste verglichene Signal CP1 das erste Bitpaar (S&sub0;, T&sub0;) gleich (1, 0), nämlich:
  • (S&sub0;, T&sub0;) = (1, 0)
  • Der zweite Komparator 42 wird mit den niedrigeren sechs Bits des ersten und des zweiten Exponententeils EA und EB versorgt. Der zweite Komparator 42 vergleicht die niedrigeren sechs Bits des ersten Exponententeils EA mit den niedrigeren sechs Bits des zweiten Exponententeils EB, um ein zweites verglichenes Signal CP2 eines zweiten Vergleichsergebnisses zu erzeugen. Das zweite Vergleichsergebnis stellt dar, ob der erste niedrigere Wert EA1 größer, gleich oder kleiner als der zweite niedrigere Wert EB1 ist. Im einzelnen hat das zweite verglichene Signal CP2 zwei Bits, die mit S&sub1; und T&sub1; bezeichnet sind. Jedes der beiden Bits S&sub1; und T&sub1; hat entweder den logischen Wert null oder eins. Die beiden Bits S&sub1; und T&sub1; werden gemeinsam als zweites Bitpaar bezeichnet, das mit (S&sub1; und T&sub1;) bezeichnet ist. Das zweite Bitpaar (S&sub1;, T&sub1;) stellt entweder (0, 0) oder (0, 1) oder (1, 0) dar. Wenn der erste niedrigere Wert EA1 gleich dem zweiten niedrigeren Wert EB1 ist, nämlich:
  • EA1 = EB1,
  • erzeugt der zweite Exponentenkomparator 42 als das zweite verglichene Signal CP2 das zweite Bitpaar (S&sub1;, T&sub1;) gleich (0, 0), nämlich:
  • (S&sub1;, T&sub1;) = (0, 0)
  • Wenn der erste niedrigere Wert EA1 größer als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 > EB1,
  • erzeugt der zweite Exponentenkomparator 42 als das zweite verglichene Signal CP2 das zweite Bitpaar (S&sub1;, T&sub1;) gleich (0, 1), nämlich:
  • (S&sub1;, T&sub1;) = (0, 1)
  • Wenn der erste niedrigere Wert EA1 kleiner als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 < EB1,
  • erzeugt der zweite Exponentenkomparator 42 als das zweite verglichene Signal CP2 das zweite Bitpaar (S&sub1;, T&sub1;) gleich (1, 0), nämlich:
  • (S&sub1;, T&sub1;) = (1, 0).
  • Der dritte Komparator 43 wird mit den höheren neun Bits des ersten und des zweiten Exponententeils EA und EB versorgt. Der dritte Komparator 43 vergleicht die höheren neun Bits des ersten Exponententeil EA mit den höheren neun Bits des zweiten Exponententeils EB, um ein drittes verglichenes Ergebnissignal CP3 eines dritten Vergleichsergebnisses zu erzeugen. Das dritte Vergleichsergebnis stellt dar, ob der zweite höhere Wert EB0 gleich dem ersten höheren Wert EA0 plus eins ist oder nicht, nämlich:
  • EA0 + 1 = EB0.
  • Im einzelnen hat das dritte verglichene Signal CP3 ein Bit, das mit P&sub0; bezeichnet ist. Das eine Bit P&sub0; hat entweder einen logischen Wert null oder eins. Das eine Bit P&sub0; wird als drittes Bit bezeichnet. Wenn der zweite höhere Wert EB0 gleich dem ersten höheren Wert EA0 plus eins ist, nämlich:
  • EA0 + 1 = EB0,
  • erzeugt der dritte Exponentenkomparator 43 als das dritte verglichene Signal CP3 das dritte Bit P&sub0; gleich dem logischen Wert eins, nämlich:
  • P&sub0; = 1.
  • Wenn der zweite höhere Wert EB0 nicht gleich dem ersten höheren Wert EA0 plus eins ist, nämlich:
  • EA0 + 1 &ne; EB0,
  • erzeugt der dritte Exponentenkomparator 43 als das dritte verglichene Signal CP3 das dritte Bit P&sub0; gleich dem logischen Wert null, nämlich:
  • P&sub0; = 0.
  • Der vierte Komparator 44 wird mit den höheren neun Bits des ersten und des zweiten Exonententeils EA und EB versorgt. Der vierte Komparator 44 vergleicht die höheren neun Bits des ersten Exponententeils EA mit den höheren neun Bits des zweiten Exponententeils EB, um ein viertes verglichenes Signal CP4 eines vierten Vergleichsergebnisses zu erzeugen. Das vierte Vergleichsergebnis stellt dar, ob der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 plus eins ist oder nicht, nämlich:
  • EB0 + 1 = EA0.
  • Im einzelnen hat das vierte verglichene Signal CP4 ein Bit, das mit P&sub1; bezeichnet ist. Das eine Bit P&sub1; hat entweder einen logischen Wert null oder eins. Das ein Bit P&sub1; wird als viertes Bit bezeichnet. Wenn der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 plus eins ist, nämlich:
  • EB0 + 1 = EA0,
  • erzeugt der vierte Exponentenkomparator 44 als das vierte verglichene Signal CP4 das vierte Bit P&sub1; gleich dem logischen Wert eins, nämlich:
  • P&sub1; = 1
  • Wenn der erste höhere Wert EA0 nicht gleich dem zweiten höheren Wert EB0 plus eins ist, nämlich:
  • EB 0 + 1 &ne; EA 0,
  • erzeugt der vierte Exponentenkomparator 44 als das vierte verglichene Signal CP4 das vierte Bit P&sub1; gleich dem logischen Wert null, nämlich:
  • P&sub1; = 0.
  • Die Exponentenvergleichseinheit 28 ist mit dem ersten und dem zweiten Selektor 31 und 32 über eine erste bis vierte Signalleitung 46, 47, 48 und 49 verbunden. Das erste bis vierte verglichene Signal CP1 bis CP4 wird dem ersten und dem zweiten Selektor 31 und 32 über die erste bis vierte Signalleitung 46 bis 49 zugeführt. Daher dient die erste bis vierte Signalleitung 46 bis 49 als Zuführanordnung zum gemeinsamen Zuführen, als das Vergleichsergebnissignal, des ersten bis vierten verglichenen Signals CP1 bis CP4 zum ersten und zweiten Selektor 31 und 32. Im einzelnen werden das erste bis dritte verglichene Signal CP1 bis CP3 dem ersten Selektor 31 über die erste bis dritte Signalleitung 46 bis 48 zugeführt. Das erste, das zweite und das vierte verglichene Signal CP1, CP2 und CP4 werden dem zweiten Selektor 32 über die erste, die zweite und die vierte Signalleitung 46, 47 und 49 zugeführt.
  • Der erste Selektor 31 ist mit dem ersten Subtrahierer 26 verbunden. Der erste Selektor 31 wird mit einem ersten Wertsignal "0", das einen Verschiebungsbetrag von null anzeigt, und einem zweitem Wertsignal "64" versorgt, das einen Verschiebungsbetrag anzeigt, der größer als die erste vorbestimmte natürliche Zahl N oder achtundvierzig ist. Sowohl das erste als auch das zweite Wertsignal "0" und "64" wird durch sieben Bits dargestellt. Im einzelnen wird das erste Wertsignal "0" durch binär 000 0000 dargestellt. Das zweite Wertsignal "64" wird durch binär 100 0000 dargestellt. Als Antwort auf das Vergleichsergebnissignal wählt der erste Selektor 31 entweder das erste Differenzsignal RS1 oder das erste oder das zweite Wertsignal "0" bzw. "64", um ein erstes gewähltes Signal SD1 als erstes Rechtsverschiebungsbetragssignal zu erzeugen, das den ersten Rechtsverschiebungsbetrag anzeigt, wie später beschrieben wird.
  • Der zweite Selektor 32 ist mit dem zweiten Subtrahierer 27 verbunden. Der zweite Selektor 32 wird mit dem ersten und dem zweiten Wertsignal "0" und "64" versorgt. Als Antwort auf das Vergleichsergebnissignal wählt der zweite Selektor 32 entweder das zweite Differenzsignal RS2 oder das erste oder das zweite Wertsignal "0" bzw. "64", um ein erstes gewähltes Signal SD2 als ein zweites Rechtsverschiebungsbetragssignal zu erzeugen, das den zweiten Rechtsverschiebungsbetrag anzeigt, wie später beschrieben wird.
  • Das erste Register 36 ist mit dem ersten Selektor 31 verbunden. Das erste Register 36 hält das erste gewählte Signal SD1 als erstes gehaltenes Signal. Das erste Register 36 erzeugt das erste gehaltene Signal als das erste Rechtsverschiebungsbetragssignal. Das zweite Register 37 ist mit dem zweiten Selektor 32 verbunden. Das zweite Register 37 hält das zweite gewählte Signal als zweites gehaltenes Signal. Das zweite Register 37 erzeugt das zweite gehaltene Signal als das zweite Rechtsverschiebungsbetragssignal.
  • Mit Bezug auf Fig. 4 und 5 werden nachstehend der erste und der zweite Exponentenkomparator 41 und 42 beschrieben. Es wird angenommen, daß der erste und der zweite Exponententeil EA und EB dargestellt werden durch:
  • EA = a&sub1;, a&sub2;, a&sub3;, a&sub4;, a&sub5;, a&sub6;, a&sub7;, a&sub8;, a&sub9;, a&sub1;&sub0;, a&sub1;&sub1;, a&sub1;&sub2;, a&sub1;&sub3;, a&sub1;&sub4;, a&sub1;&sub5;,
  • und
  • EB = b&sub1;, b&sub2;, b&sub3;, b&sub4;, b&sub5;, b&sub6;, b&sub7;, b&sub8;, b&sub9;, b&sub1;&sub0;, b&sub1;&sub1;, b&sub1;&sub2;, b&sub1;&sub3;, b&sub1;&sub4;, b&sub1;&sub5;.
  • Für den Vergleich im ersten und zweiten Exponentenkomparator 41 und 42 werden Bits s&sub1;, s&sub2;, s&sub4;, s&sub6;, s&sub8;, s&sub1;&sub0;, s&sub1;&sub2; und s&sub1;&sub4; und Bits t&sub1;, t&sub2;, t&sub4;, t&sub6;, t&sub8;, t&sub1;&sub0;, t&sub1;&sub2; und t&sub1;&sub4; mit Booleschen Aussagen berechnet:
  • s&sub1; = · b&sub1;,
  • t&sub1; = a&sub1; · ,
  • si = · bi + · · bi+1 + · bi · bi+1,
  • und ti = ai · + ai+1 · · + ai · ai+1 · ,
  • wobei i eine erste Variable darstellt, die aus zwei, vier, sechs, acht, zehn, zwölf und vierzehn gewählt ist, das Symbol, x einen UND-Operator und das Symbol + einen ODER-Operator darstellt. Unter diesen Bedingungen sind die beiden Bits S&sub0; und T&sub0; des ersten verglichenen Signals CP1 und die beiden Bits S&sub1; und T&sub1; des zweiten verglichenen Signals CP2 durch verschiedene Boolesche Aussagen gegeben:
  • S&sub0; = s&sub1; · + s&sub2; · ·
  • + s&sub4; · x · + s&sub6; · · · ·
  • + s&sub8; x · · · · ,
  • T&sub0; = · t&sub1; + · · t&sub2;
  • + · · · t&sub4; + · · · · t&sub6;
  • + · · · · · t&sub8;,
  • S&sub1; = s&sub1;&sub0; · + s&sub1;&sub2; · ·
  • + s&sub1;&sub4; · · · ,
  • T&sub1; = · t&sub1;&sub0; + · · t&sub1;&sub2;
  • + · · · t&sub1;&sub4;.
  • Daher bestehen der erste und der zweite Exponentenkomparator 41 und 42 aus mehreren Gattern, wie in Fig. 4 bzw. 5 dargestellt.
  • Mit Bezug auf Fig. 6 und 7 wird nachstehend der dritte und der vierte Exponentenkomparator 43 und 44 beschrieben. Für den Vergleich im dritten und vierten Exponentenkomparator 43 und 44 werden Bits X&sub1;, X&sub2;, X&sub3;, X&sub4;, X&sub5;, X&sub6;, X&sub7;, X&sub8; und X&sub9; und Bits Y&sub1;, Y&sub2;, Y&sub3;, Y&sub4;, Y&sub5;, Y&sub6;, Y&sub7;, Y&sub8; und Y&sub9; und Bits Z&sub1;, Z&sub2;, Z&sub3;, Z&sub4;, Z&sub5;, Z&sub6;, Z&sub7;, Z&sub8; und Z&sub9; berechnet durch Boolesche Aussagen:
  • Xj = ,
  • Yj = ·bj,
  • und Zj = aj· ,
  • wobei j eine zweite Variable darstellt, die zwischen einschließlich eins und einschließlich neun gewählt ist und das Symbol als Exklusiv-ODER-Operator verwendet wird. Unter diesen Bedingungen sind die Bits P&sub0; des dritten verglichenen Signals CP3 und die Bits P&sub1; des vierten verglichenen Signals CP4 durch verschiedene Boolesche Aussagen gegeben:
  • P&sub0; = X&sub1; · X&sub2; · X&sub3; · X&sub4; · X&sub5; · X&sub6; · X&sub7; · X&sub8; · Y&sub9;
  • + X&sub1; · X&sub2; · X&sub3; · X&sub4; · X&sub5; · X&sub6; · X&sub7; · Y&sub8; · Z&sub9;
  • + X&sub1; · X&sub2; · X&sub3; · X&sub4; · X&sub5; · X&sub6; · Y&sub7; · Z&sub8; · Z&sub9;
  • + X&sub1; · X&sub2; · X&sub3; · X&sub4; · X&sub5; · Y&sub6; · Z&sub7; · Z&sub8; · Z&sub9;
  • + X&sub1; x X&sub2; · X&sub3; · X&sub4; · Y&sub5; · Z6 · Z&sub7; · Z&sub8; · Z&sub9;
  • + X&sub1; x X&sub2; · X&sub3; · Y&sub4; · Z&sub5; x Z6 x Z&sub7; x Z&sub8; · Z&sub9;
  • + X&sub1; · X&sub2; · Y&sub3; · Z&sub4; · Z&sub5; · Z&sub6; · Z&sub7; · Z&sub8; · Z&sub9;
  • + X&sub1; · Y&sub2; · Z&sub3; · Z&sub4; · Z&sub5; · Z&sub6; · Z&sub7; · Z&sub8; · Z&sub9;
  • + Y&sub1; · Z&sub2; · Z&sub3; · Z&sub4; · Z&sub5; · Z&sub6; · Z&sub7; · Z&sub8; · Z&sub9;
  • und P&sub1; = X&sub1; · X&sub2; · X&sub3; · X&sub4; · X&sub5; · X&sub6; · X&sub7; · X&sub8; · Z&sub9;
  • + X&sub1; · X&sub2; · X&sub3; · X&sub4; · X&sub5; · X&sub6; · X&sub7; · Z&sub8; · Y&sub9;
  • + X&sub1; · X&sub2; · X&sub3; · X&sub4; · X&sub5; · X&sub6; · Z&sub7; · Y&sub8; · Y&sub9;
  • + X&sub1; · X&sub2; · X&sub3; · X&sub4; · X&sub5; · Z&sub6; · Y&sub7; · Y&sub8; · Y&sub9;
  • + X&sub1; · X&sub2; · X&sub3; · X&sub4; · Z&sub5; · Y&sub6; · Y&sub7; · Y&sub8; · Y&sub9;
  • + X&sub1; · X&sub2; · X&sub3; · Z&sub4; · X&sub5; · Y&sub6; · Y&sub7; · Y&sub8; · Y&sub9;
  • + X&sub1; · X&sub2; · Z&sub3; · Y&sub4; · Y&sub5; · Y&sub6; · Y&sub7; · Y&sub8; · Y&sub9;
  • + X&sub1; · Z&sub2; · Y&sub3; · Y&sub4; · Y&sub5; · Y&sub6; · Y&sub7; · Y&sub8; · 7&sub9;
  • + Z&sub1; · Y&sub2; · Y&sub3; · Y&sub4; · Y&sub5; · Y&sub6; · Y&sub7; · Y&sub8; · Y&sub9;
  • Daher bestehen der dritte und der vierte Exponentenkomparator 43 und 44 aus mehreren Gattern, wie in Fig. 6 bzw. 7 dargestellt.
  • Mit Bezug auf Fig. 8 wird nachstehend der erste Selektor 31 beschrieben. Der erste Selektor 31 wählt das erste Wertsignal "0" als das erste gewählte Signal SD1, wenn der erste Exponententeil EA nicht kleiner als der zweite Exponententeil EB ist, nämlich:
  • EA &ge; EB.
  • Das heißt, der erste Selektor 31 wählt das erste Wertsignal "0" als das erste gewählte Signal SD1, (1) wenn das erste Vergleichsergebnis anzeigt, daß der erste höhere Wert EA0 größer als der zweite höhere Wert EB0 ist, nämlich:
  • EA0 > EB0,
  • oder (2) wenn das erste und das zweite Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 ist, nämlich:
  • EA0 = EB0,
  • und daß der erste niedrigere Wert EA1 nicht kleiner als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 &ge; EB1.
  • Das heißt, der erste Selektor 31 wählt das erste Wertsignal "0" als das erste gewählte Signal SD1, wenn eine Verknüpfung der beiden Bits S&sub0; und T&sub0; des ersten verglichenen Signals CP1 und des Bits S&sub1; des zweiten verglichenen Signals CP2 eine Boolesche Aussage erfüllt:
  • · T&sub0; · · · = 1
  • Der erste Selektor 31 wählt das erste Differenzsignal RS1 als das erste gewählte Signal SD1, (1) wenn das erste und das zweite Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 ist, nämlich:
  • EA0 = EB0,
  • und daß der erste niedrigere Wert EA1 nicht größer als der zweite niedrigere Wert EA1 ist, nämlich:
  • EA1 &le; EB1,
  • oder (2) wenn das dritte und das zweite Vergleichsergebnis anzeigen, daß der zweite höhere Wert EB0 gleich dem ersten höheren Wert EA0 plus eins ist, nämlich:
  • EA0 + 1 = EB0,
  • und daß der erste niedrigere Wert EA1 nicht kleiner als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 &ge; EB1.
  • Das heißt, der erste Selektor 31 wählt das erste Differenzsignal RS1 als das erste gewählte Signal SD1, wenn eine Verknüpfung der beiden Bits S&sub0; und T&sub0; des ersten verglichenen Signals CP1, der beiden Bits S&sub1; und T&sub1; des zweiten verglichenen Signals CP2 und des Bits P&sub0; des dritten verglichenen Signals CP3 eine weitere Boolesche Aussage erfüllt:
  • · · · P&sub0; · = 1
  • Der erste Selektor 31 wählt das zweite Wertsignal "64" als das erste gewählte Signal SD1, (1) wenn das dritte und das zweite Vergleichsergebnis anzeigen, daß der zweite höhere Wert EB0 gleich dem ersten höheren Wert EA0 plus eins ist, nämlich:
  • EA0 + 1 = EB0,
  • und daß der erste niedrigere Wert EA1 nicht größer als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 &le; EB1,
  • oder (2) wenn das dritte und das erste Vergleichsergebnis anzeigen, daß der zweite höhere Wert EB0 nicht gleich dem ersten höheren Wert EA0 plus eins ist, nämlich:
  • EA0 + 1 &ne; EB0,
  • und daß der erste höhere Wert EA0 kleiner als der zweite höhere Wert EB0 ist, nämlich:
  • EA0 < EB0.
  • Das heißt, der erste Selektor 31 wählt das zweite Wertsignal "64" als das erste gewählte Signal SD1, wenn eine Verknüpfung der beiden Bits S&sub0; und T&sub0; des ersten verglichenen Signals CP1, des Bits T&sub1; des zweiten verglichenen Signals CP2 und des Bits P&sub0; des dritten verglichenen Signals CP3 noch eine weitere Boolesche Aussage erfüllt:
  • P&sub0; · · · S&sub0; · = 1.
  • Daher besteht der erste Selektor 31 aus mehreren Gattern, wie in Fig. 8 dargestellt.
  • In Fig. 8 wählt der erste Selektor 31 als das erste gewählte Signal SD1 das Differenzsignal RS1, wenn das erste und das zweite Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 ist, nämlich:
  • EA0 = EB0,
  • und daß der erste niedrigere Wert EA1 gleich dem zweiten niedrigeren Wert EB1 ist, nämlich:
  • EA1 = EB1.
  • Der erste Selektor 31 wählt als das erste gewählte Signal SD1 das zweite Wertsignal "64", wenn das dritte und das zweite Vergleichsergebnis anzeigen, daß der zweite höhere Wert EB0 gleich dem ersten höheren Wert EA0 plus eins ist, nämlich:
  • EA0 + 1 = EB0,
  • und daß der erste niedrigere Wert EA1 gleich dem zweiten niedrigeren Wert EB1 ist, nämlich:
  • EA1 = EB1.
  • Der erste Selektor 31 kann jedoch als das erste gewählte Signal SD1 das erste Wertsignal "0" anstelle des ersten Differenzsignals RS1 wählen, wenn das erste und das zweite Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 ist, nämlich:
  • EA0 = EB0,
  • und daß der erste niedrigere Wert EA1 ist gleich dem zweiten niedrigeren Wert EB1, nämlich:
  • EA1 = EB1.
  • Außerdem kann der erste Selektor 31 als das erste gewählte Signal SD1 das erste Differenzsignal RS1 anstelle des zweiten Wertsignals "64" wählen, wenn das dritte und das zweite Vergleichsergebnis anzeigen, daß der zweite höhere Wert EB0 gleich dem ersten höheren Wert EA0 plus eins ist, nämlich:
  • EA0 + 1 = EB0,
  • und daß der erste niedrigere Wert EA1 gleich dem zweiten niedrigeren Wert EB1 ist, nämlich:
  • EA1 = EB1.
  • Mit Bezug auf Fig. 9 wird nachstehend der zweite Selektor 32 beschrieben. Der zweite Selektor 32 wählt das erste Wertsignal "0" als das zweite gewählte Signal SD2, wenn der zweite Exponententeil EB nicht kleiner als der zweite Exponententeil EA ist, nämlich:
  • EB &ge; EA.
  • Das heißt, der zweite Selektor 31 wählt das erste Wertsignal "0" als das zweite gewählte Signal SD1, (1) wenn das erste Vergleichsergebnis anzeigt, daß der zweite höhere Wert EB0 größer als der erste höhere Wert EA0 ist, nämlich:
  • EB0 > EA0,
  • oder (2) wenn das erste und das zweite Vergleichsergebnis anzeigen, daß der zweite höhere Wert EB0 ist gleich dem ersten höheren Wert EA0, nämlich:
  • EB0 = EA0,
  • und daß der zweite niedrigere Wert EB1 nicht kleiner als der erste niedrigere Wert EA1 ist, nämlich:
  • EB1 &ge; EA1.
  • Das heißt, der zweite Selektor 32 wählt das erste Wertsignal "0" als das zweite gewählte Signal SD2, wenn eine Verknüpfung der beiden Bits S&sub0; und T&sub0; des ersten verglichenen Signals CP1 und des Bits T&sub1; des zweiten verglichenen Signals CP2 eine Boolesche Aussage erfüllt:
  • · S&sub0; · · · = 1.
  • Der zweite Selektor 32 wählt das zweite Differenzsignal RS2 als das zweite gewählte Signal SD2, (1) wenn das erste und das zweite Vergleichsergebnis anzeigen, daß der zweite höhere Wert EB0 gleich dem ersten höheren Wert EA0 ist, nämlich:
  • EB0 = EA0,
  • und daß der zweite niedrigere Wert EB1 nicht größer als der erste niedrigere Wert EA1 ist, nämlich:
  • EB1 &le; EA1,
  • oder (2) wenn das vierte und das zweite Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 plus eins ist, nämlich:
  • EB0 + 1 = EA0,
  • und daß der zweite niedrigere Wert EB1 nicht kleiner als der erste niedrigere Wert EA1 ist, nämlich:
  • EB1 &ge; EA1.
  • Das heißt, der zweite Selektor 32 wählt das zweite Differenzsignal RS2 als das zweite gewählte Signal SD2, wenn eine Verknüpfung der beiden Bits S&sub0; und T&sub0; des ersten verglichene Signals CP1, der beiden Bits S&sub1; und T&sub1; des zweiten verglichenen Signals CP2 und des Bits P&sub1; des vierten verglichenen Signals CP4 eine weitere Boolesche Aussage erfüllt:
  • · · + P&sub1; · = 1.
  • Der zweite Selektor 32 wählt das zweite Wertsignal "64" als das zweite gewählte Signal SD2, (1) wenn das vierte und das zweite Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 plus eins ist, nämlich:
  • EB0 + 1 = EA0,
  • und daß der zweite niedrigere Wert EB1 nicht größer als der erste niedrigere Wert EA1 ist, nämlich:
  • EB1 &le; EA1,
  • oder (2) wenn das vierte und das erste Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 nicht gleich dem zweiten höheren Wert EB0 plus eins ist, nämlich:
  • EB0 + 1 &ne; EA0,
  • und daß der zweite höhere Wert EB0 kleiner als der erste höhere Wert EA0 ist, nämlich:
  • EB0 < EA0.
  • Das heißt, der zweite Selektor 32 wählt das zweite Wertsignal "64" als das zweite gewählte Signal SD2, wenn eine Verknüpfung der beiden Bits S&sub0; und T&sub0; des ersten verglichenen Signals CP1, des Bits S&sub1; des zweiten verglichenen Signals CP2 und des Bits P&sub1; des vierten verglichenen Signals CP4 noch eine Boolesche Aussage erfüllt:
  • P&sub1; · + · T&sub0; x = 1.
  • Daher besteht der zweite Selektor 32 aus mehreren Gattern, wie in Fig. 9 dargestellt.
  • In Fig. 9 wählt der zweite Selektor 32 als das zweite gewählte Signal SD2 das zweite Differenzsignal RS2, wenn das erste und das zweite Vergleichsergebnis anzeigen, daß der zweite höhere Wert EB0 gleich dem ersten höheren Wert EA0 ist, nämlich:
  • EB0 = EA0,
  • und daß der zweite niedrigere Wert EB1 gleich dem ersten niedrigeren Wert EA1 ist, nämlich:
  • EB1 = EA1.
  • Der zweite Selektor 32 wählt als das zweite gewählte Signal SD2 das zweite Wertsignal "64", wenn das vierte und das zweite Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 plus eins ist, nämlich:
  • EB0 + 1 = EA0,
  • und daß der zweite niedrigere Wert EB1 gleich dem ersten niedrigeren Wert EA1 ist, nämlich:
  • EB1 = EA1.
  • Der zweite Selektor 32 kann jedoch als das zweite gewählte Signal SD2 das erste Wertsignal "0" anstelle des zweiten Differenzsignals RS2 wählen, wenn das erste und das zweite Vergleichsergebnis anzeigen, daß der zweite höhere Wert EB0 gleich dem ersten höheren Wert EA0 ist, nämlich:
  • EB0 = EA0,
  • und daß der zweite niedrigere Wert EB1 gleich dem ersten niedrigeren Wert EA1 ist, nämlich:
  • EB1 = EA1.
  • Außerdem kann der zweite Selektor 32 als das zweite gewählte Signal SD2 das zweite Differenzsignal RS1 anstelle des zweiten Wertsignals "64" wählen, wenn das vierte und das zweite Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 plus eins ist, nämlich:
  • EB0 + 1 = EA0,
  • und daß der zweite niedrigere Wert EB1 gleich dem ersten niedrigeren Wert EA1 ist, nämlich:
  • EB1 = EA1.
  • Mit Bezug auf Fig. 10 besteht ein Verschiebungsbetragsberechnungsverfahren gemäß einer Ausführungsform der Erfindung darin, einen Verschiebungsbetrag zur Verwendung in einer Gleitkomma-Arithmetikeinheit zu berechnen, die Gleitkomma- Arithmetik erster und zweiter Eingangsdaten A und B durchführt. Sowohl die ersten als auch die zweiten Eingangsdaten A und B sind in einer Gleitkommadarstellung dargestellt. Wie in Fig. 2(c) bereits dargestellt, bestehen die ersten Eingangsdaten A aus dem ersten Vorzeichenteil SA mit einer Länge von einem Bit, dem ersten Exponententeil EA mit einer Länge von fünfzehn Bit und dem ersten Mantissenteil MA mit einer Länge von achtundvierzig Bit. Ebenso bestehen die zweiten Eingangsdaten B aus dem zweiten Vorzeichenteil SB mit einer Länge von einem Bit, dem zweiten Exponententeil EB mit einer Länge von fünfzehn Bit und dem zweiten Mantissenteil MB mit einer Länge von achtundvierzig Bit, wie in Fig. 2(d) dargestellt. Der erste Exponententeil EA besteht aus niedrigeren sechs Bits und höheren neun Bits, die einen ersten niedrigeren Wert EA1 bzw. einen ersten höheren Wert EA0 darstellen. Ebenso weist der zweite Exponententeil EB niedrigere sechs Bits und höhere neun Bits auf, die einen zweiten niedrigeren Wert EB1 bzw. einen zweiten höheren Wert EB0 darstellen. Der erste und der zweite Exponententeil EA und EB haben niedrigere sieben Bits, die eine erste bzw. eine zweite niedrigere Zahl #EA1 bzw. #EB1 darstellen.
  • Der Verschiebungsbetrag ist erforderlich zum Angleichen des Gleitkommas des ersten und des zweiten Mantissenteils MA und MB. Der Verschiebungsbetrag besteht aus einem ersten und einem zweiten Rechtsverschiebungsbetrag SD1 und SD2 zur Verwendung bei der Rechtsverschiebung des ersten bzw. zweiten Mantissenteils MA bzw. MB.
  • Nachstehend wird der Ablauf des erfindungsgemäßen Verschiebungsbetragsberechnungsverfahrens beschrieben. Wie in Fig. 10 dargestellt, weist das Verschiebungsbetragsberechnungsverfahren einen ersten bis zwölften Schritt A, B, C, D, E, F, G, H, I, J, K, und L auf.
  • Der erste Schritt A dient zum Vergleichen der höheren neun Bits des ersten Exponententeils EA mit den höheren neun Bits des zweiten Exponententeils EB, ein erstes Vergleichsergebnis bereitzustellen, indem entschieden wird, ob der erste höhere Wert EA0 kleiner, gleich oder größer als der zweite höhere Wert EB0 ist, nämlich:
  • EA0 < EB0,
  • EA0 = EB0,
  • oder EA0 > EB0.
  • Wenn das erste Vergleichsergebnis anzeigt, daß der erste höhere Wert EA0 kleiner als der zweite höhere Wert EB0 ist, nämlich:
  • EA0 < EB0,
  • folgen auf den Schritt A der zweite Schritt B und der zehnte Schritt J. Wenn das erste Vergleichsergebnis anzeigt, daß der erste höhere Wert EA0 größer als der zweite höhere Wert EB0 ist, nämlich:
  • EA1 > EB0,
  • folgen auf den Schritt A der dritte Schritt B und der neunte Schritt I. Wenn das erste Vergleichsergebnis anzeigt, daß der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 ist, nämlich:
  • EA0 = EB0,
  • folgt auf den Schritt A der vierte Schritt D.
  • Wenn der erste höhere Wert EA0 kleiner als der zweite höhere Wert EB0 ist, nämlich:
  • EA0 < EB0,
  • vergleicht der zweite Schritt B die höheren neun Bits des ersten Exponententeils EA mit den höheren neun Bits des zweiten Exponententeils EB, ein zweites Vergleichsergebnis bereitzustellen, indem entschieden wird, ob der zweite höhere Wert EB0 gleich dem erster höheren Wert EA0 plus eins ist oder nicht, nämlich:
  • EA0 + 1 = EB0.
  • Wenn das zweite Vergleichsergebnis anzeigt, daß der zweite höhere Wert EB0 gleich dem ersten höheren Wert EA0 plus eins ist, nämlich:
  • EA0 + 1 = EB0,
  • folgt auf den zweiten Schritt B der fünfte Schritt E. Wenn das zweite Vergleichsergebnis anzeigt, daß der zweite höhere Wert EB0 nicht gleich dem ersten höheren Wert EA0 plus eins ist, nämlich:
  • EA0 + 1 &ne; EB0,
  • folgt auf den zweiten Schritt B der siebente Schritt G.
  • Wenn der erste höhere Wert EA0 größer als der zweite höhere Wert EB0 ist, nämlich:
  • EA0 > EB0,
  • vergleicht der dritte Schritt C die höheren neun Bits des ersten Exponententeils EA mit den höheren neun Bits des zweiten Exponententeils EB, um ein drittes Vergleichsergebnis bereitzustellen, indem entschieden wird, ob der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 plus eins ist oder nicht, nämlich:
  • EB0 + 1 = EA0.
  • Wenn das dritte Vergleichsergebnis anzeigt, daß der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 plus eins ist, nämlich:
  • EB0 + 1 = EA0,
  • folgt auf den dritten Schritt C der sechste Schritt F. Wenn das dritte Vergleichsergebnis anzeigt, daß der erste höhere Wert EA0 nicht gleich dem zweiten höheren Wert EB0 plus eins ist, nämlich:
  • EB0 + 1 &ne; EA0,
  • folgt auf den dritten Schritt C der zwölfte Schritt L.
  • Wenn der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 ist, nämlich:
  • EA0 = EB0,
  • vergleicht der vierte Schritt D die niedrigeren sechs Bits des ersten Exponententeils EA mit den niedrigeren sechs Bits des zweiten Exponententeils EB, um ein viertes Vergleichsergebnis bereitzustellen, indem entschieden wird, ob der erste niedrigere Wert EA1 kleiner, gleich oder größer als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 < EB1,
  • EA1 = EB1,
  • oder EA1 > EB1.
  • Wenn das vierte Vergleichsergebnis anzeigt, daß der erste niedrigere Wert KM kleiner als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 < EB1,
  • folgen auf den vierten Schritt D der achte Schritt H und der zehnte Schritt J. Wenn das vierte Vergleichsergebnis anzeigt, daß der erste niedrigere Wert EA1 größer als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 > EB1,
  • folgen auf den vierten Schritt D der elfte Schritt K und der neunte Schritt I. Wenn das vierte Vergleichsergebnis anzeigt, daß der erste niedrigere Wert EA1 gleich dem zweiten niedrigeren Wert EB1 ist, nämlich:
  • EA1 = EB1,
  • folgen auf den vierten Schritt D der neunte Schritt I und der zehnte Schritt J.
  • Wenn der zweite höhere Wert EB0 gleich dem ersten höheren Wert EA0 plus eins ist, nämlich:
  • EA0 + 1 = EB0,
  • vergleicht der fünfte Schritt E die niedrigeren sechs Bits des ersten Exponententeils EA mit den niedrigeren sechs Bits des zweiten Exponententeils EB, um eine fünftes Vergleichsergebnis bereitzustellen, indem entschieden wird, ob der erste niedrigere Wert EA1 kleiner, gleich oder größer als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 < EB1,
  • EA1 = EB1,
  • oder EA1 > EB1.
  • Wenn das fünfte Vergleichsergebnis anzeigt, daß der erste niedrigere Wert KAI kleiner als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 < EB1,
  • folgt auf den fünften Schritt E der siebente Schritt G. Wenn das fünftes Vergleichsergebnis anzeigt, daß der erste niedri gere Wert EA1 größer als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 > EB1,
  • folgen auf den fünften Schritt E der achte Schritt H und der zehnte Schritt J. Wenn das fünfte Vergleichsergebnis anzeigt, daß der erste niedrigere Wert EA1 gleich dem zweiten niedrigeren Wert EB1 ist, nämlich:
  • EA1 = EB1,
  • folgt auf den fünften Schritt E der siebente Schritt G. Wenn der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 plus eins ist, nämlich:
  • EB0 + 1 = EA0,
  • vergleicht der sechste Schritt F die niedrigeren sechs Bits des ersten Exponententeils EA mit den niedrigeren sechs Bits des zweiten Exponententeils EB, um ein sechstes Vergleichsergebnis bereitzustellen, indem entschieden wird, ob der erste niedrigere Wert EA1 kleiner, gleich oder größer als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 < EB1,
  • EA1 = EB1,
  • oder EA1 > EB1.
  • Wenn das sechste Vergleichsergebnis anzeigt, daß der erste niedrigere Wert EA1 kleiner als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 < EB1,
  • folgen auf den sechsten Schritt F der elfte Schritt K und der neunte Schritt I. Wenn das sechste Vergleichsergebnis anzeigt, daß der erste niedrigere Wert EA1 größer als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 > EB1,
  • folgt auf den sechsten Schritt F der zwölfte Schritt L. Wenn das sechste Vergleichsergebnis anzeigt, daß der erste niedrigere Wert EA1 gleich dem zweiten niedrigeren Wert EB1 ist, nämlich:
  • EA1 = EB1,
  • folgt auf den sechsten Schritt F der zwölfte Schritt L.
  • Der siebente Schritt G erzeugt als den ersten Rechtsverschiebungsbetrag SD1 einen Verschiebungsbetrag "64", der die erste vorbestimmte natürliche Zahl "48" übersteigt, (G1) wenn das erste und das zweite Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 kleiner als der zweite höhere Wert EB0 ist, nämlich:
  • EA0 < EB0,
  • und daß der zweite höhere Wert EB0 nicht gleich dem ersten höheren Wert EA0 plus eins ist, nämlich:
  • EA0 + 1 &ne; EB0,
  • oder (G2) wenn das zweite und das fünfte Vergleichsergebnis anzeigen, daß der zweite höhere Wert EB0 gleich dem ersten höt heren Wert EA0 plus eins ist, nämlich:
  • EA0 + 1 = EB0,
  • und daß der erste niedrigere Wert EA1 nicht größer als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 < EB1.
  • Der achte Schritt H subtrahiert die erste niedrigere Zahl #EA1 von der zweiten niedrigeren Zahl #EB1, um als den ersten Rechtsverschiebungsbetrag SD1, ein erstes Subtraktionsergebnis RS1 zu erzeugen, (H1) wenn das zweite und das fünfte Vergleichsergebnis anzeigen, daß der zweite höhere Wert EB0 gleich dem ersten höheren Wert EA0 plus eins ist, nämlich:
  • EA0 + 1 = EB0,
  • und daß der erste niedrigere Wert EA1 größer als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 > EB1,
  • oder (H2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 ist, nämlich:
  • EA0 = EB0,
  • und daß der erste niedrigere Wert EA1 kleiner als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 < EB1.
  • Der neunte Schritt I erzeugt als den ersten Rechtsverschiebungsbetrag SD1 eine Verschiebungsbetrag von null "0", (I1) wenn das erste Vergleichsergebnis anzeigt, daß der erste höhere Wert EA0 größer als der zweite höhere Wert EB0 ist, nämlich:
  • EA0 > EB0,
  • oder (I2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 ist, nämlich:
  • EA0 = EB0,
  • und daß der erste niedrigere Wert EA1 nicht kleiner als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 > EB1.
  • Der zehnte Schritt J erzeugt als den zweiten Rechtsverschiebungsbetrag SD2 den Verschiebungsbetrag von null "0", (J1) wenn das erste Vergleichsergebnis anzeigt, daß der erste höhere Wert EA0 kleiner als der zweite höhere Wert EB0 ist, nämlich:
  • EA0 < EB0,
  • oder (J2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 ist, nämlich:
  • EA0 = EB0,
  • und daß der erste niedrigere Wert EA1 nicht größer als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 < EB1.
  • Der elfte Schritt K subtrahiert die zweite niedrigere Zahl #EB1 von der ersten niedrigeren Zahl #EA1, um als den zweiten Rechtsverschiebungsbetrag SD2 ein zweites Subtraktionsergebnis RS2 zu erzeugen, (K1) wenn das dritte und das sechste Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 plus eins ist, nämlich:
  • EB0 + 1 = EA0,
  • und daß der erste niedrigere Wert EA1 kleiner als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 < EB1,
  • oder (K2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 ist, nämlich:
  • EA0 = EB0,
  • und daß der erste niedrigere Wert EA1 größer als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 > EB1.
  • Der zwölfte Schritt L erzeugt als den zweiten Rechtsverschiebungsbetrag SD2 den Verschiebungsbetrag "64", der die erste vorbestimmte natürliche Zahl "48" übersteigt, (L1) wenn das erste und das dritte Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 größer als der zweite höhere Wert EB0 ist, nämlich:
  • EA0 > EB0,
  • und daß der erste höhere Wert EA0 nicht gleich dem zweiten höheren Wert EB0 plus eins ist, nämlich:
  • EB0 + 1 &ne; EA0,
  • oder (L2) wenn das dritte und das sechste Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 plus eins ist, nämlich:
  • EB0 + 1 = EA0,
  • und daß der erste niedrigere Wert EA0 nicht kleiner als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 > EB1.
  • Wenn man Fig. 11 betrachtet, so hat ein Verschiebungsbetragsberechnungsverfahren gemäß einer weiteren Ausführungsform der Erfindung die gleichen Schritte wie das in Fig. 10 dargestellte, außer daß der siebente und der achte Schritt modifiziert sind, um sich von dem in Verbindung mit Fig. 10 beschriebenen Verfahren zu unterscheiden, was später deutlich wird. Der siebente und der achte Schritt sind daher mit Ga und Ha bezeichnet.
  • Anstelle des siebenten Schrittes G in Fig. 10, erzeugt der siebente Schritt Ga als den ersten Rechtsverschiebungsbetrag SD1 einen Verschiebungsbetrag "64", der die erste vorbe stimmte natürliche Zahl "48" übersteigt, (Ga1) wenn das erste und das zweite Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 kleiner als der zweite höhere Wert EB0 ist, nämlich:
  • EA0 < EB0,
  • und daß der zweite höhere Wert EB0 nicht gleich dem ersten höheren Wert EA0 plus eins ist, nämlich:
  • EA0 + 1 &ne; EB0,
  • oder (Ga2) wenn das zweite und das fünfte Vergleichsergebnis anzeigen, daß der zweite höhere Wert EB0 gleich dem ersten höheren Wert EA0 plus eins ist, nämlich:
  • EA0 + 1 = EB0,
  • und daß der erste niedrigere Wert EA1 kleiner als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 < EB1.
  • Anstelle des achten Schrittes H in Fig. 10, subtrahiert der achte Schritt Ha die erste niedrigere Zahl #EA1 von der zweiten niedrigeren Zahl #EB1, um als den ersten Rechtsverschiebungsbetrag SD1 ein erstes Subtraktionsergebnis RS1 zu erzeugen, (Ha1) wenn das zweite und das fünfte Vergleichsergebnis anzeigen, daß der zweite höhere Wert EB0 gleich dem ersten höheren Wert EA0 plus eins ist, nämlich:
  • EA0 + 1 = EB0,
  • und daß der erste niedrigere Wert EA1 nicht kleiner als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 > EB1,
  • oder (Ha2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert FA0 gleich dem zweiten höheren Wert EB0 ist, nämlich:
  • EA0 = EB0,
  • und daß der erste niedrigere Wert EA1 kleiner als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 < EB1.
  • Wenn man Fig. 12 betrachtet, so hat ein Verschiebungsbetragsberechnungsverfahren gemäß roch einer weiteren Ausfüh rungsform der Erfindung die gleichen Schritte wie das in Fig. 10 dargestellte, außer daß der elfte und der zwölfte Schritt modifiziert sind, um sich von dem Verfahren gemäß Fig. 10 zu unterscheiden, was später deutlich wird. Der elfte und der zwölfte Schritt sind daher mit Ka und La bezeichnet.
  • Anstelle des elften Schrittes K in Fig. 10 subtrahiert der elfte Schritt Ka die zweite niedrigere Zahl #EB1 von der ersten niedrigeren Zahl #EA1, um als den zweiten Rechtsverschiebungsbetrag SD2 ein zweites Subtraktionsergebnis RS2 zu erzeugen, (Ka1) wenn das dritte und das sechste Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 plus eins ist, nämlich:
  • EB0 + 1 = EA0,
  • und daß der erste niedrigere Wert EA1 nicht größer als der zweite niedrigere Wert EB1 ist, oder (Ka2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 ist, nämlich:
  • EA0 = EB0,
  • und daß der erste niedrigere Wert EA1 größer als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 > EB1.
  • Anstelle des zwölften Schrittes L in Fig. 10 erzeugt der zwölfte Schritt La als den zweiten Rechtsverschiebungsbetrag SD2 den Verschiebungsbetrag "64", der die erste vorbestimmte natürliche Zahl "48" übersteigt, (La1) wenn das erste und das dritte Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 größer als der zweite höhere Wert EB0 ist, nämlich:
  • EA0 > EB0,
  • und daß der erste höhere Wert EA0 nicht gleich dem zweiten höheren Wert EB0 plus eins ist, nämlich:
  • EB0 + 1 &ne; EA0,
  • oder (La2) wenn das dritte und das sechste Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 plus eins ist, nämlich:
  • EB0 + 1 = EA0,
  • und daß der erste niedrigere Wert EA1 größer als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 > EB1.
  • Wenn man Fig. 13 betrachtet, so hat ein Verschiebungsbetragsberechnungsverfahren gemäß noch einer weiteren Ausführungsform der Erfindung die gleichen Schritte wie das in Fig. 10 dargestellte, außer daß der achte und der neunte Schritt modifiziert sind, um sich von dem in Fig. 10 dargestellten Verfahren zu unterscheiden, was später deutlich wird. Der achte und der neunte Schritt sind daher mit Hb und Ia bezeichnet.
  • Anstelle des achten Schrittes H in Fig. 10 subtrahiert der achte Schritt Hb die erste niedrigere Zahl #EA1 von der zweiten niedrigeren Zahl #EB1, um als den ersten Rechtsverschiebungsbetrag SD1 ein erstes Subtraktionsergebnis RS1 zu erzeugen, (Hb1) wenn das zweite und das fünfte Vergleichsergebnis anzeigen, daß der zweite höhere Wert EB0 gleich dem ersten höheren Wert EA0 plus eins ist, nämlich:
  • EA0 + 1 = EB0,
  • und daß der erste niedrigere Wert EA1 größer als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 > EB1,
  • oder (Hb2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 ist, nämlich:
  • EA0 = EB0,
  • und daß der erste niedrigere Wert EA1 nicht größer als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 < EB1.
  • Anstelle des neunten Schrittes I in Fig. 10 erzeugt der neunte Schritt Ia als den ersten Rechtsverschiebungsbetrag SD1 einen Verschiebungsbetrag von null "0", (Ia1) wenn das erste Vergleichsergebnis anzeigt, daß der erste höhere Wert EA0 größer als der zweite höhere Wert EB0 ist, nämlich:
  • EA0 > EB0,
  • oder (Ia2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 ist, nämlich:
  • EA0 = EB0,
  • und daß der erste niedrigere Wert EA1 größer als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 > EB1.
  • Wenn man Fig. 14 betrachtet, so hat ein Verschiebungsbetragsberechnungsverfahren gemäß einer weiteren Ausführungsform der Erfindung die gleichen Schritte wie das in Fig. 10 dargestellte, außer daß der zehnte und der elfte Schritt modifiziert sind, um sich von dem in Fig. 10 dargestellten Verfahren zu unterscheiden, was später deutlich wird. Der zehnte und der elfte Schritt sind daher mit Ja und Kb bezeichnet.
  • Anstelle des zehnten Schrittes J in Fig. 10 erzeugt der zehnte Schritt Ja als den zweiten Rechtsverschiebungsbetrag SD2 einen Verschiebungsbetrag von null "0", (Ja1) wenn das erste Vergleichsergebnis anzeigt, daß der erste höhere Wert EA0 kleiner als der zweite höhere Wert EB0 ist, nämlich:
  • EA0 < EB0,
  • oder (Ja2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 ist, nämlich:
  • EA0 = EB0,
  • und daß der erste niedrigere Wert EA1 kleiner als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 < EB1.
  • Anstelle des elften Schrittes K in Fig. 10 subtrahiert der elfte Schritt Kb die zweite niedrigere Zahl #EB1 von der ersten niedrigeren Zahl #EA1, um als den zweiten Rechtsverschiebungsbetrag SD2 ein zweites Subtraktionsergebnis RS2 zu erzeugen, (Kb1) wenn das dritte und das sechste Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 plus eins ist, nämlich:
  • EB0 + 1 = EA0,
  • und daß der erste niedrigere Wert EA1 kleiner als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 < EB1,
  • oder (Kb2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 ist, nämlich:
  • EA0 = EB0,
  • und daß der erste niedrigere Wert EA1 nicht kleiner als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 > EB1.
  • Wenn man Fig. 15 betrachtet, so hat ein Verschiebungsbetragsberechnungsverfahren gemäß noch einer weiteren Ausführungsform der Erfindung die gleichen Schritte wie das in Fig. 10 dargestellte, außer daß der siebente bis neunte Schritt modifiziert sind, um sich von dem in Fig. 10 dargestellten Verfahren zu unterscheiden, wie später deutlich wird. Der siebente bis neunte Schritt sind daher mit Ga, Hc, und Ia bezeichnet. Der siebente und der neunte Schritt Ga und Ia gleichen dem siebente Schritt Ga gemäß Fig. 11 und dem neunten Schritt Ia gemäß Fig. 13. Daher wird auf die Beschreibung in bezug auf den siebenten und den neunten Schritt Ga und Ia verzichtet.
  • Anstelle des achten Schrittes H in Fig. 10 subtrahiert der achte Schritt Hc die erste niedrigere Zahl #EA1 von der zweiten niedrigeren Zahl #EB1, um als den ersten Rechtsverschiebungsbetrag SD1 ein erstes Subtraktionsergebnis RS1 zu erzeugen, (Hc1) wenn das zweite und das fünfte Vergleichsergebnis anzeigen, daß der zweite höhere Wert EB0 gleich dem ersten höheren Wert EA0 plus eins ist, nämlich:
  • EAG + 1 = EB0,
  • und daß der erste niedrigere Wert EA1 nicht kleiner als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 > EB1,
  • oder (Hc2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 ist, nämlich:
  • EA0 = EB0,
  • und daß der erste niedrigere Wert EA1 nicht größer als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 < EB1.
  • Wenn man Fig. 16 betrachtet, so hat ein Verschiebungsbetragsberechnungsverfahren gemäß noch einer weiteren Ausführungsform der Erfindung die gleichen Schritte wie das in Fig. 10 dargestellte, außer daß der zehnte bis zwölfte Schritt modifiziert sind, um sich von dem in Fig. 10 dargestellten Verfahren zu unterscheiden, was später deutlich wird. Der zehnte bis zwölfte Schritt sind daher mit Ja, Kc, und La bezeichnet. Der zehnte und der zwölfte Schritt Ja und La gleichen dem zehnten Schritt Ja gemäß Fig. 14 und dem zwölften Schritt La gemäß Fig. 12. Daher wird auf die Beschreibung in bezug auf den zehnten und den zwölften Schritt Ja und La verzichtet.
  • Anstelle des elften Schrittes K in Fig. 10 subtrahiert der elfte Schritt Kc die zweite niedrigere Zahl #EB1 von der ersten niedrigeren Zahl #EA1, um als den zweiten Rechtsverschiebungsbetrag SD2 ein zweites Subtraktionsergebnis RS1 zu erzeugen, (Kc1) wenn das dritte und das sechste Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 plus eins ist, nämlich:
  • EB0 + 1 = EA0,
  • und daß der erste niedrigere Wert EA1 nicht größer als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 < EB1,
  • oder (Kc2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert EA0 gleich dem zweiten höheren Wert EB0 ist und daß der erste niedrigere Wert EA1 nicht kleiner als der zweite niedrigere Wert EB1 ist, nämlich:
  • EA1 > EB1.

Claims (22)

1. Verschiebungsbetragsberechnungsschaltung zur Verwendung in einer Gleitkomma-Arithmetikeinheit zur Durchführung von Gleitkomma-Arithmetik mit ersten und zweiten Eingabedaten, die in Gleitkommadarstellung dargestellt sind und aus einem ersten und einem zweiten Exponententeil (EA, EB) und einem ersten und einem zweiten Mantissenteil (MA, MB) bestehen, wobei jeder, nämlich der erste und der zweite Mantissenteil (MA, MB) N Bit lang ist, wobei N eine erste vorbestimmte natürliche Zahl darstellt, die größer als 2n-1 und nicht größer als 2n ist, wobei n eine vorbestimmte positive ganze Zahl darstellt, wobei jeder, nämlich der erste und der zweite Exponententeil (EA, EB) M Bit lang ist, wobei M eine zweite vorbestimmte natürliche Zahl darstellt, die größer als die vorbestimmte positive ganze Zahl plus eins ist, wobei die Verschiebungsbetragsberechnungsschaltung zur Berechnung eines Verschiebungsbetrags, der zum Ausgleichen des Gleitkommas des ersten und des zweiten Mantissenteils (MA, MB) dient, wobei die Verschiebungsbetragsberechnungsschaltung eine Differenzberechnungseinrichtung aufweist, die mit niedrigeren (n + 1) Bits (#EA1, #EB1) des ersten und des zweiten Exponententeils (EA, EB) zur Berechnung einer Differenz zwischen einer ersten niedrigeren Zahl (#EA1), die durch die niedrigeren (n + 1) Bits des ersten Exponententeils (EA) dargestellt wird, und einer zweiten niedrigeren Zahl (#EB1), die durch die niedrigeren (n + 1) Bits des zweiten Exponententeils (EB) dargestellt wird; dadurch gekennzeichnet, daß
der Verschiebungsbetrag aus einem ersten und einem zweiten Rechtsverschiebungsbetrag zur Verwendung bei Rechtsverschiebung des ersten bzw. des zweiten Mantissenteils (MA, MB) besteht;
die Differenzberechnungseinrichtung aufweist:
einen erste Subtrahierer (26), der mit den niedrigeren (n + 1) Bits (#EA1, #EB1) des ersten und des zweiten Exponententeils (EA, EB) versorgt wird, zum Subtrahieren der ersten niedrigeren Zahl (#EA1) von der zweiten niedrigeren Zahl (#EB1), um ein erstes Differenzsignal (RS1) zu erzeugen, das ein erstes Subtraktionsergebnis darstellt;
einen zweiten Subtrahierer (27), der mit den niedrigeren (n + 1) Bits (#EA1, #EB1) des ersten und des zweiten Exponententeils (EA, EB) versorgt wird, zum Subtrahieren der zweiten niedrigeren Zahl (#EB1) von der ersten niedrigeren Zahl (#EA1), um ein zweites Differenzsignal (RS2) zu erzeugen, das ein zweites Subtraktionsergebnis darstellt;
die Verschiebungsbeträgsberechnungsschaltung ferner aufweist:
eine Vergleichseinrichtung (28), die mit dem ersten und dem zweiten Exponententeil (EA, EB) versorgt wird, zum Vergleichen des ersten Exponententeils (EA) mit dem zweiten Exponententeil (EB), um ein Vergleichsergebnissignal (CP1, GP2, CP3, CP4) zu erzeugen, das ein Vergleichsergebnis anzeigt;
einen ersten Selektor (31), der mit dem ersten Subtrahierer (26) und der Vergleichseinrichtung (28) verbunden ist und mit einem ersten Wertsignal ("0"), das einen Verschiebungsbetrag von null anzeigt, und einem zweiter. Wertsignal ("64") versorgt wird, das einen Verschiebungsbetrag anzeigt, der größer als die erste vorbestimmte natürliche Zahl ist, zum Wählen, als Antwort auf das Vergleichsergebnissignal (CP1, CP2, CP3), entweder des ersten Differenzsignals (RS1) oder des ersten oder des zweiten Wertsignals ("0", "64"), um ein erstes gewähltes Signal (SD1) als erstes Rechtsverschiebungsbetragssignal zu erzeugen, das den ersten Rechtsverschiebungsbetrag anzeigt; und
einen zweiten Selektor (32), der mit dem zweiten Subtrahierer (27) und der Vergleichseinrichtung (28) und mit dem ersten und dem zweiten Wertsignal ("0", "64") versorgt wird, zum Wählen, als Antwort auf das Vergleichsergebnissignal (CP1, CP2, CP4), entweder des zweiten Differenzsignals (RS2) oder des ersten oder des zweiten Wertsignals ("0", "64"), um ein zweites gewähltes Signal (SD2) als zweites Rechtsverschie bungsbetragssignal zu erzeugen, das den zweiten Rechtsverschiebungsbetrag anzeigt.
2. Verschiebungsbetragsberechnungsschaltung nach Anspruch 1, ferner mit:
einem ersten Register (36), das mit dem ersten Selektor (31) verbunden ist, zum Halten des ersten gewählten Signals (SD1) als erstes gehaltenes Signal, um das erste gehaltene Signal als das erste Rechtsverschiebungsbetragssignal zu erzeugen; und
einem zweiten Register (37), das mit dem zweiten Selektor (32) verbunden ist, zum Halten des zweiten gewählten Signals als zweites gehaltenes Signal, um das zweite gehaltene Signal als das zweite Rechtsverschiebungsbetragssignal zu erzeugen.
3. Verschiebungsbetragsberechnungsschaltung nach Anspruch 1 oder 2, wobei jeder, nämlich der erste und der zweite Exponententeil (EA, EB) aus niedrigeren n Bits (EA1, EB1) und höheren (M - n) Bits (EA0, EB0) besteht, wobei die niedrigeren n Bits (EA1, EB1) des ersten und des zweiten Exponententeils (EA, EB) einen ersten bzw. einen zweiten niedrigeren Wert darstellen, die höheren (M - n) Bits (EA0, EB0) des ersten und des zweiten Exponententeils (EA, EB) einen ersten bzw. einen zweiten höheren Wert darstellen, wobei die Vergleichseinrichtung (28) aufweist:
einen ersten Komparator (41), der mit den höheren (M - n) Bits (EA0, EB0) des ersten und des zweiten Exponententeils (EA, EB) versorgt wird, zum Vergleichen der höheren (M - n) Bits (EA0) des ersten Exponententeils (EA) mit den höheren (M - n) Bits (EB0) des zweiten Exponententeils (EB), um ein erstes verglichenes Signal (CP1) zu erzeugen, das ein erstes Vergleichsergebnis darstellt, wobei das erste Vergleichsergebnis darstellt, ob der erste höhere Wert größer, gleich oder kleiner als der zweite höhere Wert ist;
einen zweiten Komparator (42), der mit den niedrigeren n Bits (KAl, EB1) des ersten und des zweiten Exponententeils (EA, EB) versorgt wird, zum Vergleichen der niedrigeren n Bits (EA1) des ersten Exponententeils (EA) mit den niedrigeren n Bits (EB1) des zweiten Exponententeils (EB), um ein zweites verglichenes Signal (CP2) zu erzeugen, das ein zweites Vergleichsergebnis darstellt, wobei das zweite Vergleichsergebnis darstellt, ob der erste niedrigere Wert größer, gleich oder kleiner als der zweite niedrigere Wert ist;
einem dritten Komparator (43), der mit den höheren (M - n) Bits (EA0, EB0) des ersten und des zweiten Exponententeils (EA, EB) versorgt wird, zum Vergleichen der höheren (M - n) Bits (EA0) des ersten Exponententeils (EA) mit den höheren (M - n) Bits (EB0) des zweiten Exponententeils (EB), um ein drittes verglichenes Signal (CP3) zu erzeugen, das ein drittes Vergleichsergebnis darstellt, wobei das dritte Vergleichsergebnis darstellt, ob der zweite höhere Wert gleich dem ersten höheren Wert plus eins ist oder nicht;
einen vierten Komparator (44), der mit den höheren (M - n) Bits (EA0, EB0) des ersten und des zweiten Exponententeils (EA, EB) versorgt wird, zum Vergleichen der höheren (M - n) Bits (EA0) des ersten Exponententeils (EA) mit den höheren (M - n) Bits (EB0) des zweiten Exponententeils (EB), um ein viertes verglichenes Signal (CP4) zu erzeugen, das ein viertes Vergleichsergebnis darstellt, wobei das vierte Vergleichsergebnis darstellt, ob der erste höhere Wert gleich dem zweiten höheren Wert plus eins ist oder nicht; und
Versorgungseinrichtungen (46, 47, 48, 49), die mit dem ersten bis vierten Komparator (41-44) und dem ersten und dem zweiten Selektor (31, 32) verbunden sind, zum gemeinsamen Liefern, als das Vergleichsergebnissignal, des ersten bis vierten verglichenen Signals (CP1-CP4) an den ersten und den zweiten Selektor (31, 32).
4. Verschiebungsbetragsberechnungsschaltung nach Anspruch 3, wobei:
der erste Selektor (31) zum Wählen des ersten Wertsignals ("0") als das erste gewählte Signal (SD1) dient, (1) wenn das erste Vergleichsergebnis anzeigt, daß der erste höhere Wert (EA0) größer als der zweite höhere Wert (EB0) ist, oder (2) wenn das erste und das zweite Vergleichsergebnis anzeigen, daß der erste höhere Wert (EA0) gleich dem zweiten höheren Wert (EB0) ist und daß der erste niedrigere Wert (EA1) größer als der zweite niedrigere Wert (EB1) ist; wobei der er ste Selektor (31) zum Wählen des ersten Differenzsignals (RS1) als das erste gewählte Signal (SD1) dient, (1) wenn das erste und das zweite Vergleichsergebnis anzeigen, daß der erste höhere Wert (EA0) gleich dem zweiten höheren Wert (EB0) ist und daß der erste niedrigere Wert (EA1) kleiner als der zweite niedrigere Wert (EB1) ist, oder (2) wenn das dritte und das zweite Vergleichsergebnis anzeigen, daß der zweite höhere Wert (EB0) gleich dem ersten höheren Wert plus eins (EA0 + 1) ist und daß der erste niedrigere Wert (EA1) größer als der zweite niedrigere Wert (EB1) ist; wobei der erste Selektor (31) zum Wählen des zweiten Wertsignals ("64") als das erste gewählte Signal (SD1) dient, (1) wenn das dritte und das zweite Vergleichsergebnis anzeigen, daß der zweite höhere Wert (EB0) gleich dem ersten höheren Wert plus eins (EA0 + 1) ist und daß der erste niedrigere Wert (EA1) kleiner als der zweite niedrigere Wert (EB1) ist, oder (2) wenn das dritte und das erste Vergleichsergebnis anzeigen, daß der zweite höhere Wert (EB0) nicht gleich dem ersten höheren Wert plus eins (EA0 + 1) ist und daß der erste höhere Wert (EA0) kleiner als der zweite höhere Wert (EB0) ist.
5. Verschiebungsbetragsberechnungsschaltung nach Anspruch 4, wobei der erste Selektor (31) zum Wählen des ersten Wertsignals ("0") als das erste gewählte Signal (SD1) dient, wenn das erste und das zweite Vergleichsergebnis anzeigen, daß der erste höhere Wert (EA0) gleich dem zweiten höheren Wert (EB0) ist und daß der erste niedrigere Wert (EA1) gleich dem zweiten niedrigeren Wert (EB1) ist.
6. Verschiebungsbetragsberechnungsschaltung nach Anspruch 4, wobei der erste Selektor (31) zum Wählen des ersten Differenzsignals (RS1) als das erste gewählte Signal (SD1) dient, wenn das erste und das zweite Vergleichsergebnis anzeigen, daß der erste höhere Wert (EA0) gleich dem zweiten höheren Wert (EB0) ist und daß der erste niedrigere Wert (EA1) gleich dem zweiten niedrigeren Wert (EB1) ist.
7. Verschiebungsbetragsberechnungsschaltung nach Anspruch 4, wobei der erste Selektor (31) zum Wählen des ersten Differenzsignals (RS1) als das erste gewählte Signal (SD1) dient, wenn das dritte und das zweite Vergleichsergebnis an zeigen, daß der zweite höhere Wert (EB0) gleich dem ersten höheren Wert plus eins (EA0 + 1) ist und daß der erste niedrigere Wert (EA1) gleich dem zweiten niedrigeren Wert (EB1) ist.
8. Verschiebungsbetragsberechnungsschaltung nach Anspruch 4, wobei der erste Selektor (31) zum Wählen des zweiten Wertsignals ("64") als das erste gewählte Signal (SD1) dient, wenn das dritte und das zweite Vergleichsergebnis anzeigen, daß der zweite höhere Wert (EB0) gleich dem ersten höheren Wert plus eins (EA0 + 1) ist und daß der erste niedrigere Wert (EA1) gleich dem zweiten niedrigeren Wert (EB1) ist.
9. Verschiebungsbetragsberechnungsschaltung nach Anspruch 3, wobei:
der zweite Selektor (32) zum Wählen des ersten Wertsignals ("0") als das zweite gewählte Signal (SD2) dient, (1) wenn das erste Vergleichsergebnis anzeigt, daß der erste höhere Wert (EA0) kleiner als der zweite höhere Wert (EB0) ist, oder (2) wenn das erste und das zweite Vergleichsergebnis anzeigen, daß der erste höhere Wert (EA0) gleich dem zweiten höheren Wert (EB0) ist und daß der erste niedrigere Wert (EA1) kleiner als der zweite niedrigere Wert (EB1) ist; der zweite Selektor (32) zum Wählen des zweiten Differenzsignals (RS2) als das zweite gewählte Signal (SD2) dient, (1) wenn das erste und das zweite Vergleichsergebnis anzeigen, daß der erste höhere Wert (EA0) gleich dem zweiten höheren Wert (EB0) ist und daß der erste niedrigere Wert (EA1) größer als der zweite niedrigere Wert (EB1) ist, oder (2) wenn das vierte und das zweite Vergleichsergebnis anzeigen, daß der erste höhere Wert (EA0) gleich dem zweiten höheren Wert plus eins (EB0 + 1) ist und daß der erste niedrigere Wert (EA1) kleiner als der zweite niedrigere Wert (EB1) ist; der zweite Selektor (32) zum Wählen des zweiten Wertsignals ("64") als das zweite gewählte Signal (SD2) dient, (1) wenn das vierte und das zweite Vergleichsergebnis anzeigen, daß der erste höhere Wert (EA0) gleich dem zweiten höheren Wert plus eins (EB0 + 1) ist und daß der erste niedrigere Wert (EA1) größer als der zweite niedrigere Wert (EB1) ist, oder (2) wenn das vierte und das erste Vergleichsergebnis anzeigen, daß der erste höhere Wert (EA0) nicht gleich dem zweiten höheren Wert plus eins (EB0 + 1) ist und daß der erste höhere Wert (EA0) größer als der zweite höhere Wert (EB0) ist.
10. Verschiebungsbetragsberechnungsschaltung nach Anspruch 9, wobei der zweite Selektor (32) zum Wählen des ersten Wertsignals ("0") als das zweite gewählte Signal (SD2) dient, wenn das erste und das zweite Vergleichsergebnis anzeigen, daß der erste höhere Wert (EA0) gleich dem zweiten höheren Wert (EB0) ist und daß der erste niedrigere Wert (EA1) gleich dem zweiten niedrigeren Wert (EB1) ist.
11. Verschiebungsbetragsberechnungsschaltung nach Anspruch 9, wobei der zweite Selektor (32) zum Wählen des zweiten Differenzsignals (RS2) als das zweite gewählte Signal (5D2) dient, wenn das erste und das zweite Vergleichsergebnis anzeigen, daß der erste höhere Wert (EA0) gleich dem zweiten höheren Wert (EB0) ist und daß der erste niedrigere Wert (EA1) gleich dem zweiten niedrigeren Wert ist (EB1).
12. Verschiebungsbetragsberechnungsschaltung nach Anspruch 9, wobei der zweite Selektor (32) zum Wählen des zweiten Differenzsignals (RS2) als das zweite gewählte Signal (SD2) dient, wenn das vierte und das zweite Vergleichsergebnis anzeigen, daß der erste höhere Wert (EA0) gleich dem zweiten höheren Wert plus eins (EB0 + 1) ist und daß der erste niedrigere Wert (EA1) gleich dem zweiten niedrigeren Wert (EB1) ist.
13. Verschiebungsbetragsberechnungsschaltung nach Anspruch 9, wobei der zweite Selektor (32) zum Wählen des zweiten Wertsignals ("64") als das zweite gewählte Signal (SD2) dient, wenn das vierte und das zweite Vergleichsergebnis anzeigen, daß der erste höhere Wert (EA0) gleich dem zweiten höheren Wert plus eins (EB0 + I) ist und daß der erste niedrigere Wert (EA1) gleich dem zweiten niedrigeren Wert ist (EB1).
14. Verfahren zur Berechnung eines Verschiebungsbetrags zur Verwendung in einer Gleitkomma-Arithmetikeinheit, die Gleitkomma-Arithmetik mit ersten und zweiten Eingabedaten, die in Gleitkommadarstellung dargestellt sind und aus einem ersten und einem zweiten Exponententeil (EA, EB) und einem ersten und einem zweiten Mantissenteil (MA, MB) bestehen, wobei jeder, nämlich der erste und der zweite Mantissenteil (MA, MB) N Bit lang ist, wobei N eine erste vorbestimmte natürliche Zahl dar stellt, die größer als 2n-1 und nicht größer als 2n ist, wobei n eine vorbestimmte positive ganze Zahl darstellt, wobei jeder, nämlich der erste und der zweite Exponententeil (EA, EB) M Bit lang ist, wobei M eine zweite vorbestimmte natürliche Zahl darstellt, die größer als die vorbestimmte positive ganze Zahl plus eins ist, wobei der Verschiebungsbetrag zum Ausgleichen des Gleitkommas des ersten und des zweite Mantissenteils (MA, MB) dient, wobei der Verschiebungsbetrag aus einem ersten und einem zweiten Rechtsverschiebungsbetrag (SD1, SD2) zur Verwendung zum Rechtsverschieben des ersten bzw. des zweiten Mantissenteils. (4 MA, MB) besteht, wobei das Verfahren die Schritte aufweist:
(A) Vergleichen von höheren (M - n) Bits (EA0) des ersten Exponententeils (EA) mit den höheren (M - n) Bits (EB0) des zweiten Exponententeils (EB), um ein erstes Vergleichsergebnis bereitzustellen, indem entschieden wird, ob ein erster höherer Wert (EA0) durch die höheren (M - n) Bits des ersten Exponententeils so dargestellt wird, daß er kleiner, gleich oder größer als ein zweiter höherer Wert (EB0) ist, der durch die höheren (M - n) Bits des zweiten Exponententeils dargestellt wird;
(B) Vergleichen der höheren (M - n) Bits (EA0) des ersten Exponententeils mit den höheren (M - n) Bits (EB0) des zweiten Exponententeils, wenn der erste höhere Wert (EA0) kleiner als der zweite höhere Wert (EB0) ist, um ein zweites Vergleichsergebnis bereitzustellen, indem entschieden wird, ob der zweite höhere Wert (EB0) gleich dem ersten höheren Wert plus eins (EA0 + 1) ist oder nicht;
(C) Vergleichen der höheren (M - n) Bits (EA0) des ersten Exponententeils mit den höheren (M - n) Bits (EB0) des zweiten Exponententeils, wenn der erste höhere Wert (EA0) größer als der zweite höhere Wert (EB0) ist, um ein drittes Vergleichsergebnis bereitzustellen, indem entschieden wird, ob der erste höhere Wert (EA0) gleich dem zweiten höheren Wert plus eins (EB0 + 1) ist oder nicht;
(D) Vergleichen von niedrigeren n Bits (EA1) des ersten Exponententeils; (EA) mit den niedrigeren n Bits (EB1) des zweiten Exponententeils (EB), wenn der erste höhere Wert (EA0) gleich dem zweiten höheren Wert (EB0) ist, um ein viertes Vergleichsergebnis bereitzustellen, indem entschieden wird, ob ein erster niedrigerer Wert (EA1) durch die niedrigeren n Bits des ersten Exponententeils so dargestellt wird, daß er kleiner, gleich oder größer als ein zweiter niedrigerer Wert (EB1) ist, der durch die niedrigeren n Bits des zweiten Exponententeils dargestellt wird;
(E) Vergleichen der niedrigeren n Bits (EA1) des ersten Exponententeils mit den niedrigeren n Bits (EB1) des zweiten Exponententeils, wenn der zweite höhere Wert (EB0) gleich dem ersten höheren Wert plus eins (EA0 + 1) ist, um ein fünftes Vergleichsergebnis bereitzustellen, indem entschieden wird, ob der erste niedrigere Wert (EA1) kleiner, gleich oder größer als der zweite niedrigere Wert (EB1) ist;
(F) Verglichen der niedrigeren n Bits (EA1) des ersten Exponententeils mit den niedrigeren n Bits (EB1) des zweiten Exponententeils, wenn der erste höhere Wert (EA0) gleich dem zweiten höheren Wert plus eins (EB0 + 1) ist, um ein sechstes Vergleichsergebnis bereitzustellen, indem entschieden wird, ob der erste niedrigere Wert (EA1) kleiner, gleich oder größer als der zweite niedrigere Wert (EB1) ist;
(G) Erzeugen, als den ersten Rechtsverschiebungsbetrag (SD1), eines Verschiebungsbetrags ("64"), der die erste vorbestimmte natürliche Zahl (G1) übersteigt, wenn das erste und das zweite Vergleichsergebnis anzeigen, daß der erste höhere Wert (EA0) kleiner als der zweite höhere Wert (EB0) ist und daß der zweite höhere Wert (EB0) nicht gleich dem ersten höheren Wert plus eins (EA0 + 1) ist, oder (G2) wenn das zweite und das fünfte Vergleichsergebnis anzeigen, daß der zweite hö- here Wert (EB0) gleich dem ersten höheren Wert plus eins (EA0 + 1) ist und daß der erste niedrigere Wert (EA1) kleiner als der zweite niedrigere Wert (EB1) ist;
(H) Subtrahieren einer ersten niedrigeren Zahl (#EA1), die durch niedrigere (n + 1) Bits des ersten Exponententeils dargestellt wird, von einer zweiten niedrigeren Zahl (#EB1), die durch die niedrigeren (n + 1) Bits des zweiten Exponententeils dargestellt wird, um als den ersten Rechtsverschiebungsbetrag (SD1) ein erstes Subtraktionsergebnis (RS1) zu erzeu gen, (H1) wenn das zweite und das fünfte Vergleichsergebnis anzeigen, daß der zweite höhere Wert (EB0) gleich dem ersten höheren Wert plus eins (EA0 + 1) ist und daß der erste niedrigere Wert (EA1) größer als der zweite niedrigere Wert (EB1) ist, oder (H2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert (EA0) gleich dem zweiten höheren Wert (EB0) ist und daß der erste niedrigere Wert (EA1) kleiner als der zweite niedrigere Wert (EB1) ist;
(I) Erzeugen, als den ersten Rechtsverschiebungsbetrag (SD1), eines Verschiebungsbetrags ("0") von null, (I1) wenn das erste Vergleichsergebnis anzeigt, daß der erste höhere Wert (EA0) größer als der zweite höhere Wert (EB0) -ist, oder (I2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert (EA0) gleich dem zweiten höheren Wert (EB0) ist und daß der erste niedrigere Wert (EA1) größer als der zweite niedrigere Wert (EB1) ist;
(J) Erzeugen, als den zweiten Rechtsverschiebungsbetrag (SD2), des Verschiebungsbetrags ("0") von null, (J1) wenn das erste Vergleichsergebnis anzeigt, daß der erste höhere Wert (EA0) kleiner als der zweite höhere Wert (EB0) ist, oder (J2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert (EA0) gleich dem zweiten höheren Wert (EB0) ist und daß der erste niedrigere Wert (EA1) kleiner als der zweite niedrigere Wert (EB1) ist;
(K) Subtrahieren der zweiten niedrigeren Zahl (#EB1) von der ersten niedrigeren Zahl (#EA1), um als den zweiten Rechtsverschiebungsbetrag (SD2) ein zweites Subtraktionsergebnis (RS2) zu erzeugen, (K1) wenn das dritte und das sechste Vergleichsergebnis anzeigen, daß der erste höhere Wert (EA0) gleich dem zweiten höheren Wert plus eins (EB0 + 1) ist und daß der erste niedrigere Wert (EA1) kleiner als der zweite niedrigere Wert (EB1) ist, oder (K2) wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert (EA0) gleich dem zweiten höheren Wert (EB0) ist und daß der erste niedrigere Wert (EA1) größer als der zweite niedrigere Wert (EB1) ist; und
(L) Erzeuge, als den zweiten Rechtsverschiebungsbetrag (SD2), des Verschiebungsbetrags ("64"), der die erste vorbe stimmte natürliche Zahl übersteigt, (L1) wenn das erste und das dritte Vergleichsergebnis anzeigen, daß der erste höhere Wert (EA0) größer als der zweite höhere Wert (EB0) ist und daß der erste höhere Wert (EA0) nicht gleich dem zweiten höheren Wert plus eins (EB0 + 1) ist, oder (L2) wenn das dritte und das sechste Vergleichsergebnis anzeigen, daß der erste höhere Wert (EA0) gleich dem zweiten höheren Wert plus eins (EB0 + I) ist und daß der erste niedrigere Wert (EA1) größer als der zweite niedrigere Wert (EB1) ist.
15. Verfahren nach Anspruch 14, wobei der Erzeugungsschritt (G) als den ersten Rechtsverschiebungsbetrag (SD1) den Verschiebungsbetrag ("64") erzeugt, der die erste vorbestimmte natürliche Zahl übersteigt, wenn das zweite und das fünfte Vergleichsergebnis anzeigen, daß der zweite höhere Wert (EB0) gleich dem ersten höheren Wert plus eins (EA0 + 1) ist und daß der erste niedrigere Wert (EA1) gleich dem zweiten niedrigeren Wert (EB1) ist.
16. Verfahren nach Anspruch 14, wobei der Subtrahierschritt (H) die erste niedrigere Zahl (#EA1) von der zweiten niedrigeren Zahl (#EB1) subtrahiert, um als den ersten Rechtsverschiebungsbetrag (SD1) das erste Subtraktionsergebnis (RS1) zu erzeugen, wenn das zweite und das fünfte Vergleichsergebnis anzeigen, daß der zweite höhere Wert (EB0) gleich dem ersten höheren Wert plus eins (EA0 + 1) ist und daß der erste niedrigere Wert (EA1) gleich dem zweiten niedrigeren Wert (EB1) ist.
17. Verfahren nach Anspruch 14, wobei der Subtrahierschritt (H) die erste niedrigere Zahl (#EA1) von der zweiten niedrigeren Zahl (#EB1) subtrahiert, um als den ersten Rechtsverschiebungsbetrag (SD1) das erste Subtraktionsergebnis (RS1) zu erzeugen, wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert (EA0) gleich dem zweiten höheren Wert (EB0) ist und daß der erste niedrigere Wert (EA1) gleich dem zweiter niedrigeren Wert (EB1) ist.
18. Verfahren nach Anspruch 14, wobei der Erzeugungsschritt (I) als den ersten Rechtsverschiebungsbetrag (SD1) den Verschiebungsbetrag ("0") von null erzeugt, wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert (EA0) gleich dem zweiten höheren Wert (EB0) ist und daß der erste niedrigere Wert (EA1) gleich dem zweiten niedrigeren Wert (EB1) ist.
19. Verfahren nach Anspruch 14, wobei der Erzeugungsschritt (J) als den zweiten Rechtsverschiebungsbetrag (SD2) den Verschiebungsbetrag ("0") von null erzeugt, wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert (EA0) gleich dem zweiten höheren Wert (EB0) ist und daß der erste niedrigere Wert (EA1) gleich dem zweiten niedrigeren Wert (EB1) ist.
20. Verfahren nach Anspruch 14, wobei der Subtrahierschritt (K) die zweite niedrigere Zahl (#EB1) von der ersten niedrigeren Zahl (#EA1) subtrahiert, um als den zweiten Rechtsverschiebungsbetrag (SD2) das zweite Subtraktionsergebnis (RS2) zu erzeugen, wenn das erste und das vierte Vergleichsergebnis anzeigen, daß der erste höhere Wert (EA0) gleich dem zweiten höheren Wert (EB0) ist und daß der erste niedrigere Wert (EA1) gleich dem zweiten niedrigeren Wert (EB1) ist.
21. Verfahren nach Anspruch 14, wobei der Subtrahierschritt (K) die zweite niedrigere Zahl (#EB1) von der ersten niedrigeren Zahl (#EA1) subtrahiert, um als den zweiten Rechtsverschiebungsbetrag (SD2) das zweite Subtraktionsergebnis (RS2) zu erzeugen, wenn das dritte und das sechste Vergleichsergebnis anzeigen, daß der erste höhere Wert (EA0) gleich dem zweiten höheren Wert plus eins (EB0 + 1) ist und daß der erste niedrigere Wert (EA1) gleich dem zweiten niedrigeren Wert (EB1) ist.
22. Verfahren nach Anspruch 14, wobei der Erzeugungsschritt (L) als den zweiten Rechtsverschiebungsbetrag (SD2) den Verschiebungsbetrag ("64") erzeugt, der die erste vorbestimmte natürliche Zahl übersteigt, wenn das dritte und das sechste Vergleichsergebnis anzeigen, daß der erste höhere Wert (EA0) gleich dem zweiten höheren Wert plus eins (EB0 + 1) ist und daß der erste niedrigere Wert (EA1) gleich dem zweiten niedrigeren Wert (EB1) ist.
DE69130627T 1990-09-07 1991-09-06 Schaltung zur Bestimmung des Betrags der Verschiebung in einen Gleitkommarechner, welche nur wenig Hardware braucht und mit hoher Geschwindigkeit zu betreiben ist Expired - Fee Related DE69130627T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23735890 1990-09-07

Publications (2)

Publication Number Publication Date
DE69130627D1 DE69130627D1 (de) 1999-01-28
DE69130627T2 true DE69130627T2 (de) 1999-09-09

Family

ID=17014212

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69130627T Expired - Fee Related DE69130627T2 (de) 1990-09-07 1991-09-06 Schaltung zur Bestimmung des Betrags der Verschiebung in einen Gleitkommarechner, welche nur wenig Hardware braucht und mit hoher Geschwindigkeit zu betreiben ist

Country Status (4)

Country Link
US (1) US5166898A (de)
EP (1) EP0474247B1 (de)
CA (1) CA2050799C (de)
DE (1) DE69130627T2 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539684A (en) * 1993-12-10 1996-07-23 Motorola, Inc. Method and apparatus for calculating floating point exponent values
US5477543A (en) * 1994-08-03 1995-12-19 Chromatic Research, Inc. Structure and method for shifting and reordering a plurality of data bytes
JP3436994B2 (ja) * 1994-12-05 2003-08-18 三菱電機株式会社 シフト装置
US5745744A (en) * 1995-10-12 1998-04-28 International Business Machines Corporation High speed mask generation using selection logic
JPH09204295A (ja) * 1996-01-29 1997-08-05 Kofu Nippon Denki Kk スティッキービット検出回路
GB2323189B (en) * 1997-03-14 2001-11-21 Nokia Mobile Phones Ltd Processing multi-bit signals representing floating-point numbers
US5901076A (en) * 1997-04-16 1999-05-04 Advanced Micro Designs, Inc. Ripple carry shifter in a floating point arithmetic unit of a microprocessor
US6148315A (en) * 1998-04-30 2000-11-14 Mentor Graphics Corporation Floating point unit having a unified adder-shifter design
US6789098B1 (en) * 2000-10-23 2004-09-07 Arm Limited Method, data processing system and computer program for comparing floating point numbers
DE10232947A1 (de) * 2002-07-19 2004-01-29 Siemens Ag Behältnis, insbesondere Gehäuse für ein Telefonmobilteil sowie Verfahren zur Herstellung eines Gehäuseteils
US7469265B2 (en) * 2003-10-16 2008-12-23 International Business Machines Corporation Methods and apparatus for performing multi-value range checks
ES2411962T3 (es) 2003-10-24 2013-07-09 Gencia Corporation Métodos y composiciones para suministrar polinucleótidos
US8507277B2 (en) 2003-10-24 2013-08-13 Gencia Corporation Nonviral vectors for delivering polynucleotides
US8133733B2 (en) 2003-10-24 2012-03-13 Gencia Corporation Nonviral vectors for delivering polynucleotides to target tissues
US20090123468A1 (en) 2003-10-24 2009-05-14 Gencia Corporation Transducible polypeptides for modifying metabolism
US8062891B2 (en) 2003-10-24 2011-11-22 Gencia Corporation Nonviral vectors for delivering polynucleotides to plants
GB2607364B (en) * 2021-11-18 2023-05-24 Imagination Tech Ltd Floating point adder

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1229415A (en) * 1983-12-09 1987-11-17 Masayuki Ikeda Floating-point addition/subtraction system
JPH0650462B2 (ja) * 1986-02-18 1994-06-29 日本電気株式会社 シフト数制御回路
US4858165A (en) * 1987-06-19 1989-08-15 Digital Equipment Corporation Apparatus and method for acceleration of effective subtraction procedures by the approximation of the absolute value of the exponent argument difference
JP2693800B2 (ja) * 1988-12-28 1997-12-24 甲府日本電気株式会社 浮動小数点データ総和演算回路
US5010508A (en) * 1989-02-14 1991-04-23 Intel Corporation Prenormalization for a floating-point adder
US5027308A (en) * 1989-02-14 1991-06-25 Intel Corporation Circuit for adding/subtracting two floating point operands
JP2511527B2 (ja) * 1989-07-14 1996-06-26 日本電気株式会社 浮動小数点演算器
JPH0748176B2 (ja) * 1990-01-24 1995-05-24 インターナショナル・ビジネス・マシーンズ・コーポレイション 浮動小数点算術演算方法及び装置

Also Published As

Publication number Publication date
US5166898A (en) 1992-11-24
DE69130627D1 (de) 1999-01-28
EP0474247B1 (de) 1998-12-16
EP0474247A2 (de) 1992-03-11
CA2050799A1 (en) 1992-03-08
EP0474247A3 (en) 1993-04-07
CA2050799C (en) 1994-03-22

Similar Documents

Publication Publication Date Title
DE69130627T2 (de) Schaltung zur Bestimmung des Betrags der Verschiebung in einen Gleitkommarechner, welche nur wenig Hardware braucht und mit hoher Geschwindigkeit zu betreiben ist
DE68928376T2 (de) Vorrichtung zum multiplizieren, teilen und ziehen der quadratwurzel
DE69131458T2 (de) Hardware-Anordnung zur Addition und Subtraktion von Gleitkommazahlen
DE2900324C2 (de)
DE69416283T2 (de) Überlaufsteuerung für arithmetische Operationen
DE69326797T2 (de) Akkumulierende Multiplizierschaltung mit einer Hochgeschwindigkeitsausführung einer Multiplikation doppelter Genauigkeit
DE69132517T2 (de) Gleitkommaprozessor
DE19983175B4 (de) Verfahren, Prozessor und Einrichtung für Gleitkommaoperationen und Formatkonvertierungsoperationen
DE3788965T2 (de) Steuerungsschaltung für Zweirichtungsverschiebung mit variabler Anzahl.
DE68924477T2 (de) Gleitkommaeinheit mit gleichzeitiger Multiplikation und Addition.
DE3143223C2 (de)
DE68928058T2 (de) Gerät und verfahren zur prädiktion von gleitkommanormalisierung
DE2246968A1 (de) Einrichtung zur kombination, insbesondere multiplikation, zweier gleitkommazahlen
DE69424329T2 (de) 4:2-Addierer und diesen verwendende Multiplizierschaltung
DE69130623T2 (de) Dividierer mit hoher Grundzahl
DE69324730T2 (de) Multiplizier-Akkumulator
DE3609250C2 (de)
DE69925123T2 (de) Datenberechnungvorrichtung
DE3700323C2 (de)
DE69326793T2 (de) Parallelisierter Grössevergleicher zum Vergleichen einer Binärzahl mit einer bestimmten Zahl
DE4019646C2 (de) Vorrichtung und Verfahren zum Multiplizieren von Datenwörtern in Zweier-Komplement-Darstellung
DE4409834A1 (de) Multiplizierschaltung und Divisionsschaltung
DE3852217T2 (de) Gerät und Verfahren zur Beschleunigung des effektiven Subtraktionsverfahrens durch die Annäherung des Absolutwerts der Differenz zwischen Exponentargumenten.
DE69905833T2 (de) Hochgeschwindigkeitsmultiplizierer
DE102013212840B4 (de) Modellberechnungseinheit und Steuergerät zur Berechnung eines datenbasierten Funktionsmodells mit Daten in verschiedenen Zahlenformaten

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee