KR880004645A - 반도체 집적회로 - Google Patents

반도체 집적회로 Download PDF

Info

Publication number
KR880004645A
KR880004645A KR870009800A KR870009800A KR880004645A KR 880004645 A KR880004645 A KR 880004645A KR 870009800 A KR870009800 A KR 870009800A KR 870009800 A KR870009800 A KR 870009800A KR 880004645 A KR880004645 A KR 880004645A
Authority
KR
South Korea
Prior art keywords
circuit
transistor
semiconductor integrated
signal
active
Prior art date
Application number
KR870009800A
Other languages
English (en)
Other versions
KR950002088B1 (ko
Inventor
어스틴 케네쓰
Original Assignee
케네쓰 어스틴 . 데니스 존 로버리지
필킹톤 마이크로-일렉트로닉스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케네쓰 어스틴 . 데니스 존 로버리지, 필킹톤 마이크로-일렉트로닉스 리미티드 filed Critical 케네쓰 어스틴 . 데니스 존 로버리지
Publication of KR880004645A publication Critical patent/KR880004645A/ko
Application granted granted Critical
Publication of KR950002088B1 publication Critical patent/KR950002088B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/602—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
    • H03K19/1736—Controllable logic circuits by wiring, e.g. uncommitted logic arrays in which the wiring can be modified

Landscapes

  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

내용 없음

Description

반도체 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 하나의 선택가능 입력과 하나의 선택가능 출력분기를 도시한 NAND 게이트의 일부를 도시한 회로도.
제2 A-2 C도는 선택적으로 배치가능한 논리회로를 도시한 도면.

Claims (11)

  1. 논리회로에 관계한 신호를 통과시키기 위해 선택가능신호연결주비(30 또는 50)를 갖는 논리회로(20)를 포함하는 다지틀 이 반도체 집적회로에 있어서, 이같은 준비(provision)가 각각의 선택 가능 신호연결을 위해 칩에 형성되며, 관련된 신호 (10 A 또는 12 A)에서 관게한 전도상태가 적용된 회로조건에 의해 제어되는 능동 회로소자, 적용된 회로조건을 결정하는 동작제어회로(32 또는 52)의 안정상태와 동작 회로소자(22 또는 42)의 전도 상태 사이의 스위칭을 위해 일시적으로 적용되는 배치 또는 선택신호(32 또는 540)에 응답하는 동작제어 회로(32 또는 52)를 포함함을 특징으로 하는 집적회로.
  2. 제1항에 있어서, 전술한 동작제어회로(32 또는 52)각각이 자신의 작용에 의하여 안정상태를 스위치시키기 위해 그리고 일단 트리거되면 그같은 상태로 남아있도록 하깅 위해 선택신호로서 트리거 신호(34 또는 54에서)에 응답하는 능동래치회로(32 A, 32 B 또는 52 A, 52 B)를 포함함을 특징으로 하는 디지틀 이극 반도체 집적회로.
  3. 제2항에 있어서, 전술한 래치회로(32 또는 52) 각각이 두개의 상보 트랜지스터(32 A, 32 B 또는 52 A, 52 B)로 동작하는 형성을 가지며, 각각의 그 베이스에 의해 상보되는 트랜지스터의 콜렉터로 연결되고 한 베이스연결에서 (34 에서 33 B 또는 54 에서 53 B) 트리거 되어 한 에미터를 두 가능한 전압조건중 어느 하나로 래치 시키도록 함을 특징으로 하는 디지틀 이극 반도체 집적회로.
  4. 제2항 또는 제3항에 있어서, 능동회로소자의 전도상태의 선택을 위해 트리거 신호의 (34 또는 54에서) 적용을 위하여 래치 회로(32 또는 52)에 연결된 선택 트랜지스터 (36 또는 56)를 포함함을 특징으로 하는 디지틀 이극 반도체 집적회로.
  5. 전술한 어느 한 항에 있어서, 전술한 능동회로 각각(22 또는 42)이 트랜지스터의 콜렉터-에미터 경로가 상응하는 전술한 선택가능 신호연결을 허용하도록 하고 트랜지스터의 제어전극이 트랜지스터가 선택적으로 전도되도록 만들기 위해 전술한 동작제어회로에 연결되는 트랜지스터를 포함함을 특징으로 하는 디지틀 이극 반도체 집적회로.
  6. 제5항에 있어서, 전술한 논리회로(20)가 적어도 하나의 논리케이트(20)를 포함하며, 논리케이트를 위한 각각의 입력단게가 그와 같은 입력단계가 동작중인가에 대하여 선택가능한 트랜지스터(22)를 포함하고, 전술한 논리게이트(20)가 출력단계로 사용되며 입력단계의 전술한 트랜지스터(22)에 공통으로 연결되는 또 다른 트랜지스터(24)를 포함함을 특징으로 하는 디지틀 이극 반도체 집적회로.
  7. 제6항에 있어서, 전술한 또 다른 트랜지스터(24)가 전술한 논리회로의 다른 논리게이트 입력단계를 위하여 전술한 선택가능 신호연결준비에 직접 연결하도록 사용되는 출력(12)을 가짐을 특징으로 하는 디지틀 이극 반도체 집적회로.
  8. 전술한 항 중 한 항에 있어서, 전술한 선택가능 신호연결준비(30)가 전술한 논리회로의 논리게이트 입력에서 있으며 또한 그로부터의 출력분기에서 있음을 특징으로 하는 디지틀 이극 반도체 집적회로.
  9. 제8항에 있어서, 출력분기의 전술한 각 트랜지스터(42)가 변환 트랜지스터 (44)와 더욱더 관련됨을 특징으로 하는 디지틀 이극 반도체 집적회로.
  10. 전술한 항중 한 항에 있어서, 전술한 동작제어회로(32 또는 52)가 리세트 신호를 위한 입력준비(43 A, 63 A)를 가지며, 동작준비회로(32 또는 52)가 전술한 동작회로소자가 앞서 선택된 전도상태로 부터 되돌아가는 회로조건을 적용시키도록 이에 응답함을 특징으로 하는 디지틀 이극 반도체 집적회로.
  11. 논리게이트(20) 각각이 입력(10)과 출력(12) 연멸을 가지며, 적어도 입력연결(10 AE 등등) 각각이 논리신호를 위한 전도상태가 적용된 신호조건에 따라 선택가능한 능동회로소자(22 또는 42)를 경유하게 되고, 그리고 능동회로소자(22 또는 42) 각각이 이에 관계하여 선택 트리거 신호(34 또는 54 에서)에 응답하는 능동래치형성(32 또는 52)를 가지므로써 두 안정상태중 한 상태에서 다른 한 상태로 스위치시키도록 하며, 이때 전도상태를 선택하기 위해 전술한 관계한 능동회로소자에 적용된 회로조건에 다른 한 상태가 상응하게 됨을 특징으로 하는 디지틀 이극 반도체 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870009800A 1986-09-04 1987-09-04 디지탈 논리회로의 비트신호 통과제어용 반도체 집적회로 KR950002088B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB868621357A GB8621357D0 (en) 1986-09-04 1986-09-04 Hinged barrier semiconductor integrated circuits
GB8621357 1986-09-04

Publications (2)

Publication Number Publication Date
KR880004645A true KR880004645A (ko) 1988-06-07
KR950002088B1 KR950002088B1 (ko) 1995-03-10

Family

ID=10603676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870009800A KR950002088B1 (ko) 1986-09-04 1987-09-04 디지탈 논리회로의 비트신호 통과제어용 반도체 집적회로

Country Status (7)

Country Link
US (1) US4829202A (ko)
EP (1) EP0260033B1 (ko)
JP (1) JP2552678B2 (ko)
KR (1) KR950002088B1 (ko)
AT (1) ATE73273T1 (ko)
DE (1) DE3777030D1 (ko)
GB (2) GB8621357D0 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452231A (en) * 1988-10-05 1995-09-19 Quickturn Design Systems, Inc. Hierarchically connected reconfigurable logic assembly
AU4347189A (en) * 1988-10-05 1990-05-01 Mentor Graphics Corporation Method of using electronically reconfigurable gate array logic and apparatus formed thereby
US5322812A (en) * 1991-03-20 1994-06-21 Crosspoint Solutions, Inc. Improved method of fabricating antifuses in an integrated circuit device and resulting structure
US5359242A (en) * 1993-01-21 1994-10-25 Altera Corporation Programmable logic with carry-in/carry-out between logic blocks
JP3922653B2 (ja) * 1993-03-17 2007-05-30 ゲイトフィールド・コーポレイション ランダムアクセスメモリ（ｒａｍ）ベースのコンフィギュラブルアレイ
US5680583A (en) * 1994-02-16 1997-10-21 Arkos Design, Inc. Method and apparatus for a trace buffer in an emulation system
US5841967A (en) * 1996-10-17 1998-11-24 Quickturn Design Systems, Inc. Method and apparatus for design verification using emulation and simulation
US5960191A (en) * 1997-05-30 1999-09-28 Quickturn Design Systems, Inc. Emulation system with time-multiplexed interconnect
US5970240A (en) * 1997-06-25 1999-10-19 Quickturn Design Systems, Inc. Method and apparatus for configurable memory emulation
US8959010B1 (en) 2011-12-08 2015-02-17 Cadence Design Systems, Inc. Emulation system with improved reliability of interconnect and a method for programming such interconnect
US8743735B1 (en) 2012-01-18 2014-06-03 Cadence Design Systems, Inc. Emulation system for verifying a network device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3551699A (en) * 1967-07-10 1970-12-29 Honeywell Inc Control apparatus
DE1574666B2 (de) * 1968-03-19 1976-07-22 Ibm Deutschland Gmbh, 7000 Stuttgart Schaltungsanordnung zur bildung komplexer logischer verknuepfungen
US3568005A (en) * 1968-07-05 1971-03-02 Wagner Electric Corp Control circuit
BE793546A (fr) * 1972-01-18 1973-04-16 Texas Instruments Inc Commutateur de tension analogique
US3790823A (en) * 1972-03-03 1974-02-05 Bell Telephone Labor Inc High-speed transistor digital gating
GB1444084A (en) * 1972-06-21 1976-07-28 Honeywell Inf Systems Generalized logic device
US3863229A (en) * 1973-06-25 1975-01-28 Ibm Scr (or scs) memory array with internal and external load resistors
JPS5710511B2 (ko) * 1974-12-27 1982-02-26
US4031413A (en) * 1975-01-10 1977-06-21 Hitachi, Ltd. Memory circuit
US4154978A (en) * 1977-12-08 1979-05-15 Operating Systems, Inc. Self-contained bidirectional amplifying repeater
JPS558135A (en) * 1978-07-04 1980-01-21 Mamoru Tanaka Rewritable programable logic array
US4354266A (en) * 1979-10-31 1982-10-12 Gte Laboratories Incorporated Multiplexor with decoding
JPS60250721A (ja) * 1984-05-28 1985-12-11 Hitachi Ltd 論理回路
GB2171231B (en) * 1985-02-14 1989-11-01 Intel Corp Software programmable logic array
US4706216A (en) * 1985-02-27 1987-11-10 Xilinx, Inc. Configurable logic element
KR950015009B1 (ko) * 1985-09-11 1995-12-21 필킹톤 마이크로-엘렉트로닉스 리미티드 배치가능한 반도체 집적회로
ATE77184T1 (de) * 1985-10-23 1992-06-15 Pilkington Micro Electronics Integrierte geschaltete uebertragungsschaltung.

Also Published As

Publication number Publication date
EP0260033A2 (en) 1988-03-16
EP0260033A3 (en) 1989-05-03
GB8720754D0 (en) 1987-10-07
EP0260033B1 (en) 1992-03-04
US4829202A (en) 1989-05-09
GB2195797A (en) 1988-04-13
DE3777030D1 (de) 1992-04-09
GB2195797B (en) 1991-04-03
ATE73273T1 (de) 1992-03-15
GB8621357D0 (en) 1986-10-15
KR950002088B1 (ko) 1995-03-10
JPS63107226A (ja) 1988-05-12
JP2552678B2 (ja) 1996-11-13

Similar Documents

Publication Publication Date Title
US4678943A (en) Inverting logic buffer BICMOS switching circuit using an enabling switch for three-state operation with reduced dissipation
KR100196338B1 (ko) 라인 전압 및 라인 전압 리턴 사이의 전위에 관계되는 제어 신호로부터 하프 브리지 구성의 파워 트랜지스터를 구동하는 구동방법과 구동회로 및 그러한 회로가 내장된 집적회로
KR900008051B1 (ko) 논리회로
US4879480A (en) Bicmos gate array
KR850006783A (ko) 스위칭 회로
KR880004645A (ko) 반도체 집적회로
US4695750A (en) Voltage level converting circuit
KR880010576A (ko) 논리회로
US4605870A (en) High speed low power current controlled gate circuit
KR860009424A (ko) 반도체 집적 회로
KR880012009A (ko) BiMOS 논리회로
KR860003712A (ko) 논리게이트 회로
US3488515A (en) Circuit arrangement for selective and durable signal coupling
US5012128A (en) High speed push-pull driver having current mirror pull-down
KR910014944A (ko) 반도체 집적회로장치
JPS6172411A (ja) スイツチング用半導体装置
KR890016769A (ko) 바이폴라트랜지스터와 mosfet의 복합으로 형성된 논리회로
US3749945A (en) Constant current pull-up circuit for a mos memory driver
US3437831A (en) Logic circuit
JPH04227326A (ja) 高速反転用ヒステリシスｔｔｌバッファ回路
KR910017761A (ko) 논리회로 및 반도체 집적회로장치
KR880004398A (ko) 비교회로
US5132562A (en) Push-pull driver without input saturation or output leakage
SU1732460A1 (ru) Логический элемент
JP2626538B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060113

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee