KR880003408A - 박막배선층을 갖는 반도체 장치 및 그의 박막배선층 형성 방법 - Google Patents

박막배선층을 갖는 반도체 장치 및 그의 박막배선층 형성 방법 Download PDF

Info

Publication number
KR880003408A
KR880003408A KR870009034A KR870009034A KR880003408A KR 880003408 A KR880003408 A KR 880003408A KR 870009034 A KR870009034 A KR 870009034A KR 870009034 A KR870009034 A KR 870009034A KR 880003408 A KR880003408 A KR 880003408A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor device
gas
thin film
carbon
Prior art date
Application number
KR870009034A
Other languages
English (en)
Other versions
KR900006486B1 (ko
Inventor
다가시 가또
다가시 이또
마모루 마에다
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP61193445A external-priority patent/JPS6348845A/ja
Priority claimed from JP19344786A external-priority patent/JPS6350477A/ja
Priority claimed from JP19344686A external-priority patent/JPS6348846A/ja
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR880003408A publication Critical patent/KR880003408A/ko
Application granted granted Critical
Publication of KR900006486B1 publication Critical patent/KR900006486B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/937—Hillock prevention

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음

Description

박막배선층을 갖는 반도체장치 및 그의 박막배선층 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명에 의한 박막배선층을 갖는 반도체 장치의 제1실시예의 요부를 나타내는 횡단면도.
제 3 도는 본 발명에 의한 박막배선층을 형성하는 방법의 제1실시예를 설명하기 위한 카본 원자 퍼센트대 저항율 특성도.

Claims (27)

  1. 제 1 층과, 상기 제 1 층상에 형성되는 제 2 층으로 구성하되, 상기 제 2 층은 적어도 카본을 함유하는 알미늄으로 제조되는 박막배선층인 것을 특징으로 하는 박막배선층을 갖는 반도체 장치.
  2. 제 1 항에서, 상기 제 2 층은 카본이 알미늄과 화학적으로 결합되는 상태로 카본을 30 이하의 원자퍼센트로 함유하는 것이 특징인 박막배선층을 갖는 반도체 장치.
  3. 제 1 항에 있어서, 상기 제 1 층은 실리콘으로 제조되며, 또한 상기 제 2 층은 실리콘도 더 함유하는 것이 특징인 박막배선층을 갖는 반도체 장치.
  4. 제 3 항에 있어서, 상기 제 2 층은 실리콘을 2이하의 원자퍼센트로 함유하는 것이 특징인 박막배선층을 갖는 반도체 장치.
  5. 제 1 항에서, 상기 제 2 층상에 형성되며, 금속으로 제조되는 제 3 층고, 상기 제 3 층상에 형성되는 제 4 층을 더 포함하되, 상기 제 4 층을 카본 함유알미늄으로 제조되는 박막인 것이 특징인 박막배선츠을 갖는반도체 장치.
  6. 제 5 항에서, 상기 제 3 층은 텅스텐과 티타늄을 포함하는 그룹으로부터 선택된 금속으로 제조되는 것이 특징인 박막배선층을 갖는 반도체 장치.
  7. 제 5 항에서, 상기 제 3 층은 카본함유 알미늄으로 제조되며, 상기 제 3 층은 상기 제 2 및 제 4 층들내에 함유된 카본의 원자퍼센트에 비해 작은 카본원자 퍼센트를 함유하는 것이 특징인 박막배선층을 갖는 반도제 장치.
  8. 제 5 항에서, 상기 제 1 층은 실리콘으로 제조되며, 또한 상기 제 2 층은 실리콘도 더 포함하는 것이 특징인 박막배선층을 갖는 반도체 장치.
  9. 제 5 항에서, 상기 제 2 층은 상기 제 4 층내에 함유된 카본 원자퍼센트보다 큰 카본 원자퍼센트를 함유하는 것이 특징인 박막배선층을 갖는 반도체 장치.
  10. 제 5 항에서, 상기 다수의 제 3 및 제 4 층들이 제 3 층 각각이 두개의 제 4 층들간에 샌드위치되도록 교호로 연속하여 제공되는 것이 특징인 박막배선층을 갖는 반도체 장치.
  11. 제 1 항에서, 상기 제 2 층의 미립자들은 일반적으로(200) 평면상에 방위가 정해지는 것이 특징인 박막배선층을 갖는 반도체 장치.
  12. 제 1 층상에 박막 제 2 층을 형성하는 방법에 있어서, 상기 방법은 : 상기 제 2 층을 형성하도록 알미늄의 응집온도와 동일 또는 그이하의 온도에서 상기 제 1 층상에 적어도 카본을 함유하는 알미늄을 증착시키는 단계와, 그리고 300℃와 동일 그 이상의 온도에서 상기 제 1 및 제 2 층들을 열처리하는 단계를 포함하는 것이 특징인 박막배선층 형성방법.
  13. 제12항에서, 상기 알미늄 증착단계는 카본이외에 실리콘 함유 알미늄을 증착시키는 것이 특징인 박막배선층 형성방법.
  14. 제12항에서, 상기 알미늄 증착단계를 플라즈마 고양 화학증기 증착법을 사용하는 것이 특징인 박막배선층 형성방법.
  15. 제14항에서, 상기 플라즈마 고양 화학증기 증착법은 소오스 가스로서 유기금속 가스를 사용하는 것이 특징인 박막배선층 형성방법.
  16. 제15항에서, 상기 유기금속가스는 트리메틸 알미늄가스인 것이 특징인 박막배선층 형성방법.
  17. 제15항에서, 상기 플라즈마 고양 화학증기 증착은 상기 유기금속가스의 약 60배의 양의 희석수소가스를 사용하는 것이 특징인 박막배선층 형성방법.
  18. 제14항에서, 상기 플라즈마 고양 학학증기 증착법은 유기금속가스와 실란가스(Silane Gas)의 가스혼합물을 사용하는 것이 특징인 박막배선층 형성방법.
  19. 제18항에서, 상기 유금속가스는 트리메틸 알미늄가스인 것이 특징인 박막배선층 형성방법.
  20. 제18항에서, 상기 플라즈마 고양 화학증기 증착법은 상기 가스혼합물의 약 60배의 양의 희석수소 가스를 사용하는 것이 특징인 박막배선층 형성방법.
  21. 제14항에서, 상기 플라즈마 고양 화합증기 증착은 용융점과 동일 또는 그이하의 온도로 세트된 상기 유기금속가스로서 수행되는 것이 특징인 박막배선층 형성방법.
  22. 제12항에서, 상기 알미늄 증착단계는 플라즈마 고양 화학증기 증착법은 자계를 걸어줌으로서 상기 제 1 층의 표면상에 국부적으로 한정되는 플라즈마 화학반응으로 상기 제 1 층상에서 수행되는 마그네트론 플라즈마 화학 증기증착법을 사용하는 것이 특징인 박막배선층 형성방법.
  23. 제22항에서, 값 P는 증착반응이 발생하는 활성에너지 레벨에 비례하는 값으로 세트되며 또한 예정된 범위내에 있으며, 여기서 P는 (자계강도)×(RF 전력밀도)/(가스압력)으로 기술되는 것이 특징인 박막배선층 형성방법.
  24. 제23항에서, 값 P는 자계를 걸어주지 않은 상태에서 플라즈마내에서 전자들의 평균자유행정은 자계를 걸어준 상태에서 플라즈마내에서 전자의 라만반경과 거의 동일한 것이 특징인 박막배선층 형성방법.
  25. 제23항에서, 자계강도는 200가우스 내지 1500가우스의 범위내에 있으며, RF 전력밀도 0.5W/cm2의 범위내에 있으며, 가스압력은 1Torr 내지 5Torr의 범위내에 있는 것이 특징인 박막배선층 형성방법.
  26. 제23항에서, 상기 값 P는 20가우스.W/cm2·Torr 내지 3000가우스·W/cm2·Torr의 범위내에 있는 것이 특징인 박막배선층 형성방법.
  27. 제22항에서, 자계는 평면 마그네트론에 의해 상기 제 1 층위에 걸리며 그에의해 발생되는 자력선들로 상기 제 1 층으로 침투됨이 없이 상기 제 1 층 위에서 루우프식으로 분포되는 것이 특징인 박막배선층 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870009034A 1986-08-19 1987-08-19 박막배선층을 갖는 반도체장치 및 그의 박막배선층 형성방법 KR900006486B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP61-193446 1986-08-19
JP193446 1986-08-19
JP61193445A JPS6348845A (ja) 1986-08-19 1986-08-19 薄膜装置及びその形成方法
JP193447 1986-08-19
JP19344786A JPS6350477A (ja) 1986-08-19 1986-08-19 薄膜装置の形成方法
JP61-193445 1986-08-19
JP61-193447 1986-08-19
JP19344686A JPS6348846A (ja) 1986-08-19 1986-08-19 薄膜装置及びその形成方法
JP193445 1986-08-19

Publications (2)

Publication Number Publication Date
KR880003408A true KR880003408A (ko) 1988-05-17
KR900006486B1 KR900006486B1 (ko) 1990-09-01

Family

ID=27326767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870009034A KR900006486B1 (ko) 1986-08-19 1987-08-19 박막배선층을 갖는 반도체장치 및 그의 박막배선층 형성방법

Country Status (4)

Country Link
US (1) US5148259A (ko)
EP (1) EP0256557B1 (ko)
KR (1) KR900006486B1 (ko)
DE (1) DE3783405T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399066B1 (ko) * 2000-12-28 2003-09-26 주식회사 하이닉스반도체 반도체소자의 알루미늄 합금 박막 제조 방법

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594280A (en) * 1987-10-08 1997-01-14 Anelva Corporation Method of forming a thin film and apparatus of forming a metal thin film utilizing temperature controlling means
US5260604A (en) * 1988-09-27 1993-11-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with improved immunity to contact and conductor defects
US5243202A (en) * 1990-04-25 1993-09-07 Casio Computer Co., Ltd. Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type
US5367179A (en) * 1990-04-25 1994-11-22 Casio Computer Co., Ltd. Thin-film transistor having electrodes made of aluminum, and an active matrix panel using same
US5418397A (en) * 1990-07-04 1995-05-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having an interconnection pattern
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
JP2905032B2 (ja) * 1992-05-12 1999-06-14 シャープ株式会社 金属配線の製造方法
JPH06302599A (ja) * 1993-04-13 1994-10-28 Toshiba Corp 半導体装置およびその製造方法
US5497076A (en) * 1993-10-25 1996-03-05 Lsi Logic Corporation Determination of failure criteria based upon grain boundary electromigration in metal alloy films
US5518805A (en) * 1994-04-28 1996-05-21 Xerox Corporation Hillock-free multilayer metal lines for high performance thin film structures
US5633199A (en) * 1995-11-02 1997-05-27 Motorola Inc. Process for fabricating a metallized interconnect structure in a semiconductor device
KR0186206B1 (ko) * 1995-11-21 1999-05-01 구자홍 액정표시소자 및 그의 제조방법
GB2323475B (en) * 1995-11-21 1999-08-11 Lg Electronics Inc Controlling the generation of hillocks in liquid crystal devices
JP3759999B2 (ja) * 1996-07-16 2006-03-29 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置、ｅｌ装置、ｔｖカメラ表示装置、パーソナルコンピュータ、カーナビゲーションシステム、ｔｖプロジェクション装置及びビデオカメラ
JPH10125619A (ja) * 1996-10-09 1998-05-15 Internatl Business Mach Corp <Ibm> 配線層および配線層の形成方法
US6222271B1 (en) * 1997-07-15 2001-04-24 Micron Technology, Inc. Method of using hydrogen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom
US5969423A (en) * 1997-07-15 1999-10-19 Micron Technology, Inc. Aluminum-containing films derived from using hydrogen and oxygen gas in sputter deposition
US7202497B2 (en) 1997-11-27 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4014710B2 (ja) * 1997-11-28 2007-11-28 株式会社半導体エネルギー研究所 液晶表示装置
US6365514B1 (en) * 1997-12-23 2002-04-02 Intel Corporation Two chamber metal reflow process
US6057238A (en) * 1998-03-20 2000-05-02 Micron Technology, Inc. Method of using hydrogen and oxygen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom
US6187673B1 (en) 1998-09-03 2001-02-13 Micron Technology, Inc. Small grain size, conformal aluminum interconnects and method for their formation
US6413863B1 (en) * 2000-01-24 2002-07-02 Taiwan Semiconductor Manufacturing Company Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process
JP2003089864A (ja) * 2001-09-18 2003-03-28 Mitsui Mining & Smelting Co Ltd アルミニウム合金薄膜及びその薄膜を有する配線回路並びにその薄膜を形成するターゲット材
US6955980B2 (en) * 2002-08-30 2005-10-18 Texas Instruments Incorporated Reducing the migration of grain boundaries
JP4202091B2 (ja) * 2002-11-05 2008-12-24 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置の作製方法
US7384862B2 (en) 2003-06-30 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor device and display device
US8003449B2 (en) * 2004-11-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
US8835294B2 (en) * 2010-03-16 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving thermal stability of metal gate

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1718685A (en) * 1927-04-25 1929-06-25 Ludlum Steel Company Ferro-aluminum alloy and method of making it
US2815084A (en) * 1954-02-09 1957-12-03 Ford Motor Co Independent rear wheel suspension for motor vehicles
GB2041983B (en) * 1978-11-09 1982-12-01 Standard Telephones Cables Ltd Metallising semiconductor devices
DE3217026A1 (de) * 1981-05-06 1982-12-30 Mitsubishi Denki K.K., Tokyo Halbleitervorrichtung
JPS58182821A (ja) * 1982-04-21 1983-10-25 Fujitsu Ltd 半導体装置の製造方法
JPS60165366A (ja) * 1984-02-08 1985-08-28 Nippon Steel Corp 耐熱性高強度アルミメツキ鋼板
JPS61216445A (ja) * 1985-03-22 1986-09-26 Toshiba Corp 半導体装置
US4673623A (en) * 1985-05-06 1987-06-16 The Board Of Trustees Of The Leland Stanford Junior University Layered and homogeneous films of aluminum and aluminum/silicon with titanium and tungsten for multilevel interconnects
JPH07116555B2 (ja) * 1985-06-11 1995-12-13 大同特殊鋼株式会社 リードフレーム材料およびその製造方法
JPS6254045A (ja) * 1985-09-02 1987-03-09 Toyota Motor Corp 炭化ケイ素及び窒化ケイ素短繊維強化アルミニウム合金
JPS6329548A (ja) * 1986-07-09 1988-02-08 シ−メンス、アクチエンゲゼルシヤフト 集積回路の金属化部
JPS63115372A (ja) * 1986-11-04 1988-05-19 Hitachi Ltd 半導体装置
JPS6464255A (en) * 1987-08-11 1989-03-10 Fujitsu Ltd Semiconductor device
JPS6445163A (en) * 1987-08-14 1989-02-17 Seiko Epson Corp Semiconductor device
US5019891A (en) * 1988-01-20 1991-05-28 Hitachi, Ltd. Semiconductor device and method of fabricating the same
US4990997A (en) * 1988-04-20 1991-02-05 Fujitsu Limited Crystal grain diffusion barrier structure for a semiconductor device
US4942451A (en) * 1988-09-27 1990-07-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having improved antireflection coating
JPH07120655B2 (ja) * 1988-10-25 1995-12-20 三菱電機株式会社 半導体装置およびその製造方法
JP2850393B2 (ja) * 1988-12-15 1999-01-27 株式会社デンソー アルミニウム配線及びその製造方法
US5051812A (en) * 1989-07-14 1991-09-24 Hitachi, Ltd. Semiconductor device and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399066B1 (ko) * 2000-12-28 2003-09-26 주식회사 하이닉스반도체 반도체소자의 알루미늄 합금 박막 제조 방법

Also Published As

Publication number Publication date
DE3783405D1 (de) 1993-02-18
EP0256557A2 (en) 1988-02-24
EP0256557A3 (en) 1989-02-01
KR900006486B1 (ko) 1990-09-01
US5148259A (en) 1992-09-15
DE3783405T2 (de) 1993-08-05
EP0256557B1 (en) 1993-01-07

Similar Documents

Publication Publication Date Title
KR880003408A (ko) 박막배선층을 갖는 반도체 장치 및 그의 박막배선층 형성 방법
US5376405A (en) Chemical vapor deposition technique for depositing titanium silicide on semiconductor wafers
MY132400A (en) Ruthenium silicide diffusion barrier layers and methods of forming same
JP3104433B2 (ja) ダイヤモンドのエッチング方法
KR950007021A (ko) 평탄화된 절연막을 갖는 반도체장치
Aizaki et al. In situ RHEED observation of selective diminution at Si (001)-2× 1 superlattice spots during MBE
US5309000A (en) Diamond films with heat-resisting ohmic electrodes
US4600935A (en) Back-to-back diodes
US5807433A (en) Multilayer system comprising a diamond layer, an interphase and a metallic substrate, and a method for obtaining these layers
Nishino Electroreflectance of ordered Ga0. 5In0. 5P alloys
JPS6248752B2 (ko)
JP2570839B2 (ja) Ａ▲ｌ▼ーＣｕ合金薄膜形成方法
Bloem Equilibrium and kinetics in the chemical vapour deposition of silicon
US3515576A (en) Single crystal silicon on beryllium oxide
Wang et al. Analysis of surface microstructures formed on Ir substrate under different bias conditions by microwave plasma chemical vapor deposition
JPH11200048A (ja) 銅合金膜形成材料及び銅合金膜形成方法
JPS62261128A (ja) Ｍｏｓ型半導体装置の製造方法
JP2620293B2 (ja) ダイヤモンドの改質法
Morgan et al. A surface exafs study of the Vanadium/Si (111) interface
JPS6364903B2 (ko)
JP2784797B2 (ja) 配線形成方法
JPS6211227A (ja) 半導体装置の製造方法
JP2841457B2 (ja) アルミニウム膜の形成方法
JPH11135461A (ja) 銅配線ならびにその製造方法
JPS6235539A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970821

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee