KR880002083A - 인터럽트 요구 발생장치 및 방법 - Google Patents

인터럽트 요구 발생장치 및 방법 Download PDF

Info

Publication number
KR880002083A
KR880002083A KR1019870008143A KR870008143A KR880002083A KR 880002083 A KR880002083 A KR 880002083A KR 1019870008143 A KR1019870008143 A KR 1019870008143A KR 870008143 A KR870008143 A KR 870008143A KR 880002083 A KR880002083 A KR 880002083A
Authority
KR
South Korea
Prior art keywords
interrupt request
output
data
bit
coupled
Prior art date
Application number
KR1019870008143A
Other languages
English (en)
Other versions
KR950007885B1 (ko
Inventor
미노루 스즈끼
Original Assignee
빈센트 죠셉로너
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 죠셉로너, 모토로라 인코포레이티드 filed Critical 빈센트 죠셉로너
Publication of KR880002083A publication Critical patent/KR880002083A/ko
Application granted granted Critical
Publication of KR950007885B1 publication Critical patent/KR950007885B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02—Comparing digital values

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)
  • Microcomputers (AREA)

Abstract

내용 없음

Description

인터럽트 요구 발생장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 원리에 따른 패턴 인터럽트 발생 장치를 도시하는 블록 다이어그램
제2도는 입/출력 핀 인터페이스를 도시하는 다이어그램

Claims (10)

  1. 복수의 데이타 입력 및 데이타 기억수단을 갖는 형태의 디지탈 데이타 처리기에서, 인터럽트 요구를 발생하기 위한 장치는 각각 상기 데이타 입력 중 하나에 결합된 하나의 입력과 상기 데이타 기억수단에 결합된 하나의 입력 및 하나의 출력을 갖는 복수의 비트 비교기와, 상기 비트 비교기 출력의 선택된 상태에 응답하여 인터럽트 요구를 발생하기 위해 상기 비트 비교기의 상기 출력에 결합된 입력을 갖는 논리수단을 포함하는 것을 특징으로 하는 인터럽트 요구발생 장치.
  2. 제1항에 있어서, 매치를 나타내는 상기 비트 비교기의 상기 두 출력 중 하나와 미스매치를 나타내는 상기 비트 비교기의 상기 출력 중 적어도 하나가 발생할 때 상기 논리수단이 인터럽트 요구를 선택적으로 발생하도록 상기 논리수단에 결합된 매치 선택수단을 포함하는 것을 특징으로 하는 인터럽트 요구발생 장치.
  3. 제1항에 있어서, 각각의 상기 비트 비교기가 인에이블 입력을 갖으며, 상기 인에이블 입력에서 존재하는 인에이블 신호가 없을 때 매치를 나타내는 출력을 발생하는 것을 특징으로 하는 인터럽트 요구발생 장치.
  4. 제3항에 있어서, 비교기 인에이블 수단은 상기 각 비트 비교기를 개별적으로 그리고 선택적으로 인에이블링하기 위해 상기 비트 비교기의 상기 인에이블 입력에 결합되는 것을 특징으로 하는 인터럽트 요구발생 장치.
  5. 제1항에 있어서, 상기 데이타 기억수단은 상기 데이타 입력 중 하나에 결합되는 복수의 출력 랫치를 포함하는 것을 특징으로 하는 인터럽트 요구발생 장치.
  6. 제1항에 있어서, 상기 논리수단을 선택적으로 인에이블링하기 위한 인터럽트 인에이블 수단을 포함하는 것을 특징으로 하는 인터럽트 요구발생 장치.
  7. 제1항에 있어서, 상기 논리수단은 상기 비트 비교기 출력 중 하나에 결합된 복수의 입력을 갖으며, AND 기능을 수행하기 위한 제1수단과, 상기 제1수단 출력의 선택된 상태에 응답하는 인터럽트 요구를 발생하기 위해 상기 제1수단의 출력에 결합된 입력을 갖는 제2수단을 포함하는 것을 특징으로 하는 인터럽트 요구발생 장치.
  8. 복수의 데이타 입력을 갖고 상기 데이타 입력 중 하나에 각각 결합된 복수의 데이타 랫치를 갖는 형태의 디지탈 데이타 처리기에서, 인터럽트 요구를 발생하는 방법이 상기 데이타 랫치에 제1비트 패턴을 기억시키며, 상기 데이타 입력에서 제2비트 패턴을 수신하며, 상기 제1비트 패턴 중 일부를 상기 제2비트 패턴의 같은 부분과 비교하며, 상기 비교 부분과 미스매치 사이의 매치 중 하나가 발생될 때 인터럽트 요구를 발생시키는 단계를 포함하는 것을 특징으로 하는 인터럽트 요구발생 방법.
  9. 제8항에 있어서, 상기 데이타 입력 중 하나에 결합된 하나의 입력 및 상기 데이타 랫치 중 하나에 결합된 하나의 출력을 각각 갖는 복수의 비트 비교기 중 선정된 부재를 인에이블링 시키는 단계를 포함하는 것을 특징으로 하는 인터럽트 요구발생 방법.
  10. 제9항에 있어서, 상기 비트 비교기의 출력상에서 AND 기능을 수행하며, 상기 AND 기능의 활성 및 불활성 결과 중 하나에서 인터럽트 요구를 발생하는 단계를 포함하는 것을 특징으로 하는 인터럽트 요구발생 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870008143A 1986-07-28 1987-07-27 인터럽트 요구 발생장치 및 방법 KR950007885B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US889998 1986-07-28
US06/889,998 US4961067A (en) 1986-07-28 1986-07-28 Pattern driven interrupt in a digital data processor

Publications (2)

Publication Number Publication Date
KR880002083A true KR880002083A (ko) 1988-04-29
KR950007885B1 KR950007885B1 (ko) 1995-07-21

Family

ID=25396093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870008143A KR950007885B1 (ko) 1986-07-28 1987-07-27 인터럽트 요구 발생장치 및 방법

Country Status (3)

Country Link
US (1) US4961067A (ko)
JP (1) JPH0640310B2 (ko)
KR (1) KR950007885B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0290234A (ja) * 1988-09-27 1990-03-29 Nec Corp マイクロコンピュータの割込制御回路
US5596761A (en) * 1989-07-06 1997-01-21 Ricoh Company, Ltd. Central processing unit with internal register initializing means
US5218246A (en) * 1990-09-14 1993-06-08 Acer, Incorporated MOS analog XOR amplifier
US5233328A (en) * 1990-09-17 1993-08-03 Fmc Corporation Method for processing compacted data
FR2675921B1 (fr) * 1991-04-24 1993-08-20 Hewlett Packard Co Procede et dispositif de test d'une carte d'un systeme informatique.
US5421027A (en) * 1991-08-12 1995-05-30 Motorola, Inc. Method and apparatus for generating a pin interrupt request in a digital data processor using a dual function data direction register
US5548762A (en) * 1992-01-30 1996-08-20 Digital Equipment Corporation Implementation efficient interrupt select mechanism
JPH07334450A (ja) * 1994-06-10 1995-12-22 Mitsubishi Denki Semiconductor Software Kk インタフェイス装置
DE19529434B4 (de) * 1995-08-10 2009-09-17 Continental Teves Ag & Co. Ohg Microprozessorsystem für sicherheitskritische Regelungen
KR0156173B1 (ko) * 1995-11-21 1998-11-16 문정환 인터럽트 발생회로
KR100209595B1 (ko) 1997-01-16 1999-07-15 구본준 인터럽트 발생장치 및 발생방법
US7251752B2 (en) 2001-10-01 2007-07-31 Adams Phillip M Computerized product improvement apparatus and method

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4106091A (en) * 1975-02-18 1978-08-08 Motorola, Inc. Interrupt status indication logic for polled interrupt digital system
DE2721599C2 (de) * 1976-05-17 1983-05-05 Sperry Corp., 10019 New York, N.Y. Schaltungsanordnung zur Verhinderung der Ausgabe von Datenworten aus einer EDV-Anlage ohne Sicherheitsverifizierung
US4035780A (en) * 1976-05-21 1977-07-12 Honeywell Information Systems, Inc. Priority interrupt logic circuits
US4063081A (en) * 1976-06-08 1977-12-13 Honeywell Computer apparatus
US4090238A (en) * 1976-10-04 1978-05-16 Rca Corporation Priority vectored interrupt using direct memory access
US4181934A (en) * 1976-12-27 1980-01-01 International Business Machines Corporation Microprocessor architecture with integrated interrupts and cycle steals prioritized channel
US4296466A (en) * 1978-01-23 1981-10-20 Data General Corporation Data processing system including a separate input/output processor with micro-interrupt request apparatus
JPS5563420A (en) * 1978-11-07 1980-05-13 Fujitsu Ltd Detector for data train
US4268906A (en) * 1978-12-22 1981-05-19 International Business Machines Corporation Data processor input/output controller
US4404627A (en) * 1979-05-11 1983-09-13 Rca Corporation Interrupt signal generating means for data processor
US4527237A (en) * 1979-10-11 1985-07-02 Nanodata Computer Corporation Data processing system
US4349873A (en) * 1980-04-02 1982-09-14 Motorola, Inc. Microprocessor interrupt processing
JPS5770936A (en) * 1980-10-22 1982-05-01 Hitachi Ltd Electronic control unit for internal combustion engine
JPS57113145A (en) * 1980-12-29 1982-07-14 Fujitsu Ltd Bit-correspondence processing system of flip-flop group
US4466099A (en) * 1981-12-20 1984-08-14 International Business Machines Corp. Information system using error syndrome for special control
US4751673A (en) * 1982-03-22 1988-06-14 The Babcock & Wilcox Company System for direct comparison and selective transmission of a plurality of discrete incoming data
EP0132161B1 (en) * 1983-07-19 1988-06-15 Nec Corporation Apparatus for controlling a plurality of interruption processings
US4675646A (en) * 1983-09-29 1987-06-23 Tandem Computers Incorporated RAM based multiple breakpoint logic
JPS60211553A (ja) * 1984-04-06 1985-10-23 Matsushita Electric Ind Co Ltd マイクロコンピユ−タの入出力回路
JPS60215266A (ja) * 1984-11-21 1985-10-28 Nec Corp 情報処理装置
US4728925A (en) * 1985-07-03 1988-03-01 Tektronix, Inc. Data communications analyzer

Also Published As

Publication number Publication date
JPH0640310B2 (ja) 1994-05-25
KR950007885B1 (ko) 1995-07-21
JPS6336338A (ja) 1988-02-17
US4961067A (en) 1990-10-02

Similar Documents

Publication Publication Date Title
KR880002083A (ko) 인터럽트 요구 발생장치 및 방법
KR920001518A (ko) 반도체 집적회로
US5170398A (en) Pattern generating apparatus for memory having a logical operation function
KR890007284A (ko) 메시지 fifo 버퍼 제어기
KR890008570A (ko) 전역 사상 검정 시스템
KR950029905A (ko) 위상 제어 클럭 신호 발생 방법 및 장치
KR920001323A (ko) 브랜치를 제거하여 컴퓨터 성능을 개선하는 프로세서 동작방법
KR920007341A (ko) Ecl 신호를 cmos신호로 변환시키는 방법 및 장치
KR930006067Y1 (ko) 전자오르간의 자동반주 신호 발생회로
JPS5674666A (en) Voltage level generator
JPS6461813A (en) Key matrix switching circuit
JPS6421790A (en) Dram controller with page mode function
JPH0719205B2 (ja) 連続デ−タ検出回路
KR910013788A (ko) 클럭 발생 장치
KR890004525A (ko) 순환 반복코드 신호의 검출방법
KR930001072A (ko) 다중처리기 시스템의 버스 정합회로
JPS6413630A (en) Label register and reference system
KR970007587A (ko) 컴퓨터시스템에 있어서 키보드 홀딩장치
KR900015474A (ko) 디지탈 데이타 팽창 방법 및 데이타 팽창 회로
KR910010319A (ko) 3중 메모리 방법 및 회로
KR870009293A (ko) 집적된 바운더리 셀인터페이스
KR970016899A (ko) 키검색방법
KR910012922A (ko) 마이크로 프로세서 제어시스템의 상태변화 자동감지회로
JPS5621448A (en) Teleprinter
KR900003737A (ko) 확장성을 갖는 신호 순서 정리방법 및 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980629

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee