KR870010611A - 플리실리콘상에 평탄한 경계면을 갖고 있는 직접 회로 및 이의 제조방법 - Google Patents
플리실리콘상에 평탄한 경계면을 갖고 있는 직접 회로 및 이의 제조방법 Download PDFInfo
- Publication number
- KR870010611A KR870010611A KR870002978A KR870002978A KR870010611A KR 870010611 A KR870010611 A KR 870010611A KR 870002978 A KR870002978 A KR 870002978A KR 870002978 A KR870002978 A KR 870002978A KR 870010611 A KR870010611 A KR 870010611A
- Authority
- KR
- South Korea
- Prior art keywords
- insulator
- conductive layer
- depositing
- floating gate
- capacitively coupled
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title 1
- 229920005591 polysilicon Polymers 0.000 title 1
- 238000000034 method Methods 0.000 claims description 13
- 239000012212 insulator Substances 0.000 claims 24
- 238000000151 deposition Methods 0.000 claims 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 5
- 239000002131 composite material Substances 0.000 claims 4
- 229910052710 silicon Inorganic materials 0.000 claims 4
- 239000010703 silicon Substances 0.000 claims 4
- 239000003990 capacitor Substances 0.000 claims 2
- 238000005468 ion implantation Methods 0.000 claims 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims 1
- 239000003921 oil Substances 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000001000 micrograph Methods 0.000 description 3
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도 내지 제 3 도는 마이크로그래프로서,
제 3 도는 본 발명의 본 발명을 사용하여 제조된 샘플 구조물의 마이크로 그래프
제 1 도 및 제 2 도는 다른 처리 공정을 사용하여 구조물의 마이크로 그래프
Claims (15)
- 비결정성(다결정성이 아닌) 상태로 실리콘 50% 원자 이상을 포함하는 제 1 도 전층을 증착시키는 수단, 제 1 층상에 절연체를 증착시키는 수단, 및 절연체 상에 제 2 도전층을 증착시키는 수단을 포함하는 것을 특징으로 하는 직접회로 제조시에 2개의 도전층들 사이에 캐패시터를 제조하기 위한 방법.
- 제 1 항에 있어서, 제 1 도전층이 실리콘 50% 원자 이상을 포함하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 절연체를 증착시키는 수단이 저압화학 증착방법을 포함하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 절연체를 증착시키는 처리공정이 복합 절연체를 증착시키는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 절연체를 증착시키는 처리공정이 별개의 복합물의 다중층을 포함하는 층으로된 절연체를 증착시키는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 제 1 도전층을 증착시키는 수단이 600℃이하의 온도에서 실행되는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 제 1 층이 3000Å이하의 두께로 증착되는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 절연체가 500Å이하의 전체 두께로 증착되는 것을 특징으로 하는 방법.
- 제 1 항에있어서, 제 1 도전층이 이 도전층상에 절연체를 피착시키는 수단전에 전혀 산화되지 않는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 제 1 도전층이 이 도전층 상에 절연체를 증착시키기 전에 이온 주입에 의해 도우프 되는 것을 특징으로 하는 방법.
- 반도체 본체를 제공하는 수단, 비-휘발성 메모리 트랜지스터의 선정된 위치상에 것이트 절연체를 형성하는 수단, 비-휘발성 메모리 트랜지스터의 선정된 위치상에 비결정성(다 결정성이 아닌) 상태로 실리콘 50% 원자 이상을 포함하는 제 1 도전층을 증착시키는 수단, 제 1 층상에 절연체를 증착시키는 수단, 정연체 상에 제 2 도전층을 증착시키는 수단, 및 비 휘발성 메모리 트랜지스터의 선정된 위치에서, 제 1 도전층이 부동게이트를 형성하고 제 2 도전층이 제어 게이트를 형성하도록 제 1 및 제 2 도전층을 패턴화시키는 것을 특징으로 하는 비-휘발성 메모리 셀 제조방법.
- 실리콘 50% 원자 이상을 포함하는 제 1 다결정성 도전층, 제 1 도전층상의 복합 절연체, 및 절연체상의 제 2 도전층으로 구성되어, 제 1 도전층과 절연체 사이에 경계면이 60Å 경계면에 수직인 최대 국부 회유를 갖고 있는 것을 특징으로 하는 직접 회로 캐패시티.
- 실리콘 50% 원자 이상을 포함하는 제 1 다결정성 도전층, 제 1 도전층 상의 복합 절연체, 절연체 상의 제 2 도전층, 및 절연체가 절연층의 두께를 갖고 있는 이상적인 절연체인 경우에 절연체를 파괴시키는데 필요한 전압의 최소한 1/4인 전압을 캐패시터에 인가하기 위한 장치로 구성된 것을 특징으로 하는 집적 회로 캐패시터.
- 트랜지스터 체널 영역, 이 트랜지스터 채널 영역의 위에 놓여 용량성으로 결합된 부동 게이트 및 이 부동 게이트에 용량성으로 결합된 제어 게이트로 구성되고, 이 제어 게이트가 80Å의 경계면에 수직인 최대 국부회유를 갖고 있는 절연체를 통해 부동 게이트에 용량성으로 결합되는 것을 특징으로 하는 비-휘발성 메모리 셀.
- 트랜지스터 채널 영역, 이 트랜지스터 채널 영역의 위에 놓여 용량성으로 결합된 부동 게이트, 및 이 부동 게이트에 용량성으로 결합된 제어 게이트로 구성되고, 이 제어 게이트가 절연체 두께의 10%의 경계면에 수직인 최대국부 회유를 갖고 있는 절연체를 통해 부동 게이트에 용량성으로 결합되는 것을 특징으로 하는 비-휘발성 메모리 셀.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US84668386A | 1986-04-01 | 1986-04-01 | |
| US846683 | 1986-04-01 | ||
| US846,683 | 1986-04-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR870010611A true KR870010611A (ko) | 1987-11-30 |
| KR960004461B1 KR960004461B1 (ko) | 1996-04-06 |
Family
ID=25298644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019870002978A KR960004461B1 (ko) | 1986-04-01 | 1987-03-31 | 폴리실리콘상에 평탄한 경계면을 갖고 있는 집적 회로 및 이의 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2632839B2 (ko) |
| KR (1) | KR960004461B1 (ko) |
| CN (1) | CN1007680B (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8716165B2 (en) * | 2008-04-30 | 2014-05-06 | Corning Incorporated | Catalysts on substrates and methods for providing the same |
| JP5215115B2 (ja) * | 2008-10-20 | 2013-06-19 | 旭化成エレクトロニクス株式会社 | 差動増幅回路及びこれを用いたリングオシレータ回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59154068A (ja) * | 1983-02-22 | 1984-09-03 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JPS60176272A (ja) * | 1984-02-23 | 1985-09-10 | Toshiba Corp | 半導体記憶装置の製造方法 |
| NL8402023A (nl) * | 1984-06-27 | 1986-01-16 | Philips Nv | Halfgeleiderinrichting met een niet-vluchtige geheugentransistor. |
-
1987
- 1987-03-31 CN CN87102505A patent/CN1007680B/zh not_active Expired
- 1987-03-31 JP JP62079531A patent/JP2632839B2/ja not_active Expired - Lifetime
- 1987-03-31 KR KR1019870002978A patent/KR960004461B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960004461B1 (ko) | 1996-04-06 |
| CN1007680B (zh) | 1990-04-18 |
| CN87102505A (zh) | 1987-12-30 |
| JPS6317551A (ja) | 1988-01-25 |
| JP2632839B2 (ja) | 1997-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4373249A (en) | Method of manufacturing a semiconductor integrated circuit device | |
| RU2189665C2 (ru) | Полевой транзистор | |
| US5889306A (en) | Bulk silicon voltage plane for SOI applications | |
| KR930011256A (ko) | 커패시터 및 그 제조방법 | |
| KR960015843A (ko) | 게이트 옥사이드 영역을 선택적으로 두껍게하기 위한 프로세스 | |
| JPS6010773A (ja) | １素子型ｆｅｔ−記憶キヤパシタ回路の形成方法 | |
| KR970702585A (ko) | 산소장벽이 마련된 하부전극을 가지는 강유전성의 메모리 소자를 포함하는 반도체 디바이스(semiconductor device comprising a ferroelectric memory element with a lower electrode provided with an oxygen barrier) | |
| KR870010625A (ko) | 반도체장치 및 그 제조방법 | |
| KR900019239A (ko) | 집적회로용 로칼인터커넥트 | |
| KR910019260A (ko) | 반도체장치및 그의 제조방법 | |
| KR930009023A (ko) | 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택매립방법 | |
| US4123300A (en) | Integrated circuit process utilizing lift-off techniques | |
| KR870010611A (ko) | 플리실리콘상에 평탄한 경계면을 갖고 있는 직접 회로 및 이의 제조방법 | |
| JPH0423834B2 (ko) | ||
| KR920020758A (ko) | Mos 트랜지스터 제조방법 | |
| KR100475018B1 (ko) | 반도체메모리소자의제조방법 | |
| KR19990081298A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR100226505B1 (ko) | 반도체장치의 제조방법 | |
| KR940011799B1 (ko) | TiN층으로 된 전하저장전극 형성방법 | |
| KR970003708A (ko) | 반도체 소자의 게이트 전극의 제조방법 | |
| KR920018931A (ko) | 반도체장치의 게이트 전극 구조 및 그 형성방법 | |
| KR920022487A (ko) | 반도체 장치의 소자 분리 방법 | |
| KR870011677A (ko) | 반도체장치 제조방법 | |
| KR930011134A (ko) | 반도체장치의 층간절연층 형성방법 | |
| KR980005580A (ko) | 반도체 소자의 게이트 전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050331 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |