KR870004531A - 집적 회로 - Google Patents

집적 회로 Download PDF

Info

Publication number
KR870004531A
KR870004531A KR1019860008395A KR860008395A KR870004531A KR 870004531 A KR870004531 A KR 870004531A KR 1019860008395 A KR1019860008395 A KR 1019860008395A KR 860008395 A KR860008395 A KR 860008395A KR 870004531 A KR870004531 A KR 870004531A
Authority
KR
South Korea
Prior art keywords
capacitor
impurity
conductivity
predetermined
integrated circuit
Prior art date
Application number
KR1019860008395A
Other languages
English (en)
Inventor
쮸씨찬
유핀한
Original Assignee
아르레뜨 다낭제
톰슨 콤포넌츠-모스테크 코포레이셔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아르레뜨 다낭제, 톰슨 콤포넌츠-모스테크 코포레이셔 filed Critical 아르레뜨 다낭제
Publication of KR870004531A publication Critical patent/KR870004531A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors having potential barriers
    • H01L29/94Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

집적 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따르는 캐패시터를 도시한 도면.
제3도는 절연체를 통하여 단락 회로가 있는 본 발명에 따른 캐패시터를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
100 : P-형기판 110 : N+영역
115 : 캐패시터 120 : 산화물층
140 : 다결정 실리콘층 150 : 핀호울
152 : P-도우프핀 영역

Claims (4)

  1. 적어도 한개의 캐패시터를 포함하며, 반도체 물질의 예정된 영역에서 제1도전율-결정 불순물의 예정된 양의 주입에 의해 형성된 제1캐패시터 플레이트와, 예정된 두께를 가지며 상기 제1캐패시터 플레이트에 걸쳐서 배치되는 절연체와, 상기 제1캐패시터 플레이트의 부분에 걸쳐서 배치되며, 상기 절연체의 예정된 두깨에 의해 상기 제1개패시터 플레이트로부터 분리되고 예정된 도전을-결정 불순물의 예정된 농도를 갖는 반도체 물질로 구비되어, 그로 인하여 상기 적어도 하나의 직접 회로 캐패시터의 제1캐패시터를 형성하게 하는 제2개패시터 플레이트와, 상기 제1 및 제2캐패시터 플레이트의 각각의 극성을 규정하기 위해 상기 제1캐패시터의 양단에 걸쳐서 전압을 제공하기 위한 전기적 수단을 구비하는 집적 회로에 있어서, 상기 예정된 도전율-결정 불순물은 상기 제1도전율-결정 불순물과 반대의 극성을 갖는 제2불순물이며, 제1 및 제2캐패시터의 다른 하나와 관련한 양전압을 갖는 상기 제1 및 제2캐패시터 플레이트중의 하나는 N-형 도전율-결정 불순물이며 상기 제1 및 제2캐패시터 플레이트의 다른 하나는 P-형 도전율-결정 불순물인 것을 특징으로 하는 집적 회로.
  2. 제1항에 있어서, 상기 제1캐패시터 플레이트는 반도체 기판의 예정된 영역에서 형성된 것을 특징으로 하는 집적 회로.
  3. 제2항에 있어서, 상기 제2캐패시터 플레이트는 접지에 접속되며 P-형 도전율-결정 불순물을 가지며, 상기 제1캐패시터 플레이는 N-형 도전율-결정 불순물을 가지며, 상기 반도체 기판은 P-형 도전율-결정 불순물을 갖는 것을 특징으로 하는 집적 회로.
  4. 제3항에 있어서, 상기 전기적 수단은 상기 기판에서 제1결정된 영역으로부터 상기 기판에서 제2예정된 영역으로 계속적으로 연장되는 공통 제2플레이트를 공유하는 적어도 두개의 상기 캐패시터와 함께, 메모리 배열에서 상기 적어도 하나의 캐패시터를 갖는 랜덤 억세스 메모리를 규정하는 수단을 포함하는 것을 특징으로 하는 집적 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860008395A 1985-10-07 1986-10-07 집적 회로 KR870004531A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US78519785A 1985-10-07 1985-10-07
US785197 1985-10-07

Publications (1)

Publication Number Publication Date
KR870004531A true KR870004531A (ko) 1987-05-11

Family

ID=25134733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860008395A KR870004531A (ko) 1985-10-07 1986-10-07 집적 회로

Country Status (3)

Country Link
EP (1) EP0219430A3 (ko)
JP (1) JPS62163358A (ko)
KR (1) KR870004531A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19501790A1 (de) * 1995-01-21 1996-07-25 Werner & Pfleiderer Lebensmitt Verfahren und Vorrichtung zur Aufbereitung von Teigstücken zur Herstellung von Kleingebäck, wie etwa rustikaler Brötchen
JPH10303372A (ja) * 1997-01-31 1998-11-13 Sanyo Electric Co Ltd 半導体集積回路およびその製造方法
KR100359036B1 (ko) * 1997-02-28 2003-01-24 산요 덴키 가부시키가이샤 반도체 집적 회로 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4392210A (en) * 1978-08-28 1983-07-05 Mostek Corporation One transistor-one capacitor memory cell

Also Published As

Publication number Publication date
EP0219430A3 (en) 1988-01-20
JPS62163358A (ja) 1987-07-20
EP0219430A2 (en) 1987-04-22

Similar Documents

Publication Publication Date Title
KR980005382A (ko) Soi소자 및 그 제조방법
KR890702254A (ko) 집적회로 트랜치 셀
KR840008537A (ko) 반도체장치
KR850002639A (ko) 반도체 기억장치
US5341009A (en) Fast charging MOS capacitor structure for high magnitude voltage of either positive or negative polarity
KR910019174A (ko) 시간종속 유전체 결함을 감소시킨 반도체 장치및 그 제조방법
KR860001058B1 (en) Semiconductor memory device
KR860000716A (ko) 다이내믹형 메모리셀과 그 제조방법
KR850007718A (ko) 반도체 장치
KR900019234A (ko) 반도체기억장치
KR910003813A (ko) 적층된 캐패시터 및 매립된 측방향 접촉부를 갖는 dram 셀
KR920022534A (ko) 스태틱(static)형 반도체 기억 장치, 전계 효과 트랜지스터 및 그의 제조 방법
US4249194A (en) Integrated circuit MOS capacitor using implanted region to change threshold
KR860009489A (ko) 반도체 집적회로장치 및 그 제조방법
US4704625A (en) Capacitor with reduced voltage variability
KR850005172A (ko) 직렬접속한 misfet와 캐파시터를 가진 반도체 집적회로 장치
KR930024165A (ko) 반도체 장치 및 그 제조 방법
KR890008949A (ko) 반도체장치 및 그 제조방법
KR890017766A (ko) 커패시터를 구비한 반도체 장치
KR870004531A (ko) 집적 회로
KR970008558A (ko) 반도체 메모리장치의 모오스 캐패시터의 크랙 방지구조
KR890004461B1 (ko) 반도체 기억장치
KR920702553A (ko) 반도체장치
KR840008213A (ko) 반도체 장치
KR890003031A (ko) 반도체장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid