KR870002662A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR870002662A
KR870002662A KR1019860006562A KR860006562A KR870002662A KR 870002662 A KR870002662 A KR 870002662A KR 1019860006562 A KR1019860006562 A KR 1019860006562A KR 860006562 A KR860006562 A KR 860006562A KR 870002662 A KR870002662 A KR 870002662A
Authority
KR
South Korea
Prior art keywords
gate
short
field effect
effect transistor
gate field
Prior art date
Application number
KR1019860006562A
Other languages
English (en)
Other versions
KR900000068B1 (ko
Inventor
도미히로 스즈끼
Original Assignee
나까하라 쯔네오
스미도모덴기 고오교오 가부시기 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나까하라 쯔네오, 스미도모덴기 고오교오 가부시기 가이샤 filed Critical 나까하라 쯔네오
Publication of KR870002662A publication Critical patent/KR870002662A/ko
Application granted granted Critical
Publication of KR900000068B1 publication Critical patent/KR900000068B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01Modifications for accelerating switching
    • H03K19/017Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01714Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0952Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using Schottky type FET MESFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

내용 없음

Description

반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 일실시예에 의한 논리게이트회로의 개략도.
제7도는 본 발명에 의한 NOR회로의 구조를 도시하는 개략도.
제8도는 본 발명에 의한 NAND회로의 구조를 도시하는 개략도.
* 도면의 주요부분에 대한 부호의 설명
1, 4, 5, 7, 9, 10, 12 : MESFET 2, 3, 8 : 부하
6, 11 : 쇼트기베리어다이오우드

Claims (7)

  1. 제1전위에 접속된 하나의 단자를 가지는 부하(8)과, 상기 부하의 다른 단자와 그 게이트에서 외부로부터 인가된 입력신호를 수신하는 제2전위간에 접속된 제1쇼트기게이트 전계효과트랜지스터(9)와, 상기 제1전위에 접속된 하나의 전도단자 및 상기 제1쇼트기 게이트전계효과트랜지스터(9)와 상기 부하(8)의 노우드에 접속된 게이트를 가지는 제2쇼트기게이트전계효과트랜지스터(10)과, 상기 제2쇼트기게이트전계효과트랜지스터(10)의 다른 전도단자에 접속된 하나의 전도단자와 제3전위에 접속된 게이트 및 다른 전도단자를 가지는 제3쇼트기게이트전계효과트랜지스터(12)와, 상기 제2쇼트기게이트전계효과트랜지스터(10)의 게이트에 접속된 음극과 상기 제2쇼트기게이트전계효과트랜지스터(10)의 다른 전도 단자에 접속된 양극을 가지는 쇼트기베리어다이오우드(11)로 구성되는 화합물반도체를 이용하여 제조된 반도체장치.
  2. 제1항에 있어서, 상기 화합물반도체는 갈륨비화물인것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 상기 제2쇼트기게이트전계효과트랜지스터(10)의 게이트폭은 상기 제3쇼트기게이트전계효과트랜지스터(12)의 게이트폭보다 작게하는 것을 특징으로 하는 반도체장치.
  4. 제1항에 있어서, 상기 제2쇼트기게이트전계효과트랜지스터(10)의 최저전압의 절대값은 상기 제3쇼트기 게이트전계효과 트랜지스터(12)의 최저전압의 절대값보다 작게하는 것을 특징으로 하는 반도체장치.
  5. 제1항에 있어서, 상기 제1쇼트, 게이트전계효과 트랜지스터는 단일 쇼트기 게이트전계효과 트랜지스터(9)인 것을 특징으로 하는 반도체장치.
  6. 제1항에 있어서, 상기 제1쇼트기 게이트전계효과 트랜지스터는 상기 부하의 상기 다른 전도단자와 각 게이트에서 입력신호를 수신하는 상기 제2전위간에 상호 병렬로 접속된 복수의 쇼트기 게이트전계효과 트랜지스터(9a 내지 9n)로 구성되는 것을 특징으로 하는 반도체장치.
  7. 제1항에 있어서, 상기 제1쇼트기게이트전계효과 트랜지스터는 상기 부하의 상기 다른 전도단자와 각 게이트에서 입력신호를 수신하는 상기 제2전위간에 서로 직렬로 접속된 복수의 쇼트기 게이트전계효과 트랜지스터로 구성되는 것을 특징으로 하는 반도체장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860006562A 1985-08-09 1986-08-09 반도체 장치 KR900000068B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP60176587A JPS6297427A (ja) 1985-08-09 1985-08-09 半導体装置
JP176587 1985-08-09
JP60-176587 1985-08-09

Publications (2)

Publication Number Publication Date
KR870002662A true KR870002662A (ko) 1987-04-06
KR900000068B1 KR900000068B1 (ko) 1990-01-19

Family

ID=16016168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860006562A KR900000068B1 (ko) 1985-08-09 1986-08-09 반도체 장치

Country Status (5)

Country Link
US (1) US4755695A (ko)
EP (1) EP0217072A1 (ko)
JP (1) JPS6297427A (ko)
KR (1) KR900000068B1 (ko)
CA (1) CA1260561A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS64817A (en) * 1987-03-11 1989-01-05 Fujitsu Ltd Logic circuit
GB8718654D0 (en) * 1987-08-06 1987-09-09 Plessey Co Plc Transistor switching circuits
US4868427A (en) * 1987-10-30 1989-09-19 Gazelle Microcircuits, Inc. ECL to TTL circuit
US5027007A (en) * 1989-04-12 1991-06-25 The Boeing Company FFL/QFL FET logic circuits
US5182473A (en) * 1990-07-31 1993-01-26 Cray Research, Inc. Emitter emitter logic (EEL) and emitter collector dotted logic (ECDL) families
KR930006629B1 (ko) * 1990-08-06 1993-07-21 재단법인 한국전자통신연구소 저 소비전력형 워드선 구동회로
JP2007227625A (ja) * 2006-02-23 2007-09-06 Toshiba Microelectronics Corp 半導体集積回路及びそのレイアウト設計方法
JP5015029B2 (ja) * 2007-03-09 2012-08-29 パナソニック株式会社 昇圧回路に用いられる電流制御回路
DE102010004488B3 (de) * 2010-01-12 2011-06-16 Thales Defence Deutschland Gmbh Pegelwandlerschaltung
US9190993B1 (en) * 2015-01-08 2015-11-17 United Silicon Carbide, Inc. High voltage switch

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2264434B1 (ko) * 1974-03-12 1976-07-16 Thomson Csf
JPS5856531A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 論理回路
US4558235A (en) * 1983-08-31 1985-12-10 Texas Instruments Incorporated MESFET logic gate having both DC and AC level shift coupling to the output

Also Published As

Publication number Publication date
JPS6297427A (ja) 1987-05-06
KR900000068B1 (ko) 1990-01-19
US4755695A (en) 1988-07-05
CA1260561A (en) 1989-09-26
EP0217072A1 (en) 1987-04-08

Similar Documents

Publication Publication Date Title
US4300064A (en) Schottky diode FET logic integrated circuit
US4042839A (en) Low power dissipation combined enhancement depletion switching driver circuit
KR940004834A (ko) 반도체 장치
KR920022285A (ko) 출력 버퍼 회로
KR880005731A (ko) 레벨변환회로
KR900013380A (ko) 전압 제어회로
KR900004039A (ko) 복합 mos 트랜지스터 및 그의 프리휠 다이오드로의 응용
US4028556A (en) High-speed, low consumption integrated logic circuit
KR920022564A (ko) 반도체장치
KR870002662A (ko) 반도체장치
KR930001585A (ko) 출력 회로 및 반도체 집적 회로 장치
US4490632A (en) Noninverting amplifier circuit for one propagation delay complex logic gates
KR900012440A (ko) 아날로그신호 입력회로
KR960035626A (ko) 파워 온 리셋 회로
KR910005448A (ko) 반도체 집적회로
US4521695A (en) CMOS D-type latch employing six transistors and four diodes
US5374862A (en) Super buffer and DCFL circuits with Schottky barrier diode
JP2631986B2 (ja) 温度補償した電気回路
KR880011805A (ko) 반도체 집적회로
US4954730A (en) Complementary FET circuit having merged enhancement/depletion FET output
US4752701A (en) Direct coupled semiconductor logic circuit
KR930006875A (ko) 집적회로
KR960030395A (ko) 저전압출력회로 및 반도체장치
US5304870A (en) Source electrode-connected type buffer circuit having LDD structure and breakdown voltage protection
KR950001992A (ko) 반도체 트랜지스터로 형성된 논리게이트 회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19961230

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee