JP2631986B2 - 温度補償した電気回路 - Google Patents
温度補償した電気回路Info
- Publication number
- JP2631986B2 JP2631986B2 JP62285671A JP28567187A JP2631986B2 JP 2631986 B2 JP2631986 B2 JP 2631986B2 JP 62285671 A JP62285671 A JP 62285671A JP 28567187 A JP28567187 A JP 28567187A JP 2631986 B2 JP2631986 B2 JP 2631986B2
- Authority
- JP
- Japan
- Prior art keywords
- mesfet
- temperature
- gate
- depletion
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using Schottky type FET MESFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデプリーシヨン形金属半導体電界効果トラン
ジスタ（MESFET）およびエンハンスメント形金属半導体
電界効果トランジスタ（MESFET）を備える半導体論理ゲ
ートに関するものであり、更に詳しくいえばそれの温度
補償に関するものである。
ジスタ（MESFET）およびエンハンスメント形金属半導体
電界効果トランジスタ（MESFET）を備える半導体論理ゲ
ートに関するものであり、更に詳しくいえばそれの温度
補償に関するものである。
ある種の半導体論理ゲートは強い温度依存性を示す。
この効果はとくに、ガリウムひ素（GaAs）デプリーシヨ
ン形MESFETを用いる論理ゲートにおける問題であること
が判明しているが、他の場合にも起ることがある。その
温度依存性の結果として、その論理ゲートを使用できる
温度範囲が制限されることになる。その制限された温度
範囲は、ある論理フアミリーについての軍用温度範囲で
ある−55〜＋125℃よりはるかに狭い。この全範囲にわ
たつて動作できるそのようなフアミリーの論理ゲートを
得るために温度補償を必要とする。
この効果はとくに、ガリウムひ素（GaAs）デプリーシヨ
ン形MESFETを用いる論理ゲートにおける問題であること
が判明しているが、他の場合にも起ることがある。その
温度依存性の結果として、その論理ゲートを使用できる
温度範囲が制限されることになる。その制限された温度
範囲は、ある論理フアミリーについての軍用温度範囲で
ある−55〜＋125℃よりはるかに狭い。この全範囲にわ
たつて動作できるそのようなフアミリーの論理ゲートを
得るために温度補償を必要とする。
シヨツトキーダイオードFETロジツク（SDFL）、バツ
フアされたFETロジツク（BFL）、ソース結合されたFET
ロジツク（SCFL）、および入力バツフアと出力バツフア
のような典型的なGaAs回路においては、電流源に直列接
続されているシヨツトキーダイオードにより論理レベル
の移行が行なわれる。第１図は、FET20へ直列接続され
ているシヨツトキーダイオード10を用いる典型的なレベ
ル移行回路を示す。第１図に示されている種類の回路
は、シヨツトキーダイオードの電圧降下の負温度係数が
FETしきい値電圧VTの負温度係数に加えられるから、広
い温度範囲における有用性は限られたものである。シヨ
ツトキーダイオードおよびMESFETの典型的な温度係数は
それぞれ−1.1mV/℃および−1.3mV/℃のオーダーであ
る。したがつて、回路のノイズマージンは温度変動とと
もに急速に悪くなる。標準的なシヨツトキーダイオード
レベル移行器で実現されるSDFLゲートアレイは、約−35
〜約＋73℃の温度範囲でのみ動作することが期待でき
る。
フアされたFETロジツク（BFL）、ソース結合されたFET
ロジツク（SCFL）、および入力バツフアと出力バツフア
のような典型的なGaAs回路においては、電流源に直列接
続されているシヨツトキーダイオードにより論理レベル
の移行が行なわれる。第１図は、FET20へ直列接続され
ているシヨツトキーダイオード10を用いる典型的なレベ
ル移行回路を示す。第１図に示されている種類の回路
は、シヨツトキーダイオードの電圧降下の負温度係数が
FETしきい値電圧VTの負温度係数に加えられるから、広
い温度範囲における有用性は限られたものである。シヨ
ツトキーダイオードおよびMESFETの典型的な温度係数は
それぞれ−1.1mV/℃および−1.3mV/℃のオーダーであ
る。したがつて、回路のノイズマージンは温度変動とと
もに急速に悪くなる。標準的なシヨツトキーダイオード
レベル移行器で実現されるSDFLゲートアレイは、約−35
〜約＋73℃の温度範囲でのみ動作することが期待でき
る。
この明細書においてはデプリーシヨン形MESFETを備え
る補償された論理ゲートについて開示するものである。
その論理ゲートは少なくとも一部が半導体物質のボデー
で構成され、温度補償装置を有する。その温度補償装置
は第１のデプリーシヨン形MESFET手段と第２のデプリー
シヨン形MESFET手段を有する。その第１のデプリーショ
ン形MESFET手段と、第２のデプリーション形MESFET手段
はそれぞれ直線動作領域内の電流レベルで動作させら
れ、前記第１のデプリーション形MESFET手段のドレイン
はそのゲートへ電気的に接続され、ソースは前記第２の
デプリーション形MESFET手段のドレインへ電気的に接続
され、前記第２のデプリーション形MESFET手段のゲート
はそのソースに電気的に接続されることを特徴とする。
る補償された論理ゲートについて開示するものである。
その論理ゲートは少なくとも一部が半導体物質のボデー
で構成され、温度補償装置を有する。その温度補償装置
は第１のデプリーシヨン形MESFET手段と第２のデプリー
シヨン形MESFET手段を有する。その第１のデプリーショ
ン形MESFET手段と、第２のデプリーション形MESFET手段
はそれぞれ直線動作領域内の電流レベルで動作させら
れ、前記第１のデプリーション形MESFET手段のドレイン
はそのゲートへ電気的に接続され、ソースは前記第２の
デプリーション形MESFET手段のドレインへ電気的に接続
され、前記第２のデプリーション形MESFET手段のゲート
はそのソースに電気的に接続されることを特徴とする。
本発明の温度補償技術を、ガリウムひ素（GaAs）金属
半導体電界効果トランジスタ（MESFET）を用いる論理ゲ
ートに用いて試験した。したがつて、本発明をそのよう
な論理ゲートについて説明することにする。以下の説明
において用いたパラメータおよび寸法は、アメリカ合衆
国ミネソタ州ミネアポリス所在のハネウエル社（Honeyw
ell Inc.）により製造された装置から得た実際のデータ
を基にした本発明の一実施例についてのものである。そ
の他の寸法も使用でき、この明細書で説明する装置とは
異なる例、または異なる方法により製造された異なる製
品では寸法が異なることが当業者にはわかるであろう。
半導体電界効果トランジスタ（MESFET）を用いる論理ゲ
ートに用いて試験した。したがつて、本発明をそのよう
な論理ゲートについて説明することにする。以下の説明
において用いたパラメータおよび寸法は、アメリカ合衆
国ミネソタ州ミネアポリス所在のハネウエル社（Honeyw
ell Inc.）により製造された装置から得た実際のデータ
を基にした本発明の一実施例についてのものである。そ
の他の寸法も使用でき、この明細書で説明する装置とは
異なる例、または異なる方法により製造された異なる製
品では寸法が異なることが当業者にはわかるであろう。
以下、図面を参照して本発明を詳しく説明する。
第２図は本発明の基本的な温度補償素子を示す。この
温度補償素子は２個のデプリーシヨン形GaAsのMESFET3
0,32を有する。MESFET30は直線領域で動作し、MESFET32
は飽和領域で動作する。MESFET30のゲートはそれのドレ
インへ接続され、MESFET32のゲートはそれのソースへ接
続され、したがつて、MESFET30は正の温度係数を有する
抵抗にほぼ等しい。したがつて、回路の動作点の温度移
行は広い温度範囲にわたつて補償される。MESFET30のソ
ースはMESFET32のドレインへ接続される。MESFET30のこ
とをレベル移行トランジスタと呼ぶことができ、MESFET
32のことを引き下げトランジスタと呼ぶことができる。
温度補償素子は２個のデプリーシヨン形GaAsのMESFET3
0,32を有する。MESFET30は直線領域で動作し、MESFET32
は飽和領域で動作する。MESFET30のゲートはそれのドレ
インへ接続され、MESFET32のゲートはそれのソースへ接
続され、したがつて、MESFET30は正の温度係数を有する
抵抗にほぼ等しい。したがつて、回路の動作点の温度移
行は広い温度範囲にわたつて補償される。MESFET30のソ
ースはMESFET32のドレインへ接続される。MESFET30のこ
とをレベル移行トランジスタと呼ぶことができ、MESFET
32のことを引き下げトランジスタと呼ぶことができる。
第３図は、本発明の１つの装置に対するレベル移行ト
ランジスタ30における電圧降下と温度Ｔ（℃）の関係を
示すグラフである。この装置に対して用いられる本発明
の一実施例においては、レベル移行トランジスタのゲー
トの長さが１ミクロン、幅が10ミクロンである。引き下
げトランジスタのゲートの長さが１ミクロン、幅が20ミ
クロンである。この例について選択した寸法は本発明に
おいて用いて有利である可能な寸法の一例にすぎないこ
と、および本発明の有用性を損うことなしに他の寸法を
使用できることが当業者には明らかであろう。
ランジスタ30における電圧降下と温度Ｔ（℃）の関係を
示すグラフである。この装置に対して用いられる本発明
の一実施例においては、レベル移行トランジスタのゲー
トの長さが１ミクロン、幅が10ミクロンである。引き下
げトランジスタのゲートの長さが１ミクロン、幅が20ミ
クロンである。この例について選択した寸法は本発明に
おいて用いて有利である可能な寸法の一例にすぎないこ
と、および本発明の有用性を損うことなしに他の寸法を
使用できることが当業者には明らかであろう。
本発明の装置は約−55〜約＋125℃の全軍用温度範囲
にわたつて動作することが第３図に示すグラフから当業
者はわかるであろう。とくに、約＋24〜＋140℃の温度
範囲においては、レベル移行トランジスタにおける電圧
降下VDは下記の式により表すことができる。
にわたつて動作することが第３図に示すグラフから当業
者はわかるであろう。とくに、約＋24〜＋140℃の温度
範囲においては、レベル移行トランジスタにおける電圧
降下VDは下記の式により表すことができる。
この式においてはVTはしきい値電圧、IdはVGS＝０に
おける飽和時の引き下げトランジスタの電流、IdssはV
GS＝０におけるレベル移行トランジスタの電流である。
VGSはMESFETのゲート−ソース電圧である。
おける飽和時の引き下げトランジスタの電流、IdssはV
GS＝０におけるレベル移行トランジスタの電流である。
VGSはMESFETのゲート−ソース電圧である。
第３図に電圧降下と温度の関係が示されている装置で
は、約＋24〜＋140℃の温度範囲における電圧降下の正
温度係数は約＋0.57mV/℃である。デプリーシヨン形MES
FETについてのVTに対する典型的な温度係数は約−1.3mV
/℃である。場合により、VTについての温度係数は−2mV
/℃ほど大きいことがある。VTのより大きい負温度係数
を補償するために本発明の温度補償回路を積重ねること
ができることを当業者はわかるであろう。
は、約＋24〜＋140℃の温度範囲における電圧降下の正
温度係数は約＋0.57mV/℃である。デプリーシヨン形MES
FETについてのVTに対する典型的な温度係数は約−1.3mV
/℃である。場合により、VTについての温度係数は−2mV
/℃ほど大きいことがある。VTのより大きい負温度係数
を補償するために本発明の温度補償回路を積重ねること
ができることを当業者はわかるであろう。
標準的なレベル移行器と比較すると、本発明の装置
は、典型的なMESFET装置についてのVTの約70％である大
きい電圧降下VDを示すことも実現データは示している。
本発明の装置は、過渡スイツチング中に大きい電流性能
も示し、レベル移行トランジスタの飽和電流は引き下げ
トランジスタの飽和電流の約２分の１にちがいないか
ら、その装置の寸法は小さい。
は、典型的なMESFET装置についてのVTの約70％である大
きい電圧降下VDを示すことも実現データは示している。
本発明の装置は、過渡スイツチング中に大きい電流性能
も示し、レベル移行トランジスタの飽和電流は引き下げ
トランジスタの飽和電流の約２分の１にちがいないか
ら、その装置の寸法は小さい。
次に、本発明の温度補償技術の一実施例を用いている
SDFLゲートが示されている第４図を参照する。そのゲー
トはMESFET42,44,50,52とダイオード40を有する。MESFE
T42と44は、第２図に示されているように本発明の技術
に従つて一緒に接続される。ダイオード40のアノード
が、電気信号が与えられる入力端子に接続される。ダイ
オードのカソードがMESFET42のドレインへ接続される。
MESFET42のソースとMESFET44のドレインはMESFET52のゲ
ートにおける回路点46へ接続される。MESFET52のソース
は接地され、ドレインがMESFET50のソースとゲートの出
力端子へ接続される。MESFET50のソースが外部電源VDD
へ接続される。MESFET44のソースが第２の外部電源VSS
へ接続される。
SDFLゲートが示されている第４図を参照する。そのゲー
トはMESFET42,44,50,52とダイオード40を有する。MESFE
T42と44は、第２図に示されているように本発明の技術
に従つて一緒に接続される。ダイオード40のアノード
が、電気信号が与えられる入力端子に接続される。ダイ
オードのカソードがMESFET42のドレインへ接続される。
MESFET42のソースとMESFET44のドレインはMESFET52のゲ
ートにおける回路点46へ接続される。MESFET52のソース
は接地され、ドレインがMESFET50のソースとゲートの出
力端子へ接続される。MESFET50のソースが外部電源VDD
へ接続される。MESFET44のソースが第２の外部電源VSS
へ接続される。
第４図に示されているゲート構成においては本発明は
以下に述べるようにして動作する。本発明は、MESFETに
おいてはしきい値電圧VTが温度上昇とともに小さくなる
という事実を用いる。したがつて、このゲートを広い温
度範囲にわたつて動作させるためには、レベル移行回路
の出力電圧Voutを温度上昇に伴つて低くしなければなら
ない。いいかえると、しきい値電圧VTが低くなると、ゲ
ートの出力の制御を維持できるようにするために、出力
電圧Voutも低下しなければならない。本発明の装置のレ
ベル移行トランジスタの電圧降下VDの温度係数は正であ
る。したがつて、温度上昇に伴つて電圧降下VDが大きく
なると出力電圧Voutは低下しなければならず、それによ
り広い温度範囲にわたつて装置が動作できるようにしな
ければならない。電圧降下VDの温度係数が負である従来
の装置では、温度が上昇するにつれて電圧降下VDが小さ
くなり、しきい値電圧VTが小さくなると出力電圧Voutが
低くなる。その結果として、デプリーシヨン形MESFETを
用いた場合には高い温度でしきい値電圧VTは出力電圧Vo
utより常に低いから、MESFET52をターンオフすること、
およびゲートを制御することができなくなる。
以下に述べるようにして動作する。本発明は、MESFETに
おいてはしきい値電圧VTが温度上昇とともに小さくなる
という事実を用いる。したがつて、このゲートを広い温
度範囲にわたつて動作させるためには、レベル移行回路
の出力電圧Voutを温度上昇に伴つて低くしなければなら
ない。いいかえると、しきい値電圧VTが低くなると、ゲ
ートの出力の制御を維持できるようにするために、出力
電圧Voutも低下しなければならない。本発明の装置のレ
ベル移行トランジスタの電圧降下VDの温度係数は正であ
る。したがつて、温度上昇に伴つて電圧降下VDが大きく
なると出力電圧Voutは低下しなければならず、それによ
り広い温度範囲にわたつて装置が動作できるようにしな
ければならない。電圧降下VDの温度係数が負である従来
の装置では、温度が上昇するにつれて電圧降下VDが小さ
くなり、しきい値電圧VTが小さくなると出力電圧Voutが
低くなる。その結果として、デプリーシヨン形MESFETを
用いた場合には高い温度でしきい値電圧VTは出力電圧Vo
utより常に低いから、MESFET52をターンオフすること、
およびゲートを制御することができなくなる。
第５図は、BFLゲートに用いられた本発明の温度補償
技術を示す。このゲートは、BFLゲートを構成するため
に適当なパターンで接続されたMESFET60,62,64,70,72と
ダイオード66を備える。MESFET70と72は、先に説明した
ように本発明に従つて接続される。
技術を示す。このゲートは、BFLゲートを構成するため
に適当なパターンで接続されたMESFET60,62,64,70,72と
ダイオード66を備える。MESFET70と72は、先に説明した
ように本発明に従つて接続される。
以上、SDFL回路とBFL回路への第２図に示されている
基本的な温度補償素子の使用について説明した。この温
度補償素子はそれらの回路への使用に限定されないこと
が当業者はわかるであろう。類似の温度補償に他の種類
の論理フアミリーを使用できる。本発明の温度補償装置
に効果的に使用できる論理フアミリーの中にはソース結
合されたFETロジツク（SCFL）および低ピンチオフFETロ
ジツク（LPFL）がある。
基本的な温度補償素子の使用について説明した。この温
度補償素子はそれらの回路への使用に限定されないこと
が当業者はわかるであろう。類似の温度補償に他の種類
の論理フアミリーを使用できる。本発明の温度補償装置
に効果的に使用できる論理フアミリーの中にはソース結
合されたFETロジツク（SCFL）および低ピンチオフFETロ
ジツク（LPFL）がある。
第１図は標準的なレベル移行回路の回路図、第２図は本
発明の温度補償素子の回路図、第３図は本発明の温度依
存性を示す実験データのグラフ、第４図は温度補償を行
なつているシヨツトキーダイオードFET論理ゲートの回
路図、第５図は温度補償を行なつたバツフアされた論理
ゲートの回路図である。 30,32,42,44,50,52,60,62,64,70,72……デプリーシヨン
形MESFET、40,66……ダイオード。
発明の温度補償素子の回路図、第３図は本発明の温度依
存性を示す実験データのグラフ、第４図は温度補償を行
なつているシヨツトキーダイオードFET論理ゲートの回
路図、第５図は温度補償を行なつたバツフアされた論理
ゲートの回路図である。 30,32,42,44,50,52,60,62,64,70,72……デプリーシヨン
形MESFET、40,66……ダイオード。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 19/0956 9184−5Ｋ Ｈ０３Ｋ 17/687 Ａ
Claims (1)
- 【請求項１】第１のデプリーション形MESFET手段と、第
２のデプリーション形MESFET手段とを備え、前記第１の
デプリーション形MESFET手段と、第２のデプリーション
形MESFET手段はそれぞれ直線動作領域内の電流レベルで
動作させられ、前記第１のデプリーション形MESFET手段
のドレインはそのゲートへ電気的に接続され、ソースは
前記第２のデプリーション形MESFET手段のドレインへ電
気的に接続され、前記第２のデプリーション形MESFET手
段のゲートはそのソースに電気的に接続されることを特
徴とする温度補償回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/887,774 US4760288A (en) | 1986-07-21 | 1986-07-21 | Temperature compensation for semiconductor logic gates |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01143416A JPH01143416A (ja) | 1989-06-06 |
| JP2631986B2 true JP2631986B2 (ja) | 1997-07-16 |
Family
ID=25391829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62285671A Expired - Lifetime JP2631986B2 (ja) | 1986-07-21 | 1987-11-13 | 温度補償した電気回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4760288A (ja) |
| EP (1) | EP0312630B1 (ja) |
| JP (1) | JP2631986B2 (ja) |
| DE (1) | DE3784169T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8600306A (nl) * | 1986-02-10 | 1987-09-01 | Philips Nv | Schakeling voor het leveren van een stuurspanning aan een stroombronschakeling. |
| US4857769A (en) * | 1987-01-14 | 1989-08-15 | Hitachi, Ltd. | Threshold voltage fluctuation compensation circuit for FETS |
| US4975599A (en) * | 1989-07-26 | 1990-12-04 | International Business Machines Corporation | Method and resulting devices for compensating for process variables in a CMOS device driver circuit |
| US6479843B2 (en) * | 2000-04-27 | 2002-11-12 | Motorola, Inc. | Single supply HFET with temperature compensation |
| JP2002140124A (ja) * | 2000-10-30 | 2002-05-17 | Seiko Epson Corp | 基準電圧回路 |
| US8154320B1 (en) * | 2009-03-24 | 2012-04-10 | Lockheed Martin Corporation | Voltage level shifter |
| WO2013118521A1 (ja) | 2012-02-07 | 2013-08-15 | 株式会社村田製作所 | レベル変換回路、およびレベル変換機能付き論理回路 |
| US12028059B2 (en) * | 2022-03-17 | 2024-07-02 | Raytheon Company | Common gate input circuit for III/V D-mode buffered FET logic (BFL) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3436621A (en) * | 1966-12-16 | 1969-04-01 | Texas Instruments Inc | Linear amplifier utilizing a pair of field effect transistors |
| GB1533231A (en) * | 1974-11-07 | 1978-11-22 | Hitachi Ltd | Electronic circuits incorporating an electronic compensating circuit |
| US4300064A (en) * | 1979-02-12 | 1981-11-10 | Rockwell International Corporation | Schottky diode FET logic integrated circuit |
| US4558235A (en) * | 1983-08-31 | 1985-12-10 | Texas Instruments Incorporated | MESFET logic gate having both DC and AC level shift coupling to the output |
| US4622476A (en) * | 1985-03-29 | 1986-11-11 | Advanced Micro Devices, Inc. | Temperature compensated active resistor |
| US4661726A (en) * | 1985-10-31 | 1987-04-28 | Honeywell Inc. | Utilizing a depletion mode FET operating in the triode region and a depletion mode FET operating in the saturation region |
-
1986
- 1986-07-21 US US06/887,774 patent/US4760288A/en not_active Expired - Fee Related
-
1987
- 1987-10-21 EP EP87115395A patent/EP0312630B1/en not_active Expired - Lifetime
- 1987-10-21 DE DE8787115395T patent/DE3784169T2/de not_active Expired - Fee Related
- 1987-11-13 JP JP62285671A patent/JP2631986B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4760288A (en) | 1988-07-26 |
| JPH01143416A (ja) | 1989-06-06 |
| DE3784169T2 (de) | 1993-06-24 |
| EP0312630A1 (en) | 1989-04-26 |
| EP0312630B1 (en) | 1993-02-10 |
| DE3784169D1 (de) | 1993-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4042839A (en) | Low power dissipation combined enhancement depletion switching driver circuit | |
| JPH0681029B2 (ja) | 出力回路装置 | |
| US5148244A (en) | Enhancement-fet and depletion-fet with different gate length formed in compound semiconductor substrate | |
| US4701643A (en) | FET gate current limiter circuits | |
| US3900746A (en) | Voltage level conversion circuit | |
| US4423339A (en) | Majority logic gate | |
| JP2559032B2 (ja) | 差動増幅回路 | |
| JP2631986B2 (ja) | 温度補償した電気回路 | |
| EP0464524A1 (en) | Current-switching type logic circuit | |
| US4490632A (en) | Noninverting amplifier circuit for one propagation delay complex logic gates | |
| EP0084844B1 (en) | Fet circuits | |
| US4798972A (en) | Apparatus and method for capacitor coupled complementary buffering | |
| KR920004906B1 (ko) | Fet 논리회로 | |
| US5374862A (en) | Super buffer and DCFL circuits with Schottky barrier diode | |
| US4661726A (en) | Utilizing a depletion mode FET operating in the triode region and a depletion mode FET operating in the saturation region | |
| KR870002662A (ko) | 반도체장치 | |
| US4423369A (en) | Integrated voltage supply | |
| US4954730A (en) | Complementary FET circuit having merged enhancement/depletion FET output | |
| EP0204762B1 (en) | Integrated logic circuit | |
| KR910009810B1 (ko) | Cmos 입력 버퍼 회로 | |
| EP0170134B1 (en) | Schottky diode field effect transistor logic circuit | |
| US5291077A (en) | Semiconductor logical FET device | |
| EP0282249A2 (en) | Logic circuit employing field effect transistor having junction with rectifying characteristic between gate and source | |
| EP0023210B1 (en) | Tri-state logic buffer circuit | |
| JPH0472914A (ja) | 電界効果トランジスタ回路 |