KR860007833A - 디지탈 텔레비젼의 인터페이싱 방법 - Google Patents
디지탈 텔레비젼의 인터페이싱 방법 Download PDFInfo
- Publication number
- KR860007833A KR860007833A KR1019850002047A KR850002047A KR860007833A KR 860007833 A KR860007833 A KR 860007833A KR 1019850002047 A KR1019850002047 A KR 1019850002047A KR 850002047 A KR850002047 A KR 850002047A KR 860007833 A KR860007833 A KR 860007833A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- interfacing method
- digital
- signal
- data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/04—Colour television systems using pulse code modulation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Manipulation Of Pulses (AREA)
- Television Systems (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 회로도.
제2도는 본 발명 회로도의 각부 파형도.
10 : 파형정류회로, 30 : 어드레스회로, 40 : 데이타로딩회로, IC1: 쉬프트레지스터, IC2,IC3: 집적소자, I1-I6: 인버터, FF1,FF2: 플립플롭.
Claims (2)
- 파형정류부(10)에 인가되는 데이타(DATR), 제어신호(ID), 클럭신호(CK)를 앤드게이트(A1)(A2)(A3)와 노아게이트(N1)에 연결 플립플롭 구동부(20)를 통하여 시그널 변환회로(50)를 구성시켜 플립플롭(FF1)(FF2)의 출력신호에 따라 쉬프트레지스터(IC1)와 게이트로 구성시킨 어드레스 비교회로(30)와 데이타 로딩회로(40)의 데이타 신호를 비교하도록 한 디지탈 텔레비젼의 인터페이싱 방법.
- ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019850002047A KR880002105B1 (ko) | 1985-03-25 | 1985-03-25 | 디지탈 텔레비젼의 인터페이싱 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019850002047A KR880002105B1 (ko) | 1985-03-25 | 1985-03-25 | 디지탈 텔레비젼의 인터페이싱 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR860007833A true KR860007833A (ko) | 1986-10-17 |
| KR880002105B1 KR880002105B1 (ko) | 1988-10-15 |
Family
ID=19240310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019850002047A KR880002105B1 (ko) | 1985-03-25 | 1985-03-25 | 디지탈 텔레비젼의 인터페이싱 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR880002105B1 (ko) |
-
1985
- 1985-03-25 KR KR1019850002047A patent/KR880002105B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880002105B1 (ko) | 1988-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860002870A (ko) | 집적회로 장치 | |
| KR920003644A (ko) | 마스터슬레이브형 플립플롭회로 | |
| KR890010922A (ko) | Dc 테스트 기능을 갖춘 반도체 집적회로 | |
| KR890004496A (ko) | 반도체 집적회로 | |
| KR860002825A (ko) | 동기 버퍼 회로 | |
| KR850008567A (ko) | 반도체 집적회로 | |
| DE69414310T2 (de) | Integrierte Halbleiterschaltung mit Prüfschaltung | |
| KR860007833A (ko) | 디지탈 텔레비젼의 인터페이싱 방법 | |
| JPS5751076B2 (ko) | ||
| KR920001844A (ko) | 플립플롭 회로 및 그 로직 상태 제공 방법 | |
| KR850006088A (ko) | 마이크로컴퓨터 시스템용 게이트회로 | |
| KR880000969A (ko) | 스타틱ram | |
| KR840001725A (ko) | 디코오드 논리를 갖는 디지탈 직렬 인터페이스 | |
| KR910014787A (ko) | 컴퓨터 리셋트 회로 | |
| KR910014785A (ko) | 집적회로장치(integrated circuit device) | |
| JPS5669931A (en) | Tristate buffer circuit | |
| KR880006893A (ko) | 더블 스캔장치 | |
| KR880008135A (ko) | 한글 영문 혼용 표시제어장치 | |
| KR870009293A (ko) | 집적된 바운더리 셀인터페이스 | |
| KR870000639A (ko) | 2-위상 논리(Phase Logic)용 직렬가산/감산 집적회로 | |
| FR2433263A1 (fr) | Agencement de circuit pour le declenchement de composants a declenchement par un bord | |
| KR890004223A (ko) | 스위치 구동형 클럭 전환회로 | |
| KR870005392A (ko) | 주종(主從) 래치회로 | |
| KR860009412A (ko) | 오동기 신호 방지회로 | |
| KR880011774A (ko) | 서브-코드 데이터 독출회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020930 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |