KR860001789B1 - 페이저 수신기 - Google Patents

페이저 수신기 Download PDF

Info

Publication number
KR860001789B1
KR860001789B1 KR1019830002411A KR830002411A KR860001789B1 KR 860001789 B1 KR860001789 B1 KR 860001789B1 KR 1019830002411 A KR1019830002411 A KR 1019830002411A KR 830002411 A KR830002411 A KR 830002411A KR 860001789 B1 KR860001789 B1 KR 860001789B1
Authority
KR
South Korea
Prior art keywords
signal
detection
call
call number
gate
Prior art date
Application number
KR1019830002411A
Other languages
English (en)
Other versions
KR840004994A (ko
Inventor
토시히로 모리
Original Assignee
닛본덴기 가부시기 가이샤
세끼모도 타다히로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본덴기 가부시기 가이샤, 세끼모도 타다히로 filed Critical 닛본덴기 가부시기 가이샤
Publication of KR840004994A publication Critical patent/KR840004994A/ko
Application granted granted Critical
Publication of KR860001789B1 publication Critical patent/KR860001789B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B5/00—Visible signalling systems, e.g. personal calling systems, remote indication of seats occupied
    • G08B5/22—Visible signalling systems, e.g. personal calling systems, remote indication of seats occupied using electric transmission; using electromagnetic transmission
    • G08B5/222—Personal calling arrangements or devices, i.e. paging systems
    • G08B5/223—Personal calling arrangements or devices, i.e. paging systems using wireless transmission
    • G08B5/224—Paging receivers with visible signalling details
    • G08B5/229—Paging receivers with visible signalling details with other provisions not elsewhere provided for
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H04W88/022—Selective call receivers
    • H04W88/025—Selective call decoders
    • H04W88/026—Selective call decoders using digital address codes
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B5/00—Visible signalling systems, e.g. personal calling systems, remote indication of seats occupied
    • G08B5/22—Visible signalling systems, e.g. personal calling systems, remote indication of seats occupied using electric transmission; using electromagnetic transmission
    • G08B5/222—Personal calling arrangements or devices, i.e. paging systems
    • G08B5/223—Personal calling arrangements or devices, i.e. paging systems using wireless transmission
    • G08B5/224—Paging receivers with visible signalling details
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B5/00—Visible signalling systems, e.g. personal calling systems, remote indication of seats occupied
    • G08B5/22—Visible signalling systems, e.g. personal calling systems, remote indication of seats occupied using electric transmission; using electromagnetic transmission
    • G08B5/222—Personal calling arrangements or devices, i.e. paging systems
    • G08B5/223—Personal calling arrangements or devices, i.e. paging systems using wireless transmission
    • G08B5/224—Paging receivers with visible signalling details
    • G08B5/225—Display details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

내용 없음.

Description

페이저 수신기
제1도는 본 발명의 양호한 실시예에 따른 페이저 수신기를 전송국과 함께 도시한 블럭 계통도.
제2도는 제1도에 도시한 페이저 수신기에 사용하기 위한 디코더의 동작을 설명하기 위한 타이밍도.
제3도는 제1도에 도시한 디코더의 블럭 계통도.
제4도는 제3도에 도시한 프리앰블 신호(preamble signal) 검출기의 블럭 계통도.
제5도는 제3도에 도시한 동기신호 검출기의 블럭 계통도.
제6도는 제3도에 도시한 종료 신호(end signal) 검출기의 블럭 계통도.
제7도는 제3도에 도시한 호출번호 신호 검출기의 블럭 계통도.
제8도는 제1도에 도시한 제어기의 블럭 계통도.
제9도는 제1도에 도시한 표시장치의 블럭 계통도.
* 도면의 주요부분에 대한 부호의 설명
20 : 패이저수신기 21 : 전송국
25 : 디코더 35 : 제어기
36 : 접속기 41 : 프리앰블신호검출회로
42 : 동기신호검출회로 43 : 종료신호검출회로
44 : 호출번호검출회로 47 : 클럭발생기
142 : 프로그램카운터 143 : 명령디코더
154 : 액정표시부 156 : 인터페이스
본 발명은 페이징 시스템(paging system)에 사용되는 페이저 수신기에 관한 것이다.
일반적으로, 페이저 수신기는 페이징 시스템의 서비스 영역내에서 이동할 수 있는 사용자나 소유자가 소유하고 있다. 종래의 페이저 수신기의 제1형태는 호출번호 신호, 즉 페이저 수신기가 사용자에 의해 작동상태에 놓였을 때 전송국에서 전송되어 페이저 수신기에 지정되는 식별 코드에 응답하여 호출음, 경적음(beep tone) 또는 경보음을 발생시킨다.
반도체 집적 기술의 향상은 호출번호 신호를 바로 뒤따르는 전송국으로부터 전송된 메시지 신호를 표시할 수 있는 제2형태의 종래의 페이저 수신기가 출현될 수 있게 했다.
페이징 시스템은 제1형태의 페이저 수신기가 제2형태의 페이저 수신기와 공존하게 하는데, 그 이유는 사용자가 호출음을 발생시키기 위해 호출음 서비스만을 필요로 하고 그렇지 않은 경우에는 메시지 신호를 표시하기 위한 표시 서비스를 필요로 하기 때문이다.
이런 상황하에서, 2개 형태의 종래의 페이저 수신기는 사용자의 요구를 만족시키기 위해 개별적으로 준비되어야 한다. 그러므로, 2개 형태의 페이저 수신기를 개별적으로 준비하여 관리하기가 매우 불편하다.
제2형태의 페이저 수신기를 호출음 서비스와 표시 서비스에 공통으로 사용할 수 있다. 그러나, 제2형태의 페이저 수신기는 제1형태의 페이저 수신기에 비해 비싸고 부피가 크므로 호출음 서비스만을 요구하는 사용자에게는 바람직하지 못하다.
본 발명의 목적은 호출음 서비스와 표시 서비스에 공통으로 적용할 수있는 페이저 수신기를 제공하는 것이다.
본 발명의 다른 목적은 페이저 수신기가 호출음 서비스만을 위해 사용될 때 소형이고 값이 싼 상술한 형태의 페이저 수신기를 제공하는 것이다.
본 발명의 또 다른 목적은 페이저 수신기를 준비 및 관리하기가 간편한 상술한 형태의 페이저 수신기를 제공하는 것이다.
본 발명이 적용될 수 있는 페이저 수신기는 이 페이저 수신기가 호출되었다는 것을 나타내는 호출표시 신호를 발생시키기 위해서 미리 지정된 호출번호 신호에 응답한다. 페이저 수신기는 호출번호 신호에 응답하고 독립 및 종속동작 모우드에서 각각 제1출력신호와 제2출력신호를 발생시키기 위해 독립 및 종속동작 모우드에서 선택적으로 동작할 수 있는 제1장치를 포함한다. 제1출력신호는 호출번호신호에 즉시 응답하는 호출표시 신호로서 발생된다. 제2출력신호는 호출번호 신호가 제1장치에 전송된 후 선정된 시간간격으로 발생된다. 제2출력신호는 또한 호출표시 신호로서도 작용한다. 페이저 수신기는 제1장치를 선택적으로 독립 모우드와 종속모우드에 놓기 위해 제1장치에 접속된 접속장치를 포함한다.
제1도를 참조하면, 본 발명의 양호한 실시예에 따른 페이저 수신기(20)은 소정의 서비스 영역을 갖는 전송국(21)과 통신을 수행하는데 사용된다. 상당수의 유사한 페이저 수신기가 서비스 영역내에서 전송국(21)과 통신할 수 있다. 이러한 페이저 수신기들은 전송국(21)과 함께 페이저 시스템을 형성한다.
다수의 가입자 본국(도시되지 않았음)은 전송국(21)에 접속된다. 페이저 수신기들중의 바람직한 페이저 수신기의 호출이 가입자 분국들중의 한 분국에서 발생하고 무선 호출신호 형태로 서비스 영역을 통해 전송국(21)로부터 전송된다.
잠시 제2도를 참조하면, 무선 호출신호 AA는 프레임신호 PRE와 프레임 동기신호 SY를 포함하는 프레임을 갖고 있다. 다수의 호출번호 부분들은 호출번호 신호를 각각 내장하기 위해 프레임내에 배열된다. 호출번호 부분의 제1부분은 프레임동기신호 SY를 수반한다. 각각의 호출번호 부분은 메시지 신호를 배열하기 위한 각각의 메시지 부분을 수반한다. 호출번호 신호들중의 특정한 신호는 NB로 표시되고 메시지 신호들중의 대응 신호는 MS로 표시되어 있다. 메시지 신호의 수는 호출번호 신호가 종종 메시지 신호를 수반하지 않기 때문에 항상 호출번호 신호의 수와 같지는 않다. 특정한 호출번호 신호 NB와 특정한 메시지 신호 MS가 제1도에 도시한 페이저 수신기(20)에 미리 지정되었다고 가정하면, 메시지 부분은 다수의 종료신호 ED까지 계속된다. 본 분야에 공지된 BCH(Bose Chaudhuri-Hocquenghem) 코드(31, 21)이 프레임 동기신호, 호출번호신호, 종료신호 및 메시지 신호로서 사용되었다고 가정하겠다.
다시 제1도를 참조하면, 페이저 수신기(20)은 스위치(22)와 이 스위치(22)에 접속된 밧데리(23)을 포함한다. 스위치가 폐쇄될 때, 이 스위치는 페이저 수신기(20)이 작동상태에 놓이게 한다. 작동상태 동안, 전압은 중단되지 않고서 디코더(25)와 이 디코더(25)에 접속된 완충증폭기(26)에 공급된다. 완충증폭기(26)은 스피커(27)을 구동시킨다. 무선 호출신호(제2도에 AA로 도시됨)는 전송국(21)로부터 안테나(29), 수신기(31), 및 파형정형기(32)를 통해 공지된 방법으로 수신 호출신호로서 디코더(25)에 공급된다. 여하튼, 수신호출신호는 무선 호출신호 AA와 유사한 포오맷을 갖고 있고, 무선 호출신호 AA에서와 동일한 참조번호로 수신 호출신호의 여러부분과 함께 표시된다.
수신기(31)과 파형정형기(32)는 디코더(25)에 의해 제어되는 전력절약 스위치(33)을 통해 밧데리(23)에 접속된다. 전력절약 스위치(33)는 프리앰블신호 PRE가 페이저 수신기(20)에 의해 수신되지 않는 동안 수신기(31)과 파형정형기에 (32)전압을 간헐적으로 전달하도록 동작할 수 있다. 다시말하면, 전력절약 스위치(33)은 프리앰블신호 PRE를 수신하지 않은 동안 디코더(25)의 제어상태하에 반복적으로 도전상태와 비도전상태로 놓이게 된다. 도전상태가 60㎳이고 비도전상태가 1005㎳라고 가정하겠다. 그러므로, 전력절약 스위치(33)은 디코더(25)와 상호동작하여 전력소모를 감소시키도록 작용한다.
제1도와 제2도 이외에 제3도를 참조하면, 도시한 디코더(25)는 독립모우드와 종속모우드로 선택적으로 동작할 수 있다. 상세하게 말하면, 디코더(25)는 독립모우드에서 상세하게 후술하는 바와 같은 제어기(35)로부터 비접속되고 종속모우드에서 제어기(35)에 접속된다. 디코더(25)는 제어기(35)가 특정한 메시지 신호를 검출하는 동안 특정한 메시지 신호 MS를 제외하고 프리앰블신호 PRE, 프레임동기신호 SY, 특정한 호출번호신호 NB, 및 종료신호 ED를 검출하도록 작용한다. 따라서, 디코더(25)를 제1디코더라고하고 제어기(35)를 제2디코더라고부를 수 있다. 제어기(35)의 비접속 및 접속의 경우에, 접속기(36)은 디코더(25)와 제어기(35) 사이에 놓이게 된다. 접속기(36)은 플럭-인(plug-in) 형태로 될 수 있다.
제3도에 도시한 바와 같이 제1디코더(25)는 프리앰블신호 PRE, 프레임동기신호 SY, 종료신호 ED, 및 특정한 호출번호신호 NB를 각각 검출하기 위해 프리앰블 신호검출회로(41), 동기신호 검출회로(42), 종료신호검출회로(43), 및 호출번호신호 검출회로(44)를 포함한다. 각각의 검출회로(41, 42, 43 및 44)는 제4도제5도, 제6도 및 제7도를 참조하여 후술하겠으나, 독립모우드와 종속모우드의 공동모우드에서 동작한다.
우선 공동모우드에 대한 설명을 한다. 펄스발생기(45)는 제1분주기(46)에 선정된 반복주파수, 예를들어 30㎑를 갖는 펄스열을 공급한다. 제1분주기(46)의 전력절약 스위치(33, 제1도)이 전술한 바와 같이 프리앰블 신호를 수신하지 않는 동안 도전상태나 비도전상태로 되게 하기 위해서 제1펄스열(제2도에 BB1, 으로 도시됨을 발생시킨다. 그러므로, 제1펄스열 BB1의 각각의 펄스는 60㎳의 제1기간 T1동안 존재하고 1005㎳의 제2기간 T2마다 나타난다. 제1분주기(46)은 또한 예를들어 600(비트/초)의 비트율로 제2펄스열 BB2를 발생시킨다. 제2펄스열 BB2는 파형정형기(32, 제1도로부터)수신호출신호 AA를 공급받는 클럭발생기(47)로 보내진다. 클럭발생기(47)은 비트동기를 설정하도록 동작할 수 있고, 제2펄스열 BB2과 동일한 비트율을 갖고 있고, 수신호출신호와 동기되어 있는 재생클럭 펄스열 RC를 발생시키도록 동작할 수 있다. 재생클럭펄스열 RC는 이 재생클럭펄스열 RC의 비트율의 절반인 비트율을 갖는 클럭펄스열 CK를 발생시키도록 제2분주기(48)로 전달된다. 상기 설명으로부터 용이하게 알 수 있는 바와 같이 제2분주기(48)은 인수 2를 갖는다. 클럭펄스열 CK는 인버터(51)을 통해 수신호출 신호가 공급되는 지연플립플롭(52)로 보내진다. 공지된 방법으로, 지연플립플롭(52)는 수신호출 신호 AA에 응답하여, 출력신호 TC1을 발생시키기 위해 클럭펄스열 CK와 동기로 셋트된다. 그러므로, 지연플립플롭(52)는 수신호출신호 AA에 대한 동기 회로로서 작용한다. 출력신호 TC1은 제1타이밍 호출신호라고 불리워질 수 있다.
제3도와 함께 제4도를 참조하면, 제1타이밍 호출신호 TC1은 클럭펄스열 CK와 기술될 방법으로 제공된 리셋트펄스 RE에 응답하는 프리앰블 신호검출회로(41)에 공급된다. 제4도에서, 프리앰블 신호검출회로(41)은 8비트의 제1병렬비트 신호들을 발생시키도록 타이밍 호출신호 TC1을 연속적으로 저장하기 위해 8단을 갖고 있는 전이 레지스터(54)를 포함한다. 4비트의 다른 비트 신호들은 AND게이트(55)에 직접 공급되고 나머지 비트신호들은 인버터(56)을 통해 AND게이트(55)에 공급된다. 이 구조에 있어서, 프리앰블신호 PRE의 8개의 연속비트가 "1010101"패턴과 일치할 때, 프리앰블 신호검출회로(41)은 프리앰블신호의 검출을 나타내는 프리앰블 검출신호 DT1을 발생시킨다.
프리앰블 신호 PRE의 검출은 전력절약 스위치(33)의 도전상태 동안 수행된다. 그러므로, 프리앰블 검출신호 DT1은 프리앰블신호 PRE가 부분적으로 프리앰블 신호검출회로(41)에 의해 검출될 때 AND게이트(55)를 통해 발생된다.
제3도에서, 프리앰블 검출신호 DT1은 처음에 인버터(59)를 통해 엔에이블된 AND게이트(58)에 공급되어 제2도에 CC로 도시한 바와 같은 프리앰블 출력신호를 발생시킨다. 프리앰블 출력신호 CC에 응답하여, 지연플립플롭(61)은 제2도에 DD로 묘사된 제1플립플롭 출력신호를 발생시키도록 셋트된다. 제1플립플롭 출력신호는 DD는 AND게이트(58)을 디스에이블시키도록 인버터(59)에 제공되고 OR게이트(62)로 보내진다.
제1펄스열 BB1이 공급되면, OR게이트(62)는 제어신호(제3도에 EE로 도시됨)를 전력절약 스위치(33, 제1도)에 전달한다. 제3도에 도시된 바와 같이, 제어신호 EE는 프리앰블 신호 PRE 검출 이전에는 제1펄스열 BB1에 의해 결정되고, 프리앰블 검출이후에는 제1플립플롭 출력신호 DD에 의해 결정된다.
지연플립플롭(61)은 제1타이머(65)에 제1플립플롭 출력신호 DD를 제공한다. 미리 리셋트된 제1타이머(65)는 제1플립플롭 출력신호 DD에 응답하여 활성화된 다음, 프리앰블신호 PRE 검출후에 프레임동기신호 SY가 검출될 수 있는 제1의 선정된 기간을 1.2초를 타이밍하기 위해 클럭펄스열 CK를 카운트한다. 제1의 선정된 기간이 제1타이머(65)에 의해 타이밍될 때, 제1타이머(65)는 AND게이트(66)을 통해 제1타이머신호 TM1을 OR게이트(67)에 공급한다.
제2도 및 제3도와 함께 제5도를 참조하면, 동기신호검출회로(42)는 프레임 동기신호 SY를 검출하고 이 프레임 동기신호 SY의 검출을 표시하는 동기검출신호 DT2를 발생시키기 위해 제1타이밍 호출신호 TC1을 공급받는다. 프레임 동기신호 SY는 도시된 호출신호내의 31비트로 구성된다. 제5도에 있어서, 동기신호 검출회로(42)는 각각의 단으로부터 31비트의 제2병렬비트신호를 발생시키도록 제1타이밍 호출신호을 TC1연속적으로 제장하기 위해 31단을 갖는 전이 레지스터(71)을 포함한다. 제2병렬 비트신호는 AND게이트(72)에 직접 적공되기도 하고, 동기 프레임신호 SY의 패턴에 의해 결정된 전이 레지스터(71)의 선정된 단에 접속된 다수의 인버터(73)을 통해 제공되기도 한다. 하여튼, 프레임 동기신호 SY가 전이 레지스터(71)에 저장될 때, 동기신호 검출회로(42)는 프레임 동기신호 SY의 검출을 표시하는 동기검출신호 DT2를 발생시킨다.
제3도에 있어서, 동기검출신호 DT2는 프리앰블 신호 PRE의 검출시에 제1플립플롭 출력신호 DD에 의해 엔에이블되는 AND게이트(76)으로 보내진다. AND게이트(76)은 제2도에 FF로 표시한 동기출력신호를 지연플립플롭(77)에 공급한다. 동기 출력신호 FF에 응답하여, 지연플립플롭(77)은 AND게이트(66)을 디스에이블시키도록 인버터(79)에 제2도에 GG로 표시한 제2플립플롭 출력신호를 전달한다. 따라서, 제1타이머 신호 TM1은 프레임 동기신호 DT2의 검출시에 AND게이트(66)에 의해서 억제된다. 지연플립플롭(77)은 제2타이머(80)에 제2플립플롭 출력신호 GG를 전달한다.
제2타이머(80)는 제2의 선정된 기간이 경과한 후에 제2타이머신호 TM2를 발생시키기 위해 제2의 선정된 기간을 타이밍 한다. 제2타이머 신호 TM2는 OR게이트(67)로 공급된다. 제2의 선정된 기간은 필요한 기간과 동일하고 특정한 호출번호신호 NB를 검출하기에 충분하다. 제2의 선정된 기간은 도시한 제2타이머(80)에서 12초로 가정된다.
제2타이머(80)은 제1타이머(65)에 의해 타이밍된 제1의 선정된 기간이 경과하기전에 프레임 동기신호 SY가 동기신호 검출회로(42)에 의해 검출될 때에만 활성화된다.
제3도와 함께 제6도를 참조하면, 종료신호 검출회로(43)은 선정된 31비트 패턴에 의해 지정된 종료신호 ED를 검출하기 위한 회로이다. 종료신호 검출신호(43)은 종료신호 ED중의 어느 하나라도 검출될 때 종료검출신호 DT3을 발생시킨다. 제6도에서, 종료신호검출회로(43)은 31비트의 제3병렬비트신호를 발생시키도록 클럭펄스열 CK와 동기로 제1타이밍 호출신호 TC1을 연속적으로 저장하기 위한 31단을 갖는 전이 레지스터(81)을 포함한다. 제3병렬 비트신호들은 직접적으로 AND게이트(31)에 전달되고, 그리고 전이 레지스터(81)과 AND게이트(82)사이에 선택적으로 배열된 다수의 인버터(83)을 통해서 전달되기도 한다. 인버터(83)의 배열은 각각의 종료신호 ED의 패턴에 의해 결정된다. 하여튼, AND게이트(82)는 AND게이트(82)의 모든 입력신호가 논리 "1"레벨일 때 종료검출신호 DT3을 발생시킨다.
제3도에 있어서, 종료검출신호 DT3은 지연플립플롭(77)에 접속된 AND게이트(86)에 공급된다. AND게이트(86)이 제2플립플롭 출력신호 GG에 의해 엔에이블 될 때, 종료 검출신호 DT3은 AND게이트(86)을 통해 OR게이트(67)에 종료출력신호 END로서 전달된다.
제1타이머신호 TM1, 제2타이머신호 TM2, 및 종료출력신호 END중의 하나가 전달되었을 때, OR게이트(67)은 리셋트신호 RE를 검출회로(41, 42 및 43), 지연플립플롭(61 및 77), 및 제1타이머(65)와 제2타이머(80)에 전달하여 이 회로들이 리셋트상태에 놓이게 한다.
제1타이머신호 TM1은 프레임 동기신호 SY의 검출 결과로 제2플립플롭 출력신호 GG가 지연플립플롭(77)에 의해 발생될 때 억제된다. 그러므로, 리셋트신호를 제1타이머(65)에 의해서 결정된 제1의 선정된 기간내에 동기신호 검출회로(42)에 의해 프레임 동기신호 SY가 검출될 때 발생되지 않는다. 다시말하면, 리셋트신호 RE는 프레임 동기신호 SY가 수신되지 않는 경우에 나타난다.
리셋트신호가 제2의 선정된 기간내에 나타나지 않으면 제2의 선정된 기간은 후술방법으로 제2타이머(80)에 의해 모니터된다. 제2의 선정된 기간내에 종료신호 검출신호(43)으로부터 종료검출신호 DT3이 발생될때 리셋트신호 RE는 상술한 소자에 전달된다. 다시 말해, 리셋트신호 RE의 발생은 제2타이머(80)이 제2타이머신호 TM2를 OR게이트(67)에 전달할 때까지 지연된다. 이 경우에, 리셋트신호 RE는 제2의 선정된 기간이 경과한 후에 나타난다.
하여튼, 제1플립플롭 출력신호 DD는 리셋트신호 RE가 OR게이트(67)로부터 발생될 때 논리 "0"레벨로 된다. 그결과로, OR게이트(62)는 제1펄스열 BB1을 제어신호 EE로서 전력절약 스위치(33, 제1도)에 전달한다. 다시 말하면, 제1플립플롭 출력신호 DD는 OR게이트(67)로부터 리셋트신호 RE가 발생되지 않는 한 제1펄스열 BB1에 관계없이 계속해서 제어신호 EE로서 전력절약 스위치(33)에 전달된다. 이것은 수신기(31)과 파형정형기(32)가 제1플립플롭 출력신호 DD가 논리 "1"레벨로 있는 동안 전력절약 스위치(33)에 의해 계속적으로 활성화 된다는 것을 의미한다.
제3도와 함께 제7도를 참조하면, 호출번호신호 검출회로(44)는 해당 페이지 수신기(20)에 미리 지정된 특정한 호출번호 신호 NB를 검출하도록 동작할 수 있다. 이러한 목적을 위해, 호출번호신호 검출회로(44)는 특정한 호출번호 신호를 저장하는 프로그램 가능한 해독 전용 메모리(90)(P-ROM, 제1도)와 기술될 방식으로 상호 동작한다. 도시된 예에서, 각각의 호출번호 신호는 31비트로 되어 있다. 특정한 호출번호 신호외에도, 프로그램 가능한 해독 전용 메모리(90)은 여러정보신호(INF)를 내장하는데, 이 신호 INF는 자동리셋팅 기능의 존재여부에 관한 정보와 수신호출신호 AA나 그와 유사한 신호의 포오맷에 관한 포오맷정보를 표시한다.
제1카운터(91, 제3도는 선정된 어드레스 비트로부터 특정한 호출번호 신호를 독출하도록 프로그램가능한 해독 전용 메모리(90)에 결합된다. 상세하게 말하면, 제1카운터(91)은 AND게이트(93)이 제2플립플롭 출력신호 GG에 의해 엔에이블되는 동안 클럭펄스 CK를 31까지 카운트하기 위해 AND게이트(93)을 통해 활성화 된다. 특정한 호출번호 신호는 프로그램 가능한 해독 전용 메모리(90)에 내재된 레지스터(도시되지 않았음)에 보존되도록 제카운터(91)이 활성화됨과 동시에 선정된 어드레스로부터 독출되고, 제1카운터(91)의 각각의 카운트에 응답해서 레지스터로부터 연속적으로 유도된다. 그러므로, 특정한 호출번호 신호의 각각의 비트는 클럭펄스열 CR와 동기로 프로그램가능한 해독 전용 메모리(90)으로부터 호출번호 신호
제7도에서, 호출번호 검출회로(44)는 제1타이밍 호출신호 TC1의 한비트가 기준신호 RF의 대응 비트와 일치할때마다, 논리 "1"레벨신호를 발생시키기 위해 제1타이밍 호출신호 TC1과 기준신호 RF에 응답하는 익스크루시브 NOR게이트(95)를 포함한다. 각각의 논리 "1"레벨신호는 클럭펄스열 CK와 동기로 국부 카운터(96)에 의해 카운트된다. 31개의 클럭펄스 CK에 타이밍관계로 기준신호 RF의 31비트가 나타날때까지 이와 유사한 동작이 계속해서 실시된다. 제1카운터(91)은 31클럭펄스에 응답하여 AND게이트(98)에 논리 "1"레벨을 공급한다. 31클럭펄스가 사라진 후에, 제1카운터(91)은 논리 "1"레벨을 유지하며, AND게이트(98)은 논리 "1"레벨을 독출(read out)요구신호 RD로서 호출번호 신호검출회로(44)에 전달하기 위해 31클럭펄스의 소실에 응답하여 인버터(99)를 통해 엔에이블된다.
독출 요구신호 RD에 응답하여, 국부카운터(96)은 카운트가 31에 도달했을 때는 논리 "1"레벨신호를 발생시키고 카운트가 31에 도달하지 않았을 때는 논리 "0"레벨신호를 발생시킨다. 논리 "1"레벨신호는 특정한 호출번호신호의 검출을 나타내는 호출번호 검출신호, 즉 제1검출신호 DET1으로서 AND게이트 (101, 제3도)에 제공된다. AND게이트(101)은 제2플립플롭 출력신호 GG에 의해 엔에이블될 때 제2도에 HH로 표시한 호출번호 출력신호로서 제1검출신호 DET1을 발생시킨다.
호출번호 출력신호 HH는 기술될 방법으로 독립 모우드에서 제1출력신호 OUT1를 발생시키고 종속 모우드에서 제2출력신호 OUT2를 발생시키도록 처리된다. 이러한 목적을 위해, 회로부분(105, 제3도)는 완충증폭기(26)을 통해 스피커(27, 제1도)에 관련하여 동작하게 되고 접속기(36)을 통해 제어기(35, 제1도)에 관련하여 동작하게 된다. 간단히 말하면, 제1출력신호 OUT1은 호출번호신호 검출회로(44)로부터 호출번호 검출신호 DET1이 발생될때, 즉시 독립모우드에서 완충증폭기(26)을 통해 스피커(27)에 공급된다. 제2출력신호 OUT2는 메시지 신호가 어기제(35)에 의해 검출된후에 스피커(27)에 공급된다. 그러므로 제2출력신호 OUT2는 호출번호신호 NB가 호출번호신호 검출회로(44)에 공급된후에 선정된 기간에 나타난다.
상세하게 말하면, 회로 부분(105)는 호출번호 출력신호 HH에 응답하는 제1지연플립플롭(106), 이 제1지연 플립플롭(106)에 접속된 제2지연 플립플롭(107), 및 AND게이트(101)과 제1지연플립플롭(106)에 접속된 제1 AND게이트(108)을 포함한다. 회로부분(105)는 또한 제1지연플립플롭(106)에 접속된 제2 AND게이트(109), 이 제2AND게이트(109)와 제2지연 플립플롭(107)에 접속된 제1 OR게이트(110) 및 이 제1OR게이트(110)과 제1분주기(46)에 접속된 제3 AND게이트(111)을 포함한다. 부수적으로, 제2 OR게이트(112)는 제1지연플립플롭(106)과 제2 지연플립플롭(107)을 리셋트하는데 사용하기 위해 리셋트 스위치(115, 제1도)와 접속기(36, 제1도)에 접속된다.
또한, 제1접속부는 제어기(35)가 접속기(36)에 접속될때, 특정한 메시지 신호의 검출을 나타내는 메시지 검출신호 DET2를 제2지연플립플롭(107)에 공급하기 위해서 제2지연플립플롭(107)과 접속기(36)사이에 배치된다. 메시지 검출신호는 제2검출호합라고 부를 수도 있다. 제2접속부는 제어기(35)가 접속기(36)과의 접속여부를 표시하는 상태 신호 STA를 제2 AND게이트(109)에 공급하기 위해 접속기(36)과 제2AND게이트(209)사이에 접속된다. 상태 신호 STA는 제어기(35)와 접속기(36)이 접속되어 있는 경우 논리 "1"레벨로 되고접 속되지않은 경우에는 논리 "0"레벨로 된다. 제3접속부는 제어기(35)로부터 디코더리셋트신호 DRS를 제1지연플립플롭(106)과 제2지연플립플롭(107)에 공급하기 위해 제2 OR게이트(112)와 접속기(36)사이에 접속된다. 제4접속부는 제1 AND게이트(108)과 접속기(36)사이에 접속된다.
제어기(35)과 접속기(36)에 결합되지 않는 독립 모우드에 있어서, 특정의 호출번호신호는 호출번호신호검출회로(44)에 의해 검출되고 제1검출신호 DET1는 호출번호출력신호 HH로서 제1 지연플립플롭(106)에 제공된다. 그 결과로, 제21지연플립플롭(106)은 제2도에 도시된 제3 플립플롭 출력신호 Ⅱ를 발생시킨다. 제3 플립플롭신호 Ⅱ는 제2지연플립플롭(107)과 제2 AND게이트(109)에 전달된다. 독립모우드에서 제어기(35)로부터 제2지연플립플롭(107)에 메시지 검출신호 DET2가 공급되지 않는 한, 제2지연플립플롭(107)은 리셋트상태로 유지된다. 한편, 독립모우드에서 논리 "1"레벨의 상태신호 STA를 공급받는 제2 AND게이트(109)는 제1 OR게이트(110)을 통해 제3 AND게이트(111)을 엔에이블시키도록 제3 플립플롭 출력신호 Ⅱ에 응답하여 개방된다. 제1 분주기(46)으로부터 음색신호(제2도에 TN으로 도시되었음)가 제3 AND게이트(111)에 인가되기 때문에, 제3 AND게이트(111)은 음색신호 TN을 제1출력신호 OUT1로서 스피커(27)에 전달한다. 그 결과로, 스피커(27)은 플립플롭 출력신호 Ⅱ가 존재하는 동안 호출음을 발생시킨다. 그러므로, 제1 출력신호 OUT1은 호출 지시신호로서 작용한다.
제1 검출신호 DET1을 호출번호출력신호 Ⅱ로서 발생시키기 위해 종속모우드에서 특정한 호출번호신호가 호출번호신호 검출회로(44)에 의해 검출된다고 가정한다. 제1지연플립플롭(106)은 제3 플립플롭 출력신호 Ⅱ를 제2 AND게이트(109)와 제2 지연플립플롭(107)에 전달하기 위해 제3 출력신호 HH에 응답하여 셋트된다. 이 경우에, 제1 AND게이트(108)은 제4 접속부와 접속기(36)을 통해 제어기(35)에 활성화 신호(제2도에 JJ로 도시되었음)을 공급한다. 제2도에 STA로 도시된 바와같이, 논리 "0" 레벨은 상태 신호 STA로서 제2 AND게이트 (109)에 전달된다. 그러므로 제2 AND게이트(109)는 디스에이블상태로 유지된다. 한편, 메시지 또는 제2 검출신호 DET2는 특정한 호출번호 검출후에 제어기(35)로부터 접속기(36)을 통해 제2지연 플립플롭(107)에 공급된다. 메지지 검출신호 DET2에 응답하여, 제2 지연플립플롭(107)은 제3플립플롭 출력신호 Ⅱ가 논리 "1"레벨로 되기 때문에 셋트상태로 되돌아간다. 이 상태하에서, 논리 "1"레벨은 제2지연플립플롭(107)로부터 메시지 검출신호 DET2와 동기로 제1 OR게이트(110)을 통해 제3 AND게이트(111)로 보낸다.
그러므로, 제2출력신호 OUT2는 제3 AND게이트(111)로부터 호출 표시 신호표시로서 스피커(27)에 공급하여 호출음을 발생시킨다. 상기 설명으로부터 알 수 있는 바와같이, 제2 출력신호 OUT2는 제1출력신호 OUT1에 관련해서 지연된다.
메시지 신호 MS가 제어기(35)에 의해서 정확하게 수신되지 않을때, 디코더 리셋트신호 DRS는 제어기(35)로부터 제2 OR게이트(112)를 통해 제1 지연플립플롭(106)과 제2 지연플립플롭(107)에 공급된다. 제2지연플립플롭(106)과 제2 지연플립플롭(107)은 제2 출력신호 OUT2의 발생을 정지시키기 위해 디코더 리셋트신호 DRS에 응답하여 리셋트된다. 그러므로, 스피커(27)는 메시지신호가 잘못수신되었을 때 호출음을 발생시키지 않는다.
제1도와 제8도를 참조하면, 종속모우드에서 디코더(25)와 상호동작하는 제어기(35)는 제1입력포오트(121), 제2입력포오트(122), 및 제3입력포오트(123)과 인터럽션 포오트(124)를 포함하는데, 이포오트들은 모두 모우드에서 접속기(36)에 접속된다.
제1입력포오트(121)은 클럭발생기(47, 제3도)로부터 접속기(36)을 통해 재생클럭펄스 RC를 공급받는다. 재생클럭펄스 RC는 상기에 언급한 바와같이 600(비트/초)의 비트율로 발생되고, 제2분주기(48)과 같은분주기를 통과하지 못한다.
잠시 제3도를 참조하면, 수신호출신호 AA는 인버터(127)을 통해 재생 클럭펄스 RC를 공급받은 지연플립플롭(126)에 제공된다. 결국, 지연플립플롭(126)은 재생 클럭펄스 RC와 동기로 제2의 타이밍 호출신호 TC2를 발생시킨다. 그러므로 제2의 타이밍 호출신호 TC2는 제1의 타이밍 호출신호 TC1의 비트율의 2배의 비트율로 발생된다. 이것은 메시지 신호 MS가 재생 클럭펄스 RC에 의해 결정된 비트율로 제어기(35)에서 처리된다는 것을 의미한다.
다시 제8도를 참조하면, 제2의 타이밍 호출신호 TC2는 제2 입력 포오트(122)에 제공된다. 인터럽션 포오트(124)는 특별한 호출번호신호 검출시에 활성화 신호 JJ를 공급받는 제1단자 t1과, 디코더(25)를 통해 리셋트스위치(115, 제1도)로 부터 수동 리셋터신호 MRS를 공급받는 제2단자 t2를 갖고 있다.
제3입력 포오트(123)은 디코더(25)를 통해 프로그램가능한 해독 전용 메모리(90)내에 저장되어 있는 각각의 정보신호 INF를 공급받는다. 제3도에 있어서, 각각의 정보신호 INF는 AND게이트(131)과 제2 카운터(132)를 사용함으로써 프로그램가능한 해독전용 메모리(90)으로부터 독출될 수 있다. 상세하게 말하면, AND게이트(131)은 선정된 기간에 엔에이블되고 클럭펄스 CK가 통과하도록 제1분주기에 결합된다. 제2카운터(132)는 프로그램 가능한 해독 전용 메모리(90)에 어드레스 신호로서 각각의 카운트를 공급하도록 선정된 기간에 클럭펄스 CK를 전체 카운트 3까지 카운트한다. 그러므로, 도시된 제2카운터(132)는 8종류의 정보신호 INF을 표시할 수 있다.
제8도에서, 제어기(35)는 상태 신호 STA를 제2 AND게이트 (109, 제3도)로 전송하기 위한 제1출력포오트(136), 제2 OR게이트(112)를 통해 제1지연 플립플롭(106)과 제2지연 플립플롭(107)에 디코더 리셋트신호 DRS를 전달하기 위한 제2 출력포오트(137), 및 제2지연플립플롭(107)에 메시지 검출신호 DET2를 공급하기 위한 제3 출력포오트(133)을 포함한다.
제1 내지 제3 입력포오트(121내지 123)은 제1 내지 제3 출력포오트(136내지 138)과 인터럽션 포오트(124)와 함께 데이타버스(140)에 결합된다.
제어기(35)는 다수의 어드레스를 갖고 있고 이 제어기(35)에서 실행될 일련의 명령을 저장하고 있는 해독 전용 메모리(141), 각각의 어드레스를 나타내기 위해 데이타 버스(140)과 해독 전용 메모리(141)에 결합된 프로그램 카우터(142), 및 제어기(35)내에 포함된 여러소자에 일련의 제어신호(도시되지 않았음)를 전달하도록 해독 전용 메모리(141)에서 독출된 각각의 명령을 해독하기 위한 명령 디코더(143)을 포함한다. 대수논리 연산장치(144)는 누산기(145) 및 등속 호출 메모리(146)과 함께 데이타 버스(140)에 결합된다. 대수논리 연산장치(44)는 등속호출 메모리(146)내에 계산 결과를 저장하기 위해 제어 신호의 제어 상태하에 계산을 실행한다. 누산기(145)는 등속호출 메모리(146)과 각각의 포오트(121내지 124) 및 136내지 138)사이로 데이타를 전송하는데 사용된다. 명령 디코더(143), 대수논리 연산장치(144) 및 누산기(145)의 결합물을 중앙처리기라고 부를 수 있다. 제어기(35)는 또한 제어기(35)를 동작시키는데 사용되는 클럭펄스열과 명령 사이클을 결정하는 시스템클럭을 발생시키기 위한 클럭발생기(148)를 포함한다. 상술된 모든 소자들은 공지된 방법으로 동작할 수 있다. 그러므로 각각의 소자에 대해 더 이상언 급하지 않겠다.
제어기(35)는 특정한 호출번호신호가 호출번호신호 검출회로(44)에 위해 검출될때 디코더(25)로부터 인터럽션 포오트(124)로 공급되는 활성화 신호 JJ(제2도)에 응답하여 활성화된다. 그후에는, 제2의 타이밍 호출신호 TC2가 제1입력포오트(121)에 의해 수신된 재생클럭펄스 RC와 동기로 지연플립플롭(126)으로부터 제2입력포오트(122)로 공급된다. 이 경우에, 제2의 타이밍 호출신호 TC2는 제2도에 AA로 도시된 바와 같은 특정한 메시지 신호 MS를 포함한다. 메시지 신호 MS의 각각의 31비트 그룹은 해독 전용 메모리(141)에 저장된 각각의 명령의 제어상태하에 처리되도록 대수 논리연산장치(144)로 보내진다. 31비트중 21비트는 BCH코드(31, 21)이 페이저 시스템에 사용되기 때문에 등속 호출 메모리(146)내에 정보 비트로서 기억된다. 나머지 비트들은 본 분야에 공지된 바와 같이 검사비트로서 작용한다. 그러므로, 모든 정보 비트 들은 에러가 공지된 방법으로 검사비트를 참조하여 각각의 31비트 유니트에서 검사된 후에 등속 호출메모리(146)에 연속적으로 저장된다.
에러의 수가 선정된 수보다 많으면, 메시지 신호를 수신하지 않은 것으로 판단을 한다. 이예에서, 선정된 수는 2이다. 결과적으로, 디코더 리셋트 신호 DRS가 제2출력포오트(137)로 부터 제2 OR게이트(112)를 통해 제1 지연플립플롭(106)과 제2 지연플립플롭(107)로 보내진다. 제1 출력신호 OUT1와 제2출력신호 OUT2가 제3 AND게이트(111)로부터 스피터(27)로 공급되지 않기 때문에 스피커(27)은 호출음을 발생시키지 않는다.
한편, 정보비트들이 모두 정환히 수신되면, 메시지 검출신호 DET2가 제3출력포오트(138)로부터 제2 지연플립플롭(107)로 공급된다. 제2 지연플립플롭(107)은 제3 AND게이트(117)이 제2출력신호 OUT2를 호출표시 신호로 발생시키도록 셋트된다. 그러므로 스피커(27)은 특정한 메시지 신호 MS를 수신한 것을 프로세서에 알리기 위해 호출표시 신호에 응답하여 호출음을 발생시킨다.
이러한 호출음은 제1도에 도시된 리셋트 스위치(115)를 폐쇄시킴으로서 중지될 수 있다. 이것은 매뉴얼 리셋트신호 MRS가 리셋트 스위치(115)로부터 인터럽션 포오트(124, 제8도)의 제2단자 t2와, 제2출력포오트(137, 제8도)와, 제2 OR게이트(112, 제3도)를 통해 제1 지연플립플롭(106)과 제2지연플립플롭(107)에 디코 더리셋트신호 DRS로서 전송되기 때문이다. 이 경우에, 등속 호츨 메모리(146)은 이 메모리(146)으로부터 정보비트를 독출하기 위해 억세스된다. 정보비트는 직렬 인터페이스(151)로부터 표시장치(150)로 전송된다.
제1도에 도시한 바와같이, 제어기(35)는 제9도를 참조해서 자세하게 후술되는 표시장치(15)과 상호 동작한다. 이런 목적을 위해, 제어기(135)는 직렬 인터페이스(151)과 표시장치(150)에 접속된 입력/출력 포오트(152)를 포함한다. 정보비트들은 표시장치(150)이 각각의 명령에 따라 동작상태에 놓이게 하기 위해 각각의 명령이 입력/출력 포오트(152)를 통해 발생되는 동안 등속 호출메모리(146)으로 부터 직렬 인터페이스(151)을 통해 표시장치(150)으로 계속적으로 전송된다.
제9도를 참도하면, 표시장치(150)은 정보비트와 1대 1 대응하게 표시를 제공하기 위한 액정표시부(154)와, 정보비트와 명령을 각각 수신하기 위해 직렬 인터페이스(151) 및 입력/출력포오트(152)에 접속된 인터페이스(156)을 포함한다. 액정표시부(154)는 5×7도트 매트릭스 액정 표시부로될 수 있다. 인터페이스(156)을 통해 각각의 명령을 공급하면, 명령 디코더(157)은 각각의 명령에 의해 결정된 표시제어신호 DC를 발생시킨다. 정보비트는 인터페이스(256)을 통해\서 캐렉터발생기(148)로 보내져 액정표시부(154)에 표시될 수 있는 각각의 표시 데이타신호로 변환될 수 있다.
표시장치(150)은 각각의 어드레스내에 각각의 표시데이타 신호를 저장하기 위한 다수의 어드레스를 갖고 있는 데이타 메모리(160)을 포함한다. 데이타 포인터(161)은 표시제어 신호 DC에 응답하여 각각의 어드레스를 지정하도록 데이타 메모리(160)에 결합된다. 각각의 표시데이타신호는 데이타 포인터(161)에 의해 표시된 각각의 어드레스내의 데이타 메모리(160)에 저장되고, 데이타 포인터(151)의 표시에 따라 각각의 어드레스로부터 독출된다.
도시한 예에 있어서, 클럭펄스 CKC는 제8도에 도시한 클럭발생기(148)로부터 타이밍 제어기(162)로 보내진다. 클럭펄스 CKC에 응답하여, 타이밍 제어기(162)는 액정표시부(154)의 각 행(row)을 구동시키기 위해서 행 구동기(166)에 구동신호를 전송한다. 이와 동시에 각각의 표시 데이타 신호가 액정표시부(154)의 각각의 열(column)을 구동시키기 위해 구동신호와 동기로 데이타 메모리(160)으로부터 열구동기(167)로 보내진다. 그러므로 액정표시부(154)는 각각의 표시 데이타 신호에 대응하는 가시표시를 제공하기 위해 행 및 열구동기(166 및 167)에 의해 구동된다. 이러한 가시표시는 다른 가시표시로 변화되거나, 리셋트스위치(115)를 폐쇄시킴으로써 호출음이 정지된 후에 리셋트 스위치(115)가 폐쇄될 때 또는 표시가 8초동안 지속될 때 소거될 수 있다.
도시한 표시장치(150)에 있어서, 밧데리(168)은 전압제어기(169)에 접속된다. 전압제어기(169)는 전압을 시분할 형태로 밧데리(168)로부터 행 및 열 구동기(166 및 167)에 공급하기 위한 것이다.
지금까지 본 발명에 대한 양호한 실시예를 참조하여 기술하였으나, 본 분야에 숙련된 기술자들은 본 발명을 여러방법으로 실행할 수 있다. 예를들어, 여러 종류의 회로들이 제3도에 도시한 회로부분(105)용으로 대체될 수 있다.

Claims (4)

  1. 페이저 수신기가 호출되는 것을 나타내는 호출표시 신호를 발생시키기 위해 미리 지정된 호출번호 신호에 응답하는 페이저 수신기에 있어서, 독립 및 종속 모우드에서 호출번호신호에 즉시 응답하는 호출표시 신호로서 발생되는 제1출력신호와 호출번호 신호를 공급 받은 후 선정된 기간에 발생되고 호출표시 신호로서 작용하는 제2출력신호를 발생시키기 위해 독립 및 종속 동작 모우드에서 선택적으로 동작할 수 있고 호출번호 신호에 응답하는 제1장치(25, 26, 27), 및 이 제1장치를 선택적으로 독립 및 종속 모우드에 놓기 위해 제1장치에 접속된 접속장치(36)을 포함하는 것을 특징으로 하는 페이저 수신기.
  2. 제1항에 있어서, 제1장치가 호출번호신호 검출을 표시하는 제1검출신호를 발생시키기 위해 호출번호 신호를 검출하기 위한 검출장치(25), 및 호출표시 신호로서 제1출력신호와 제2출력신호를 선택적으로 발생시키기 위해 제1검출신호에 응답하는 신호 발생장치(26, 27)로 구성되는 것을 특징으로 하는 페이저 수신기.
  3. 제2항에 있어서, 호출번호 신호가 선택적으로 메시지 신호를 수반하고, 페이저 수신기가 제2장치가 접속장치에 접속될 때 독립모우드에서 메시지 신호 검출을 나타내는 제2검출신호를 발생시키도록 메시지 신호를 검출하기 위해 접속장치에 선택적으로 부착될 수 있는 제2장치(35)를 포함하고, 접속장치가 제2장치를 수용하기 위한 접속기(36), 제2장치가 접속기에 의해 수용될 때 신호발생 장치에 제2검출신호를 공급하기 위해 신호발생 장치와 접속기 사이에 접속된 제1배선(제3도의 107과 36사이), 및 제2장치가 접속기에 접속될 때 접속기와 제2장치의 접속상태를 나타내는 접속신호를 공급하기 위해 신호발생 장치와 접속기 사이에 접속된 제2배선(109와 36사이)로 구성된 것을 특징으로 하는 페이저 수신기.
  4. 제3항에 있어서, 신호발생 장치가 제1출력신호를 호출표시신호로서 발생시키기 위해 독립모우드에서 제1검출신호에 응답하고, 제1검출신호가 발생된 후 제2검출신호가 제2장치로부터 공급될 때 제2출력신호를 호출표시 신호로서 발생시키기 위해 종속모우드에서 제1검출신호와 제2검출신호 및 접속신호에 응답하는 전기 회로(105)로 구성된 것을 특징으로 하는 페이저 수신기.
KR1019830002411A 1982-05-31 1983-05-31 페이저 수신기 KR860001789B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1982080395U JPS58184941U (ja) 1982-05-31 1982-05-31 無線個別選択呼出受信機
JP80395 1982-05-31

Publications (2)

Publication Number Publication Date
KR840004994A KR840004994A (ko) 1984-10-31
KR860001789B1 true KR860001789B1 (ko) 1986-10-22

Family

ID=13717096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830002411A KR860001789B1 (ko) 1982-05-31 1983-05-31 페이저 수신기

Country Status (7)

Country Link
US (1) US4613859A (ko)
JP (1) JPS58184941U (ko)
KR (1) KR860001789B1 (ko)
AU (1) AU552234B2 (ko)
CA (1) CA1211160A (ko)
GB (1) GB2121575B (ko)
SE (1) SE457999B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60116239A (ja) * 1983-11-28 1985-06-22 Nec Corp 無線通信装置
JPH0740754B2 (ja) * 1986-03-04 1995-05-01 日本電気株式会社 選択呼出受信機
JPH0763193B2 (ja) * 1986-05-30 1995-07-05 日本電気株式会社 個別選択呼出受信機
US5287099A (en) * 1986-09-16 1994-02-15 Nec Corporation Multi-alert radio paging system
WO1992008221A1 (en) * 1990-11-05 1992-05-14 Motorola, Inc. Selective call receiver having a received message indicator
US5448759A (en) * 1993-08-20 1995-09-05 Motorola, Inc. Method for efficient bandwidth utilization when transceiving varying bandwidth messages
US5612789A (en) * 1993-09-03 1997-03-18 Sony Corporation Video signal recorder and video apparatus with internal clock index signal
US7546141B2 (en) * 2000-05-23 2009-06-09 Robert Leon Hybrid communication system and method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5654133A (en) * 1979-10-09 1981-05-14 Nec Corp Selective callout receiver
US4417246A (en) * 1979-11-19 1983-11-22 General Electric Company Paging receiver having a serial code plug
US4419668A (en) * 1981-09-25 1983-12-06 Motorola, Inc. Combined tone only and tone voice multiple alert pager

Also Published As

Publication number Publication date
AU1506983A (en) 1983-12-08
GB8313954D0 (en) 1983-06-29
AU552234B2 (en) 1986-05-22
SE8303049D0 (sv) 1983-05-30
KR840004994A (ko) 1984-10-31
JPH0115246Y2 (ko) 1989-05-08
JPS58184941U (ja) 1983-12-08
SE457999B (sv) 1989-02-13
US4613859A (en) 1986-09-23
CA1211160A (en) 1986-09-09
GB2121575A (en) 1983-12-21
GB2121575B (en) 1985-10-02
SE8303049L (sv) 1983-12-01

Similar Documents

Publication Publication Date Title
US5230084A (en) Selective call receiver having extended battery saving capability
US6069929A (en) Wireless communication system compulsively turning remote terminals into inactive state
US4479125A (en) Radio paging receiver capable of muting battery saving function
JPH0119660B2 (ko)
JP3101527B2 (ja) 移動メッセージ受信機に送られた符号化送信を解析する復号器および復号方法
WO1994003881A1 (en) Fire detection system
JPH11341538A (ja) 無線通信装置
JPH0158903B2 (ko)
JP3056084B2 (ja) 無線選択呼出受信機
KR860001789B1 (ko) 페이저 수신기
EP0136677B1 (en) Multifunctional pager receiver capable of reducing the number of manual switches
KR860001438B1 (ko) 페이저 수신기
US5760699A (en) Method and apparatus for receiving selected paging signal
JP2566106B2 (ja) 切り替え可能なハードウエア装置とその切り替え方法
JPH0137054B2 (ko)
SU488203A1 (ru) Система дл группового управлени выносными пультами
JPS59149435A (ja) 選択呼出受信機
SU649159A1 (ru) Стартстопно-синхронна система передачи дискретных сигналов
JP2003110481A (ja) 受信装置
JP3430589B2 (ja) 通信方法及び通信装置
JPS61264498A (ja) ガスボンベ室の集中監視方法
JPH0226137A (ja) 無線呼出受信機
JPH05300120A (ja) ディジタル通信システムにおける装置間接続の確認方法
JPS59148452A (ja) 遠隔監視システム
JPH0537446A (ja) 選択呼出通信システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000926

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee