KR850003067A - 유전체분리 콤프리멘타리 ic의 제조방법 - Google Patents
유전체분리 콤프리멘타리 ic의 제조방법 Download PDFInfo
- Publication number
- KR850003067A KR850003067A KR1019840006235A KR840006235A KR850003067A KR 850003067 A KR850003067 A KR 850003067A KR 1019840006235 A KR1019840006235 A KR 1019840006235A KR 840006235 A KR840006235 A KR 840006235A KR 850003067 A KR850003067 A KR 850003067A
- Authority
- KR
- South Korea
- Prior art keywords
- separator
- mask layer
- region
- substrate
- layer pattern
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims 7
- 238000000926 separation method Methods 0.000 title claims 4
- 230000000295 complement effect Effects 0.000 title 1
- 239000000758 substrate Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 238000003384 imaging method Methods 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims 7
- 239000004065 semiconductor Substances 0.000 claims 6
- 238000005530 etching Methods 0.000 claims 4
- 239000000463 material Substances 0.000 claims 2
- 230000002093 peripheral effect Effects 0.000 claims 2
- 238000005498 polishing Methods 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- 229910052785 arsenic Inorganic materials 0.000 claims 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/038—Diffusions-staged
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/973—Substrate orientation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 예시적인 유전체 분리 콤프리멘타리 IC 의 구조를 도시하는 도면. 제2도는 p형 도상(島狀)영역이 p형 기판위에 제되는 고정을 도시하는 도면. 제3도는 도상 영역의 표면이 도우프되고 이산화 실리콘막으로 코딩되는 과정을 도시하는 도면. 제4도는 n형층이 기판의 표면상에서 성장하는 과정을 도시하는 도면. 제5도는 다른 n형 도상 영역이 제조되고 그 표면이 도우프되는 과정을 도시하는 도면.
Claims (10)
- a) 제1도의 도전형 기판에 제2의 도전형 웰을 제공하고, b) 제1 및 제2의 도전형 분리영역이 각기 제조되는 상기 기관의 표면의 일부분에 제1의 도전형의 제1의 고농도 도우프 영역과 제2의 도전형의 제2의 고농도 도우프 영역을 제공하며, c) 상기 제1의 고농도 도우프 영역을 제1의 고농도도우프 영역보다 크게 패턴닝된 제1의 분리막으로 피복시키고, d) 상기 제1 및 제2의 고농도 도우프 영역을 각각의 고농도 도우프 영역의 패턴과 같게 피복되게 패턴닝된 제2의 분리막으로 피복시키며, e) 상기 제1 및 제2의 분리막으로부터 노출되는 기판의 표면을 에칭시키고 분리막 아래의 기판 표면으로부터 돌출하는 도상영역을 제조하며, f) 제1 및 제2의 분리막을 마스크로 사용하며 기관의 표면을 제2의 도전형 불순물로 도우프시키고, g) 제2의 분리막으로부터 노출되는 제1의 분리막의 일부분을 에칭 제거하며, h) 상기 공정으로 제1의 분리막의 제거된 부분으로부터 노출되는 기판의 부분을 에칭제거하고, i) 제2의 분리막을 마스크로 사용하여 기판의 표면을 제1의 도전성 불순물로 도우프시키며, j) 제1 및 제2의 분리막을 제거시키고, k) 기관의 표면위에 제3의 분리막을 형성하며, l) 기판의 표면위에 다결성 실리콘층을 성장시키고, m) 그 배면으로부터 기판을 제거하여 다결성 실리콘층에 도상영역을 남기는 공정으로 구성된 유전체분리 콤프리멘타리 IC의 제조방법.
- 제1항에 있어서, 상기 기관의 재료가 실리콘이고, 상기 제1 및 제2의 도전형이 각기 n형 및 p형 도전체이거나 그 반대인 유전체 분리 콤프리멘타리 IC의 제조방법.
- 제1항에 있어서, 제1의 분리막이 이산화 실리콘막이고, 제2의 분리막이 질화실리콘막인 유전체분리 프리멘타리 IC의 제조방법.
- 제1항에 있어서, 공정 e 및 h가 수산화칼륨 용액을 식각제로 사용하는 이방성 애칭공정을 지니는 유전체 분리 콤프리멘타리 IC의 제조방법.
- 제1항에 이어서, 공정 f 및 i 에서 사용되는 불순물이 각기 붕소와 비소인 유전체 분리 콤프리멘타리 IC의 제조방법.
- 제1항에 있어서, 공정 f 및 i가 이온 주입공정을 지니는 유전체분리 콤프리멘타리 IC의 제조방법.
- 제1항에 있어서, 공정 k가 산화열처리 공정을 지니고, 공정 k에 의해서 형성된 제3의 분리막이 이산화실리콘막인 유전체분리 콤프리멘타리 IC의 제조방법.
- 제1항에 있어서, 공정 m이 기관을 연마, 정마 및 에칭시키는 공정을 지니는 유전체 분리 콤프리멘타리 IC의 제조방법.
- 제1항에 있어서, 각각의 상기 제1의 분리막이 약 5㎛넓이로 상기 제1의 고농도 도우프 영역의 둘레로 확장되는 유전체 분리 콤프리멘타리 IC의 제조방법.
- a') 반도체 기판을 준비하고, b') 반도체 기판의 표면의 분리영역위에 제1 및 제2의 마스크층 패턴을 형성시키며, c') 적어도 상기 제2의 마스크층 패턴의 주위영역을 피복하는 제3의 마스크층 패턴을 형성하고, d') 상기 제1의 마스크층 패턴에 의해서 제공되는 제1의 도상영역을 형성하고 제2의 마스크층 패턴의 주위영역이 제3의 마스크층 패턴으로 피복되게 반도체 기판을 제1의 마스크층 패턴을 사용하여 에칭시키켜, e') 상기 제1의 도상영역의 측벽에 제1의 도전형의 불순물 영역을 형성하도록 상기 제1의 마스크층패턴을 사용하여 상기 반도체 기판속으로 불순물을 선택적으로 주입시키고, f') 상기 제3의 마스크층패턴을 제거시키며, g') 상기 제3의 마스크층 패턴을 제거시킨후 제2의 도상영역을 형성하도록 상기 제2의 마스크층패턴을 사용하여 상기 반도체 기판을 에칭시키고, h') 상기 제2의 도상영역의 측벽속에 상기 제1의 도전형에 마주보는 제2의 도전형의 불순물 영역을 형성하도록 상기 제2의 마스크층 패턴을 사용하여 상기 반도체 기판속으로 불순물을 선택적으로 주입시키며, i') 상기 제1 및 제2의 도상영역을 지니는 반도체 기판위에 소자분리층을 형성하고, j') 상기 제1 및 제2의 도상영역속에 반도체 소자를 각기 형성하는 공정을 지니는 유전체분리 IC의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58-191181 | 1983-10-12 | ||
JP58191181A JPS6081839A (ja) | 1983-10-12 | 1983-10-12 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR850003067A true KR850003067A (ko) | 1985-05-28 |
KR890003382B1 KR890003382B1 (ko) | 1989-09-19 |
Family
ID=16270245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019840006235A KR890003382B1 (ko) | 1983-10-12 | 1984-10-06 | 유전체 분리 콤프리멘타리 ic의 제조방법 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4624047A (ko) |
EP (1) | EP0139587B1 (ko) |
JP (1) | JPS6081839A (ko) |
KR (1) | KR890003382B1 (ko) |
CA (1) | CA1219379A (ko) |
DE (1) | DE3483809D1 (ko) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4807012A (en) * | 1985-09-18 | 1989-02-21 | Harris Corporation | IC which eliminates support bias influence on dielectrically isolated components |
US4923820A (en) * | 1985-09-18 | 1990-05-08 | Harris Corporation | IC which eliminates support bias influence on dielectrically isolated components |
US4870029A (en) * | 1987-10-09 | 1989-09-26 | American Telephone And Telegraph Company, At&T-Technologies, Inc. | Method of forming complementary device structures in partially processed dielectrically isolated wafers |
US4794092A (en) * | 1987-11-18 | 1988-12-27 | Grumman Aerospace Corporation | Single wafer moated process |
JPH01179342A (ja) * | 1988-01-05 | 1989-07-17 | Toshiba Corp | 複合半導体結晶体 |
US4820653A (en) * | 1988-02-12 | 1989-04-11 | American Telephone And Telegraph Company | Technique for fabricating complementary dielectrically isolated wafer |
JPH02208952A (ja) * | 1989-02-08 | 1990-08-20 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US5272095A (en) * | 1992-03-18 | 1993-12-21 | Research Triangle Institute | Method of manufacturing heterojunction transistors with self-aligned metal contacts |
US5318916A (en) * | 1992-07-31 | 1994-06-07 | Research Triangle Institute | Symmetric self-aligned processing |
US5436173A (en) * | 1993-01-04 | 1995-07-25 | Texas Instruments Incorporated | Method for forming a semiconductor on insulator device |
US5914517A (en) * | 1996-07-16 | 1999-06-22 | Nippon Steel Corporation | Trench-isolation type semiconductor device |
US6040597A (en) * | 1998-02-13 | 2000-03-21 | Advanced Micro Devices, Inc. | Isolation boundaries in flash memory cores |
TW512526B (en) * | 2000-09-07 | 2002-12-01 | Sanyo Electric Co | Semiconductor integrated circuit device and manufacturing method thereof |
JP2002083876A (ja) * | 2000-09-07 | 2002-03-22 | Sanyo Electric Co Ltd | 半導体集積回路装置の製造方法 |
KR20070069951A (ko) * | 2005-12-28 | 2007-07-03 | 동부일렉트로닉스 주식회사 | 고전압용 바이씨모스소자의 제조방법 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3412295A (en) * | 1965-10-19 | 1968-11-19 | Sprague Electric Co | Monolithic structure with three-region complementary transistors |
US3412296A (en) * | 1965-10-19 | 1968-11-19 | Sprague Electric Co | Monolithic structure with threeregion or field effect complementary transistors |
US3509433A (en) * | 1967-05-01 | 1970-04-28 | Fairchild Camera Instr Co | Contacts for buried layer in a dielectrically isolated semiconductor pocket |
US3818583A (en) * | 1970-07-08 | 1974-06-25 | Signetics Corp | Method for fabricating semiconductor structure having complementary devices |
US3755012A (en) * | 1971-03-19 | 1973-08-28 | Motorola Inc | Controlled anisotropic etching process for fabricating dielectrically isolated field effect transistor |
US3798753A (en) * | 1971-11-12 | 1974-03-26 | Signetics Corp | Method for making bulk resistor and integrated circuit using the same |
JPS5120267B2 (ko) * | 1972-05-13 | 1976-06-23 | ||
US3876480A (en) * | 1972-08-28 | 1975-04-08 | Motorola Inc | Method of manufacturing high speed, isolated integrated circuit |
US3954522A (en) * | 1973-06-28 | 1976-05-04 | Motorola, Inc. | Integrated circuit process |
GB2060252B (en) * | 1979-09-17 | 1984-02-22 | Nippon Telegraph & Telephone | Mutually isolated complementary semiconductor elements |
US4255209A (en) * | 1979-12-21 | 1981-03-10 | Harris Corporation | Process of fabricating an improved I2 L integrated circuit utilizing diffusion and epitaxial deposition |
US4290831A (en) * | 1980-04-18 | 1981-09-22 | Harris Corporation | Method of fabricating surface contacts for buried layer into dielectric isolated islands |
US4408386A (en) * | 1980-12-12 | 1983-10-11 | Oki Electric Industry Co., Ltd. | Method of manufacturing semiconductor integrated circuit devices |
US4481707A (en) * | 1983-02-24 | 1984-11-13 | The United States Of America As Represented By The Secretary Of The Air Force | Method for the fabrication of dielectric isolated junction field effect transistor and PNP transistor |
JPS6074635A (ja) * | 1983-09-30 | 1985-04-26 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1983
- 1983-10-12 JP JP58191181A patent/JPS6081839A/ja active Granted
-
1984
- 1984-10-06 KR KR1019840006235A patent/KR890003382B1/ko not_active IP Right Cessation
- 1984-10-11 US US06/659,962 patent/US4624047A/en not_active Expired - Fee Related
- 1984-10-11 DE DE8484402044T patent/DE3483809D1/de not_active Expired - Fee Related
- 1984-10-11 EP EP84402044A patent/EP0139587B1/en not_active Expired - Lifetime
- 1984-10-11 CA CA000465141A patent/CA1219379A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS6362897B2 (ko) | 1988-12-05 |
EP0139587B1 (en) | 1991-01-02 |
US4624047A (en) | 1986-11-25 |
CA1219379A (en) | 1987-03-17 |
JPS6081839A (ja) | 1985-05-09 |
DE3483809D1 (de) | 1991-02-07 |
EP0139587A3 (en) | 1987-11-25 |
KR890003382B1 (ko) | 1989-09-19 |
EP0139587A2 (en) | 1985-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100188096B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US4072545A (en) | Raised source and drain igfet device fabrication | |
EP0256315B1 (de) | Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung | |
KR840005925A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
KR850003067A (ko) | 유전체분리 콤프리멘타리 ic의 제조방법 | |
JPH0644603B2 (ja) | 半導体装置とその製法 | |
KR880011930A (ko) | 반도체장치의 제조방법 | |
US5034789A (en) | Dielectric isolation for SOI island side wall for reducing leakage current | |
JPH03129818A (ja) | 半導体装置の製造方法 | |
KR100252559B1 (ko) | 반도체장치 및 그제조방법 | |
US5053353A (en) | Fabricating dielectric isolation of SOI island side wall for reducing leakage current | |
KR0158623B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JPS6244862B2 (ko) | ||
KR0132505B1 (ko) | 반도체 소자 제조방법 | |
KR950009922A (ko) | 반도체소자의 콘택구조 및 그 제조방법 | |
JP2526556B2 (ja) | ショットキバリヤダイオ−ドの製造方法 | |
KR0135068B1 (ko) | 반도체 소자간의 다중 활성영역 형성방법 | |
JP2809728B2 (ja) | 半導体装置 | |
JP2723539B2 (ja) | マスタースライス型半導体装置 | |
JPS62120040A (ja) | 半導体装置の製造方法 | |
KR940001286B1 (ko) | 반도체 장치의 고부하 저항기 및 그 제조방법 | |
KR100460802B1 (ko) | 바디-에펙트가개선된씨모스소자및그제조방법 | |
KR100210855B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
KR970052103A (ko) | 반도체 소자의 웰 형성 방법 | |
KR19990004114A (ko) | 에피층을 이용한 반도체 장치의 소자분리막 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19970822 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |