KR850002635A - 반도체 메모리 - Google Patents

반도체 메모리 Download PDF

Info

Publication number
KR850002635A
KR850002635A KR1019840005421A KR840005421A KR850002635A KR 850002635 A KR850002635 A KR 850002635A KR 1019840005421 A KR1019840005421 A KR 1019840005421A KR 840005421 A KR840005421 A KR 840005421A KR 850002635 A KR850002635 A KR 850002635A
Authority
KR
South Korea
Prior art keywords
semiconductor memory
lines
data lines
line
word
Prior art date
Application number
KR1019840005421A
Other languages
English (en)
Inventor
기요오 이도우 (외 1)
Original Assignee
미쓰다 가쓰시게
가부시기 가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰다 가쓰시게, 가부시기 가이샤 히다찌 세이사꾸쇼 filed Critical 미쓰다 가쓰시게
Publication of KR850002635A publication Critical patent/KR850002635A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

반도체 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도 내지 제5도는 각각 본 발명의 다른 실시예의 구성도.

Claims (23)

  1. 다수개의 데이터선과 해당 다수개의 데이터선에 교차해서 배치된 다수개의 워드선과, 해당 다수개의 데이터선과 해당 다수개의 워드선과의 교점에 각각 마련되 다수개의 메모리셀과, 해당 다수개의 워드선중에서 적어도 1개를 선택하는 로우데코우더와, 해당 다수개의 데이터선중에서 1개를 입출력선에 접속하기 위한 신호를 발생하는 컬럼 데코우더와 해당 다수개의 데이터선 및 해당 다수개의 워드선을 구성하는 도선층과는 상이한 도전층으로 형성하고, 다수개의 데이선과 교차해서 배치되는 다수개의 배선과를 가진 반도체 메모리.
  2. 특허청구의 범위 제1항에 있어서, 해당 다수개의 배선은 전원선을 포함하는 반도체 메모리.
  3. 특허청구의 범위 제1항에 있어서, 해당 다수개의 배선은 반도체 메모리의 동작타이밍을 제어하는 신호의 신호선을 포함하는 반도체 메모리.
  4. 특허청구의 범위 제1항에 있어서, 해당 로우데코우더는 해당 다수개의 워드선의 길이방향에 대해서 직교해서 마련되고, 해당 컬럼데코우더는 해당 다수개의 데이터선의 길이방향에 대해서 직교해서 마련되고 있는 반도체 메모리.
  5. 특허청구의 범위 제1항에 있어서, 해당배선은 적어도 2개이상의 워드선과 용량 결합토록 배치되는 반도체 메모리.
  6. 특허청구의 범위 제1항에 있어서, 2개의 데이터선의 신호를 자동으로 증폭하는 센스앰프를 가지며, 해당 2개의 데이터선은 해당배선과의 용량결합이 동일하게 되도록 평행으로 배치되는 반도체 메모리.
  7. 특허청구의 범우 제6항에 있어서, 해당 메모리셀은 해당 워드선과 해당 차동으로 증폭되어야 할 신호를 가진 2개의 데이터선과의 2개의 교접중, 1쪽에만 배치되는 반도체 메모리.
  8. 특허청구의 범위 제7항에 있어서, 워드선이 구동되기 전에, 메모리셀으로의 2종류의 기억전압의 대략 중간레벨의 전압에 해당 2개의 데이터선을 프리차아지하는 회로를 가진 반도체 메모리.
  9. 특허청구의 범위 제8항에 있어서, 2조의 차동으로 증폭하여야 할 데이터선대의 사이에 마련되고, 선택적으로 동작하는 제1, 제2의 스위치를 거쳐서 해당 2조의 데이터선대와 접속되고, 해당 2조의 데이터선대중 해당 센스앰프에 의해 증폭된 측의 데이터선대의 높은 전위측의 데이터선을 충전하는 액티브 리스토어 회로를 가진 반도체 메모리.
  10. 특허청구의 범위 제6항에 있어서, 해당 센스앰프는, 2조의 차동으로 증폭하여야 할 데이터선대를 양측에 갖고, 선택적으로 동작하는 제1, 제2의 스위치를 거쳐서 해당 2조의 데이터선대와 접속되는 반도체 메모리.
  11. 특허청구의 범위 제9항에 있어서, 해당 2조의 데이터선대의 사이에 마련되고, 해당 제1, 제2의 스위치에 해당 2조의 데이터선에 선택적으로 접속되는 입출력선을 가진 반도체 메모리.
  12. 특허청구의 범위 제1항에 있어서, 해당 다수개의 데이터선을 길이방향으로 다수개의 써브 데이터선으로 분활되어 있고, 해당 써브데이터선의 다수개에 대해서 공통으로 마련되고, 이들의 써브데이터선의 제3의 스위치를 거쳐서 접촉된 다수개의 입출력선과, 해당 제3의 스위치를 구동하기 위해서 컬럼데코우더가 발생한 선택신호를 해당 제3의 스위치에 전달하는 제어선으로, 해당 써브데이터선에 평행으로 마련된 것을 가진 반도체 메모리.
  13. 특허청구의 범위 제12항에 있어서, 해당 다수개의 써브데이터선과 해당 제어선과는 제1의 알미늄층으로 형성되고 해당 배선을 제2의 알미늄층으로 형성되어, 해당 다수개의 워드선은 자기 정합재료로 형성되어 있는 반도체 메모리.
  14. 특허청구의 범위 제12항에 있어서, 해당 제어선과 해당 배선은, 제1의 알미늄층으로 형성되고, 해당 다수개의 써브데이터선은 제2의 알미늄층으로 형성되며, 해당 다수개의 워드선은 자기정합재료로 형성되어 있는 반도체 메모리로서, 해당 제3의 스위치중, 해당 컬럼데코우더에서 가장 먼 위치에 있는 다수개의 써브데이터선에 접속된 것은 해당 컬럼데코우터측에 마련되고, 해당 배선은, 해당 가장 먼위치에 있는 다수개의 써브데이터선에 교차해서 배치되는 반도체 메모리.
  15. 특허청구의 범위 제12항에 있어서, 또, 해당 다수개의 워드선은 길이방향으로 써브워드선으로 분활되어있고, 해당 로우데코우더는 해당 분활된 써브워드선을 상하로 가지며, 상하의 써브워드선중 한쪽의 서브워드선을 선택구동하는 수단을 가지 반도체 메모리.
  16. 특허청구의 범위 제1항에 있어서, 해당 다수개의 데이터선은 길이방향으로 다수개의 써브데이터선으로 분활되어 있고, 해당 컬럼데코우더는 해당 다수개의 써브데이터선을 좌우에 갖고, 해당 써브데이터선의 다수개에 대해서 공통으로 마련되고, 이들의 써브데이터선에 제3의 스위치를 거쳐서 접촉된 다수개의 입출력선과, 해당 제3의 스위치를 구동하기 위하여, 컬럼데코우더가 발생한 선택신호를 해당 제3의 스위치에 전달하기 위한 제어선이며, 해당 컬럼데코우더의 좌우 써브데이터선에 각각 평행으로 마련되고, 또한 해당 배선과 동일의 도전층으로 형성되는 것을 가지며, 해당 제3의 스위치중, 해당 컬럼데코우더의 좌우에 대해서 각각 가장 먼 위치에 있는 2조의 다수개의 써브데이터선에 접속된 것은, 해당 써브테이터선의 해당 컬럼데코우더측에 마련되며, 해당 배선은, 해당 컬럼데코우더와 좌우에 대해서 각각 가장 먼위치에 있는 2조의 다수개의 써브데이터선에 교차해서 배치되는 반도체 메모리.
  17. 특허청구의 범위 제1항에 있어서, 해당 로우데우더와 컬럼데코우더는 서로 평행으로 배치되고, 해당 다수개의 데이터선과 해당 입출력선을 접촉하는 제4의 스위치의 구동신호를 해당 배선과 동일의 도전층에 의해 형성되고, 또한 데이터선 및 워드선이 존재하는 영역내를 통과하는 제어선에 의해서, 컬럼데코우더로부터 전달하는 반도체 메모리.
  18. 특허청구의 범위 17항에 있어서, 해당 컬럼데코우더와 로우데코우더가 근접해서 배치되는 반도체 메모리.
  19. 특허청구의 범위 제17항에 있어서, 해당 다수개의 워드성은 길이방향으로 다수개의 써브워드선으로 분활하고, 해당 로우데코우더는 해당 다수개의 써브워드선을 좌우에 갖고 각각을 선택하는 반도체 메모리.
  20. 특허청구의 범위 17항에 있어서, 해당 제어선이 비선택일 때에는 제1의 전위레벨에 구램프하는 회로를 가진 반도체 메모리.
  21. 특허청구의 범위 제1항에 있어서, 해당 메모리셀은 워드선에 제어단자가 접속된 트랜지스터와, 해당 트랜지스터에 의해 데어터선과의 접촉이 제어되는 용량부로 되는 반도체 메모리.
  22. 특허청구의 범위 제1항에 있어서, 해당 로우데코우더와 해당 컬럼데코우더는, 각각 워드선 및 데이터선을 구동하기 위한 드라이버를 포함하는 반도체 메모리.
  23. 특허청구의 범위 제1항에 있어서, 해당 데이터선은 알미늄으로 형성되고, 해당 워드선은 자기정합 재료로 형성되어 있는 반도체 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019840005421A 1983-09-05 1984-09-04 반도체 메모리 KR850002635A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP58-161838 1983-09-05
JP58161838A JPS6054471A (ja) 1983-09-05 1983-09-05 半導体メモリ

Publications (1)

Publication Number Publication Date
KR850002635A true KR850002635A (ko) 1985-05-15

Family

ID=15742890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840005421A KR850002635A (ko) 1983-09-05 1984-09-04 반도체 메모리

Country Status (3)

Country Link
EP (1) EP0136819A3 (ko)
JP (1) JPS6054471A (ko)
KR (1) KR850002635A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0642536B2 (ja) * 1985-08-16 1994-06-01 富士通株式会社 半導体記憶装置
JPH0642313B2 (ja) * 1985-12-20 1994-06-01 日本電気株式会社 半導体メモリ
US5266939A (en) * 1989-01-18 1993-11-30 Mitsubishi Denki Kabushiki Kaisha Memory data synthesizer
JPH02189080A (ja) * 1989-01-18 1990-07-25 Mitsubishi Electric Corp メモリデータ合成装置
JPH02246090A (ja) * 1989-03-17 1990-10-01 Fujitsu Ltd 半導体記憶装置
US5652723A (en) * 1991-04-18 1997-07-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
JP2785655B2 (ja) * 1993-11-01 1998-08-13 日本電気株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2743619A1 (de) * 1977-09-28 1979-03-29 Siemens Ag Halbleiter-speicherelement und verfahren zu seiner herstellung
DE2919166C2 (de) * 1978-05-12 1986-01-02 Nippon Electric Co., Ltd., Tokio/Tokyo Speichervorrichtung
JPS56119986A (en) * 1980-02-28 1981-09-19 Fujitsu Ltd Charge pumping memory
JPS57198592A (en) * 1981-05-29 1982-12-06 Hitachi Ltd Semiconductor memory device
JPS58111183A (ja) * 1981-12-25 1983-07-02 Hitachi Ltd ダイナミツクｒａｍ集積回路装置
DE3380548D1 (en) * 1982-03-03 1989-10-12 Fujitsu Ltd A semiconductor memory device

Also Published As

Publication number Publication date
JPS6054471A (ja) 1985-03-28
EP0136819A3 (en) 1987-05-20
EP0136819A2 (en) 1985-04-10

Similar Documents

Publication Publication Date Title
US4992986A (en) Semiconductor memory
KR910005315A (ko) 공통제어게이트 구동회로를 갖춘 nand셀형 prom
KR0179361B1 (ko) 비휘발성 메모리 어레이
KR970051296A (ko) 다수의 뱅크를 갖는 반도체 메모리 장치
KR950006869A (ko) 반도체 기억장치
KR950030360A (ko) 반도체 기억장치
KR970067340A (ko) 반도체 기억 장치
KR960042743A (ko) 양지향성 계층적 비트라인
KR940026952A (ko) 반도체 메모리 장치
US4535255A (en) Positive feedback amplifier circuitry
US4160275A (en) Accessing arrangement for memories with small cells
US6188605B1 (en) Non-volatile semiconductor memory using split bit lines
US4162540A (en) Clocked memory with delay establisher by drive transistor design
USRE35591E (en) Memory cell array semiconductor integrated circuit device
KR850002635A (ko) 반도체 메모리
KR960700527A (ko) 반도체 기억장치
KR970053599A (ko) 서브워드라인 드라이버 구조를 가지는 반도체메모리장치
US3747078A (en) Compensation technique for variations in bit line impedance
KR100382132B1 (ko) 반도체 기억 장치
EP0189700A2 (en) Static RAM having a flash clear function
KR0135719B1 (ko) 센스 증폭기의 구동을 제어하는 반도체 메모리 장치
US7733681B2 (en) Ferroelectric memory with amplification between sub bit-line and main bit-line
US5497349A (en) Dynamic random access memory device having first and second I/O line groups isolated from each other
US6046930A (en) Memory array and method for writing data to memory
US5418740A (en) Semiconductor memory apparatus formed of a plurality of small memory cells arrays having columns of memory cells connected to column selection word lines through selection transistors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application