KR970053599A - 서브워드라인 드라이버 구조를 가지는 반도체메모리장치 - Google Patents

서브워드라인 드라이버 구조를 가지는 반도체메모리장치 Download PDF

Info

Publication number
KR970053599A
KR970053599A KR1019950047101A KR19950047101A KR970053599A KR 970053599 A KR970053599 A KR 970053599A KR 1019950047101 A KR1019950047101 A KR 1019950047101A KR 19950047101 A KR19950047101 A KR 19950047101A KR 970053599 A KR970053599 A KR 970053599A
Authority
KR
South Korea
Prior art keywords
line layer
memory device
semiconductor memory
sub
metal line
Prior art date
Application number
KR1019950047101A
Other languages
English (en)
Other versions
KR0172376B1 (ko
Inventor
서동일
김형동
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950047101A priority Critical patent/KR0172376B1/ko
Priority to JP8327255A priority patent/JP2801905B2/ja
Priority to US08/761,300 priority patent/US5768174A/en
Publication of KR970053599A publication Critical patent/KR970053599A/ko
Application granted granted Critical
Publication of KR0172376B1 publication Critical patent/KR0172376B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10B99/22—Subject matter not provided for in other groups of this subclass including field-effect components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은, 복수개의 서브메모리블럭들의 사이마다 제1방향으로 배열된 복수개의 서브워드라인드라이버영역들과, 상기 서브메모리블럭들의 사이마다 제1방향으로 배열된 복수개의 센스앰프영역들과, 상기 센스앰프영역들의 사이마다 상기 제1방향으로 배열된 복수개의 컨졍션 영역들을 가지는 반도체메모리소자에 있어서, 복수개의 라인들로 분할되어 상기 서브메모리블럭들의 상부에서는 상기 제1방향으로 신장하면서 로우디코딩신호를 전송하고 상기 서브워드라인드라이버영역의 상부에서는 상기 제2방향으로 신장하면서 전원과 블럭선택정보신호를 전송하는 제1메탈라인층과, 복수개의 라이너들로 분할되어 상기 서브워드라인드라이버영역의 상부에서는 상기 제1방향으로 신장하면서 상기 로우디코딩신호를 전송하고 상기 컨졍션영역의 상부에서는 상기 제2방향으로 신장하면서 상기 전원 및 블럭선택정보신호를 전송하는 제2메탈라라인층을 구비함을 특징으로 하는 반도체메모리소자를 구비한다.

Description

서브워드라인 드라이버 구조를 가지는 반도체메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 서브워드라인 드라이버 구조를 가지는 메모리 어레이에서 본 발명에 따른 메탈라인들의 배치상태를 보여주는 도면.
제4도는 제3도에 보인 제1 및 제2메탈라인의 실제적인 레이아웃 패턴을 보여주는 도면.

Claims (8)

  1. 복수개로 분할된 메모리어레이영역들과, 상기 서브메모리블럭들의 사이마다 배열되어 상기 메모리어레이의 동작을 제어하기 위한 복수개의 구동영역들을 가지는 반도체 메모리소자에 있어서, 복수개의 라인들로 분할되어 상기 메모리어레이영역들의 상부에서는 제1방향으로 신장되고 상기 구동영역들의 상부에서는 제2방향으로 신장하는 제1도전라인층과, 복수개의 라인들로 분할되어 상기 메모리어레이영역들의 상부에서는 상기 제2방향으로 신장하고 상기 구동영역들의 상부에서는 상기 제1방향으로 신장하는 제2도전라인층을 구비함을 특징으로 하는 반도체메모리소자.
  2. 제1항에 있어서, 상기 제1도전라인층과 상기 제2도전라인층이 상기 구동영역에서 서로 전기적으로 연결되어 있음을 특징으로 하는 반도체메모리소자.
  3. 복수개의 서브메모리블럭들의 사이마다 제1방향으로 배열된 복수개의 서브워드라인드라이버영역들과, 상기 서브메모리블럭들의 사이마다 제2방향으로 배열된 복수개의 센스앰프영역들과, 상기 센스앰프영역들의 사이마다 상기 제1방향으로 배열된 복수개의 컨졍션영역들을 가지는 반도체 메모리소자에 있어서, 복수개의 라인들로 분할되어 상기 서브메모리블럭들의 상부에서는 상기 제1방향으로 신장하면서 로우디코딩신호를 전송하고 상기 서브워드라인드라이버영역의 상부에서는 상기 제2방향으로 신장하면서 상기 전원 및 블럭선택정보신호를 전송하는 제2메탈라인층을 구비함을 특징으로 하는 반도체메모리소자.
  4. 제3항에 있어서, 상기 제1메탈라인층이 상기 제2메탈라인층보다 하부에 위치함을 특징으로 하는 반도체메모리장치.
  5. 제3항에 있어서, 상기 제1메탈라인층과 상기 제2메탈라인층이 상기 서브워드라인드라이버영역에서 서로 전기적으로 접속되어 있음을 특징으로 하는 반도체메모리소자.
  6. 제3항에 있어서, 상기 제1메탈라인층과 상기 제2메탈라인층이 상기 컨졍션영역에서 서로 전기적으로 접속되어 있음을 특징으로 하는 반도체메모리소자.
  7. 제3항에 있어서, 상기 제2메탈라인층이 상기 서브메모리블럭과 상기 센스앰프영역의 상부에서는 상기 제2방향으로 신장하면서 칼럼선택신호를 전송함을 특징으로 하는 반도체메모리소자.
  8. 제3항에 있어서, 상기 제2메탈라인층이 상기 서브 메모리 블럭과 상기 센스앰프영역의 상부에서는 상기 제2방향으로 신장하면서 전원전압을 전송함을 특징으로 하는 반도체메모리소자.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950047101A 1995-12-06 1995-12-06 서브워드라인 드라이버 구조를 가지는 반도체 메모리장치 KR0172376B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950047101A KR0172376B1 (ko) 1995-12-06 1995-12-06 서브워드라인 드라이버 구조를 가지는 반도체 메모리장치
JP8327255A JP2801905B2 (ja) 1995-12-06 1996-12-06 半導体メモリ装置
US08/761,300 US5768174A (en) 1995-12-06 1996-12-06 Integrated circuit memory devices having metal straps to improve word line driver reliability

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950047101A KR0172376B1 (ko) 1995-12-06 1995-12-06 서브워드라인 드라이버 구조를 가지는 반도체 메모리장치

Publications (2)

Publication Number Publication Date
KR970053599A true KR970053599A (ko) 1997-07-31
KR0172376B1 KR0172376B1 (ko) 1999-03-30

Family

ID=19438071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950047101A KR0172376B1 (ko) 1995-12-06 1995-12-06 서브워드라인 드라이버 구조를 가지는 반도체 메모리장치

Country Status (3)

Country Link
US (1) US5768174A (ko)
JP (1) JP2801905B2 (ko)
KR (1) KR0172376B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841688A (en) * 1997-06-27 1998-11-24 Texas Instruments Incorporated Matched delay word line strap
US5940315A (en) * 1998-09-01 1999-08-17 Micron Technology, Inc. Strapped wordline architecture for semiconductor memory
JP3508837B2 (ja) * 1999-12-10 2004-03-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶表示装置、液晶コントローラ、ビデオ信号伝送方法
US7570504B2 (en) * 2001-03-15 2009-08-04 Micron Technology, Inc. Device and method to reduce wordline RC time constant in semiconductor memory devices
KR100630733B1 (ko) * 2005-01-12 2006-10-02 삼성전자주식회사 전력소모를 감소시킬 수 있는 워드라인 인에이블 신호라인 배치 구조를 갖는 반도체 메모리장치 및 이의워드라인 인에이블 신호 라인 배치방법
KR101311713B1 (ko) * 2007-07-31 2013-09-26 삼성전자주식회사 메모리 코어, 이를 포함하는 반도체 메모리 장치
KR101372245B1 (ko) * 2007-08-30 2014-03-10 삼성전자주식회사 메모리 셀 어레이, 이를 포함하는 비휘발성 메모리 장치 및메모리 셀 어레이 구성 방법
US7684245B2 (en) * 2007-10-30 2010-03-23 Atmel Corporation Non-volatile memory array architecture with joined word lines
US8737157B2 (en) * 2010-05-05 2014-05-27 Micron Technology, Inc. Memory device word line drivers and methods
US9147473B2 (en) 2013-08-01 2015-09-29 Micron Technology, Inc. Apparatuses and methods for driving a voltage of a wordline of a memory
KR102401577B1 (ko) * 2016-06-02 2022-05-24 삼성전자주식회사 집적 회로 및 표준 셀 라이브러리
CN116189727B (zh) * 2023-04-26 2023-09-19 长鑫存储技术有限公司 半导体结构、存储器及半导体结构的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010344B1 (ko) * 1989-12-29 1992-11-27 삼성전자주식회사 반도체 메모리 어레이의 구성방법
KR930008310B1 (ko) * 1991-02-05 1993-08-27 삼성전자 주식회사 반도체 메모리장치의 워드라인드라이버단 배치방법
JPH06275795A (ja) * 1993-03-19 1994-09-30 Fujitsu Ltd 半導体記憶装置
JPH06338199A (ja) * 1993-05-27 1994-12-06 Hitachi Ltd 半導体記憶装置
US5506816A (en) * 1994-09-06 1996-04-09 Nvx Corporation Memory cell array having compact word line arrangement

Also Published As

Publication number Publication date
JPH09180454A (ja) 1997-07-11
KR0172376B1 (ko) 1999-03-30
JP2801905B2 (ja) 1998-09-21
US5768174A (en) 1998-06-16

Similar Documents

Publication Publication Date Title
KR970053599A (ko) 서브워드라인 드라이버 구조를 가지는 반도체메모리장치
KR910005315A (ko) 공통제어게이트 구동회로를 갖춘 nand셀형 prom
KR950015389A (ko) 반도체 메모리 장치
KR960042756A (ko) 불휘발성 반도체 메모리의 분리된 기입 및 독출 경로를 가지는 워드라인 구동회로
KR840003146A (ko) 다이나믹(Dynamic) RAM 집적회로 장치
KR940008103A (ko) 반도체 독출전용 메모리
KR940003410B1 (ko) 망사 구조의 전원선을 가지는 반도체 메모리 장치
TW359826B (en) Semiconductor memory device with split word lines
KR960039384A (ko) 반도체 기억장치
KR970024193A (ko) 소형 칩 사이즈와 리던던시 액세스 타임을 갖는 반도체 메모리 디바이스(Semiconductor Memory Device Having Small Chip Size and Redundancy Access Time)
KR960038978A (ko) 다수개의 뱅크들을 가지는 반도체 메모리 장치
KR910008836A (ko) 반도체기억장치
KR970051384A (ko) 불휘발성 반도체 메모리소자
KR870002583A (ko) 반도체 기억장치
JP2785655B2 (ja) 半導体装置
KR910010524A (ko) 불휘발성 반도체기억장치
KR850002635A (ko) 반도체 메모리
KR930005036A (ko) 반도체 메모리 장치의 리던던트 셀어레이 배열방법
KR0135719B1 (ko) 센스 증폭기의 구동을 제어하는 반도체 메모리 장치
KR970065700A (ko) 전압 변환 회로를 갖는 반도체 기억장치
US5255231A (en) Architecture of realizing balance of bit line sense amplifier in DRAM cell array
US6628536B2 (en) Semiconductor memory device
KR940007878A (ko) 반도체 기억장치
KR970008173A (ko) 수율개선을 위하여 배치된 워드라인을 갖는 반도체 기억장치
KR860007666A (ko) 복수 메모리셀 어레이용 공통 구동회로를 갖는 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee