KR840005232A - 악세스 제어 처리방식 - Google Patents

악세스 제어 처리방식 Download PDF

Info

Publication number
KR840005232A
KR840005232A KR1019830002920A KR830002920A KR840005232A KR 840005232 A KR840005232 A KR 840005232A KR 1019830002920 A KR1019830002920 A KR 1019830002920A KR 830002920 A KR830002920 A KR 830002920A KR 840005232 A KR840005232 A KR 840005232A
Authority
KR
South Korea
Prior art keywords
access
storage unit
main memory
request
source
Prior art date
Application number
KR1019830002920A
Other languages
English (en)
Other versions
KR870000117B1 (ko
Inventor
히데히꼬(외 5) 니시다
Original Assignee
야마모도 다꾸마
후지쑤 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP57112862A external-priority patent/JPS593774A/ja
Priority claimed from JP57154950A external-priority patent/JPS5945570A/ja
Application filed by 야마모도 다꾸마, 후지쑤 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR840005232A publication Critical patent/KR840005232A/ko
Application granted granted Critical
Publication of KR870000117B1 publication Critical patent/KR870000117B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

내용 없음

Description

악세스 제어 처리방식
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 한 실시예를 예시한 블록선도.
제2도는 제1도에 예시된 BS의 우선순위 결정회로의 상세한 개략도.
제3도는 제1도에 예시된 MS의 우선순위 결정회로의 상세한 계략도.

Claims (3)

  1. 완충기억부(BS), 주기억부(MS) 및 한개이상의 악세스 발생원을 가지며, 완충기억부에 있는 악세스 발생원으로 부터 데이타 요구가 없을 경우 주기억부에 대해 악세스를 하는 콤퓨터 시스템에 있어서 완충 기억부에 대한 악세스와 주기억부에 대한 악세스를 하기 위한 각각의 악세스 장치로 부터 나오는 요구를 유지하는 레지스터와 완충기억부용과 주기억부용 우선순위 결정회로를 구성하고, 우선순위 결정에 따라 독립적으로 악세스를 하도록함을 특징으로 하는 악세스 제어 처리방식.
  2. 복수의 악세스 요구 발생원을 가지며 악세스 요구 발생원으로 부터의 악세스 요구를 유지하는 복수의 공용 레지스터와 위의 공용 레지스터에 유지된 악세스 요구 발생원으로 부터의 악세스 요구사이의 우선순위 결정을 하는 우선순위 결정회로로된 컴퓨터 시스템에 있어서 특별한 악세스 발생원으로 부터의 악세스 요구만을 유지하는 전용 레지스터로서 공용 레지스터중 최소한 하나를 설정하는 설정수단을 구성함을 특징으로 하는 악세스 제어 처리방식.
  3. 복수의 악세스 발생원에 의해 공용되게끔 복수의 악세스 발생원보다 작은 수로 주기억부에 대한 악세스용 악세스 요구 유지 레지스터를 구성하고 특정된 악세스 발생원으로부터 보내진 악세스 요구 정보만을 설정하도록 특징된 신호를 받아 레지스터 중 하나를 제어하는 수단을 구성함을 특징으로 하는 악세스 제어 처리방식.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019830002920A 1982-06-30 1983-06-28 액세스 제어 처리방식 KR870000117B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP112862 1982-06-30
JP57112862A JPS593774A (ja) 1982-06-30 1982-06-30 アクセス処理方式
JP57154950A JPS5945570A (ja) 1982-09-06 1982-09-06 アクセス処理方式
JP154950 1982-09-06

Publications (2)

Publication Number Publication Date
KR840005232A true KR840005232A (ko) 1984-11-05
KR870000117B1 KR870000117B1 (ko) 1987-02-11

Family

ID=26451932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830002920A KR870000117B1 (ko) 1982-06-30 1983-06-28 액세스 제어 처리방식

Country Status (7)

Country Link
EP (1) EP0098170B1 (ko)
KR (1) KR870000117B1 (ko)
AU (1) AU545700B2 (ko)
BR (1) BR8303525A (ko)
CA (1) CA1199122A (ko)
DE (1) DE3380458D1 (ko)
ES (1) ES8502558A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1541240A (fr) * 1966-11-10 Ibm Accès à chevauchement et à intercalation pour mémoires à plusieurs vitesses
US3705388A (en) * 1969-08-12 1972-12-05 Kogyo Gijutsuin Memory control system which enables access requests during block transfer
DE2048119C3 (de) * 1970-09-30 1978-09-07 Siemens Ag, 1000 Berlin U. 8000 Muenchen Anordnung und Verfahren zur Steuerung der Datenübertragung zwischen externen Geräten und einer Datenverarbeitungsanlage
US3964054A (en) * 1975-06-23 1976-06-15 International Business Machines Corporation Hierarchy response priority adjustment mechanism
US4345309A (en) * 1980-01-28 1982-08-17 Digital Equipment Corporation Relating to cached multiprocessor system with pipeline timing

Also Published As

Publication number Publication date
DE3380458D1 (en) 1989-09-28
AU1640783A (en) 1984-01-05
EP0098170A3 (en) 1985-08-07
AU545700B2 (en) 1985-07-25
ES523747A0 (es) 1985-01-01
ES8502558A1 (es) 1985-01-01
EP0098170B1 (en) 1989-08-23
BR8303525A (pt) 1984-02-07
EP0098170A2 (en) 1984-01-11
CA1199122A (en) 1986-01-07
KR870000117B1 (ko) 1987-02-11

Similar Documents

Publication Publication Date Title
KR900006549B1 (ko) 데이타 처리 시스템
KR890004230A (ko) 가상입력/출력 지령의 변환장치 및 방법
KR910006856A (ko) 어드레스 레지스터를 이용하여 동적으로 버스제어를 실행하는 마이크로컴퓨터
KR940012147A (ko) 마이크로컴퓨터 시스템
KR890007162A (ko) 데이타 처리장치
ES361451A1 (es) Un aparato de tratamiento de datos.
GB1531926A (en) Hierarchical data storage systems
KR910012962A (ko) Dma제어기
KR950033816A (ko) 디지탈 영상/그래픽 프로세싱을 위한 마이크로프로세서에서 회로, 아키텍처 및 방법
KR920003181A (ko) Dma 기능을 갖춘 정보처리 장치
KR900005287A (ko) 데이타 제어 장치 및 그것을 사용하는 시스템
KR860000595A (ko) 정보처리장치를 위한 메모리액세스 제어방식
KR910012955A (ko) 데이타 처리 시스템
KR830010423A (ko) 데이터 처리 시스템의 데이터 교환방식
KR840005232A (ko) 악세스 제어 처리방식
JPS6242306B2 (ko)
JPS61217861A (ja) デ−タ処理方式
KR890005607A (ko) 데이타 처리 시스템
KR880006592A (ko) 메모리 액세스 콘트롤러
JPH07114496A (ja) 共有メモリ制御回路
KR940022284A (ko) 공유메모리의 액세스 제어 방법
KR840000437B1 (ko) 기억장치 모듀울(module) 억세스 시스템
KR970071298A (ko) 공유메모리 접속장치 및 그 접속방법
JPS63191398A (ja) 情報処理装置
KR950020184A (ko) 멀티프로세서 시스템의 공통메모리 억세스 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990204

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee