KR890004230A - 가상입력/출력 지령의 변환장치 및 방법 - Google Patents

가상입력/출력 지령의 변환장치 및 방법 Download PDF

Info

Publication number
KR890004230A
KR890004230A KR1019880010104A KR880010104A KR890004230A KR 890004230 A KR890004230 A KR 890004230A KR 1019880010104 A KR1019880010104 A KR 1019880010104A KR 880010104 A KR880010104 A KR 880010104A KR 890004230 A KR890004230 A KR 890004230A
Authority
KR
South Korea
Prior art keywords
descriptor
channel number
virtual
command
physical
Prior art date
Application number
KR1019880010104A
Other languages
English (en)
Other versions
KR940003325B1 (ko
Inventor
디치아라 죠셉지.
더블유.브라운 해리
엠. 발렌타인 조셉
Original Assignee
루이스 피.엘빈저
허니웰 뷸인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루이스 피.엘빈저, 허니웰 뷸인코오포레이티드 filed Critical 루이스 피.엘빈저
Publication of KR890004230A publication Critical patent/KR890004230A/ko
Application granted granted Critical
Publication of KR940003325B1 publication Critical patent/KR940003325B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Storage Device Security (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Devices For Checking Fares Or Tickets At Control Points (AREA)
  • Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
  • Error Detection And Correction (AREA)

Abstract

내용 없음

Description

가상입력/출력 지령의 변환장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 데이타 처리 시스템의 전반적인 블록도. 제 3 도는 가상 메모리 관리 및 중앙 처리 장치의 부분 블록도. 제 4 도는 안전한 입력/출력 시스템와 레지스터 및 테이블들에 대한 블록도.

Claims (7)

  1. 가상 I/O지령을 물리적 I/O지령으로 변환시키는 장치에 있어서, 장치를 식별하는 가상 채널 번호를 포함한 가상 I/O지령을 기억하기 위한 제 1 수단과, 유저를 식별하는 디스크립터 세그멘트를 기억하기 위한 제 2 수단과, 상기 제 1 및 제 2 수단에 결합되고 상기 유저에게 유용한 장치들을 식별하는 I/O페이지 디스크립터의 위치를 설정하기 위해 상기 채널 번호와 상기 디스크립터 번호의 일부분에 응답하는 제 1 테이블 수단과, 상기 제 1수단과 상기 제 1 테이블 수단에 결합되고, 상기 장치를 식별하는 물리적 채널 번호를 포함한 I/O 디스크립터의 위치를 설정하기 위해 상기 채널 번호와 상기 I/O페이지 디스크립터에 응답하는 제 2 테이블 수단과, 상기 가상 채널 번호를 상기 물리적 채널 번호로 대치시켜 상기 물리적 I/O지령을 생성하기 위해 상기 제 1 수단과 제 2 테이블 수단에 결합된 제 3 수단을 구비하는 것을 특징으로 하는 장치.
  2. 유저에 의해 요청된 가상 I/O지령을 물리적 I/O지령으로 변환시키기 위한 장치에 있어서, 장치를 식별 하는 가상 채널 번호를 포함한 가상 I/O지령을 기억하기 위한 제 1 수단과, 상기 유저를 식별하는 제 1필드를 포함한 디스크립터 세그멘트를 기억하기 위한 제 2 수단과, 상기 제 1 및 제 2 수단에 결합되고, 상기 유저에게 유용한 각 장치를 식별하는 제 2 필드를 포함하는 I/O페이지 디스크립터의 위치를 설정하기 위해 가상채널 번 호의 제 1 부분과 상기 제 1 필드에 응답하는 제 1 테이블 수단과, 상기 제 1 수단과 제 1 테이블 수단에 결합되고, 상기 장치를 식별하는 물리적 채널 번호를 포함한 제 3 필드를 가진 I/O 디스크립터의 위치를 설정하기 위해 상기 제 2 필드와 상기 가상 채널 번호의 내용에 응답하는 제 2 테이블수단과, 상기 가상 채널 번호를 상기 물리적 번호로 대치시키고 상기 물리적 I/O지령을 발생시키기 위해, 상기 제 1 수단에 결합된 제 3 수단을 구비하는 것을 특징으로 하는 장치.
  3. 유저에 의해 요청된 가상 입력/출력 (I/O)지령을 장치를 식별할수 있는 물리적I/O지령으로 변환시키기위한 장치에 있어서, 상기 장치를 식별하는 가상 채널 번호와 상기 유저의 특권을 식별하는 제 1 링 번호를 포함한 상기 가상 I/O지령을 기억하기 위한 제 1 수단과, 상기 유저를 식별하는 제 1 필드를 포함한 디스크립터 세그멘트를 기억하기 위한 제 2 수단과, 상기 제 1 및 제 2 수단에 결합되고, 상기 유저에게 유용한 장치들을 식별할수 있는 제 2 필드를 포함한 I/O페이지 디스크립터의 위치를 설정하기 위해 상기 제 1 필드의 내용과 상기 가상 채널 번호의 제 1 부분에 응답하는 제 1 테이블 수단과, 상기 제 1 수단과 상기 제 1 테이블 수단에 결합되고, 상기 장치를 식별할 수 있는 물리직 채널 번호를 포함하는 제 3필드와 제 2 링 번호를 갖는 I/O디스크립 터의 위치를 설정하기 위해 상기 제 2필드의 내용과 상기 가상 채널 번호에 응답하는 제 2 테이블 수단과, 상기 제 2 링 번호가 제 1링 번호와 같거나 큰지를 확인하여 상기 유저가 상기 장치에 대해 액세스 특권을 갖도록 하기 위해, 상기 제 1 수단과 상기 제 2 테이블 수단에 결합된 비교수단과, 상기 가상 채널 번호와 상기 제 1 링 번호를 상기 물리적 채널 번호를 대치시키고 상기 물리적 I/O지령을 발생시키기 위해, 상기 비교수단, 상기 제 1 단 및 상기 제 2 테이블에 결합된 제 3 수단을 구비하는 것을 특징으로 하는 장치.
  4. 유저에 의해 요청된 가상 I/O지령을 장치를 식별할수 있는 물리적I/O지령으로 변환하지 위한 장치에 있어서, 상기 장치를 식별하는 가상 채널 번호, 상기 유저의 특권을 식별하는 제 1 링 번호 및 판독 또는 기입 동작을 지시하는 방향 비트를 포함한 상기 가상 I/O지령을 기억하기 위한 제 1 수단과, 제 1 상태에서 지령이 가상I/0지령임을 나타내고 제 2 상태에서는 상기 지령이 물리적I/0지령이란 사실과 더 이상의 동작이 요구되지 않음을 나타내는 I/O식별자와, 상기 유저를 식별하는 제 1 필드를 포함하는 디스크립터 세그멘트를 기억시키기 위한 제 2 수단과, 상기 제 1 및 제 2 수단에 결합되고, 상기 유저에게 액세스 될수 있는 장치들을 식별 하는 제 2 필드를 포함한 I/O페이지 디스크립터의 위치를 설정하기 위해, 상기 제 1 필드의 내용과 상기 가상 채널 번호의 제 1 부분에 응답하는 제 1 테이블 수단과, 상기 제 1 수단에 결합되고, 판독비트 또는 기입비트, 제 2 링번호 및 상기 장치를 식별할 수 있는 물리적 채널 번호를 포함한 I/O디스크립터의 위치를 설정하기 위해, 상기 제 2 필드의 내용과 상기 가상 채널 번호에 응답하는 제 2 테이블 수단과, 상기 제 2 링 번호가 상기 제 1 링 번호 보다 크거나 같은지의 여부를 확인하여 상기 유저가 상기 장치에 대한 특권을 가졌는지를 확인 할수 있고, 아울러 상기 제 1 상태의 방향 비트가 제 1 상태의 판독비트와 동일하다는 사실과 상기 제 2 상태의 방향비트가 상기 제 2 상태의 기입비트와 동일하다는 사실을 증명할 수 있는 비교 수단과, 상기 비교 결과가 판독 또는 기입 물리적 I/O지령이 상기 판독비트 혹은 상기 기입비트와 호환될 수 있다는 사실과 상기 유저가상기 장치에 대한 액세스 특권을 갖고 있다는 사실을 나타내게 되면, 상기 가상 채널 번호와 상기 제 1 링 번호를 상기 물리적 채널 번호로 대치시키므로써 시스템 버스에 실어 전송할 상기 물리직 I/O지령을 생성하기 위해, 상기 비교수단, 상기 제 1 수단 및 제 2 수단에 결합된 제 3 수단을 구비하는 것을 특징으로 하는 장치.
  5. 유저에 의해 요청된 가상 IOLD지령을 장치를 식별할수 있는 물리적 IOLD지령으로 전환하기 위한 장치에 있어서, 상기 장치를 식별하기 위한 가상 채널 번호와 상기 유저의 특권을 식별하는 제 1 링 번호와 전송될 데이타블록 크기를 규정하는 범위를 포함한 상기 가상 IOLD지령을 기억하기 위한 제 1 수단과, 상기 유저를 식별하는 제 1 필드를 포함한 디스크립터 세그멘트를 기억하기 위한 제 2수단과, 상기 제 1 및 제 2 수단에 결합되고, 상기 유저에게 액세스 가능한 장치들을 식별하는 제 2 필드를 포함한 I/O페이지 디스크린터의 위치를 설정하기 위해 상기 제 1 필드와 상기 가상 채널 번호의 제 1 부분에 응답하는 제 1 테이블 수단을 구비하는데, 상기 제 1 테이블 수단은 상기 데치타블록을 기억하는 버퍼의 베이스 어드레스를 지정하기 위해 페이지 디스크립터 수단을 아울러 포함하며, 상기 제 1 수단과 제 2 테이블 수단에 결합되고, 상기 장치를 포함하는 물리적 채널 번호를 포함한 제 3 필드와 제 2 링 번호를 가진 I/O디스크립터의 위치를 설정하기 위해, 상기 제 2필드의 내용과 상기 가상 채널 번호에 응답하는 제 2 테이블 수단과, 상기 링 번호가 상기 제 1 링 번호 보다 크거나 같은지를 확인하므로써 상기 유저가 상기 장치에 대한 액세스 특권을 갖는 것을 확인하기 위해 상기 제 1 수단 및 제 2 테이블 수단에 결합된 제 1 비교수단과, 상기 범위가 예정된 값보다 적거나 큰지를 확인하고 상기 버퍼가 한 페이지를 넘어서지 않은 것을 확인할 수 있도록 상기 제 1 수단과 상기 제 1 테이블 수단에 결합된 제 2 비교수단과, 상기 가상 채널 번호와 상기 제 1 링 번호를 상기 물리적 채널 번호로 대치하므로써 상기 물리적 I/O지령을 생성하기 위해, 상기 제 2 비교수단, 상기 제 1 수단 및 상기 제 2 테이블 수단에 결합된 제 3수단을 구비하는 것을 특징으로 하는 장치.
  6. 가상 I/O지령을 물리적 I0지령으로 전환시키기 위한 방법에 있어서, 디스크립터 세그멘트 베이스 레이스터에 기억된 새로운 10비트가 가상 I/O지령을 지시하는 세트인지의 여부를 감사하는 단계와, 가상 I/O지령의 링 번호가 특권 지령이란 것을 지시하는 1보다 작거나 같은지의 여부를 검사하는 단계와 I/O페이지 디스크립터의 위치를 산출하는 단계와, 메모리 위치에 I/O페이지 디스크립터를 기억시키는 단계와, I/O페이지 디스크립터의 유효 비트를 확인하는 단계와, I/O페이지 디스크립터의 물리적 페이지 프레임 번호에 가상 채널 번호에 가산시키므로써 I/O 디스크립터의 위치를 설정하는 단계와, I/O디크크립터 테이블이 가상 채널 번호를 수용하는 수치를 확인하는 단계와, I/O디스크립터의 유효 비트를 확인하는 단계와 Reff값을 산출한는 단계와, I/O디스크립터의 링 번호 R1보다 작거나 동일한 것을 확인하는 단계와, 가상 채널 번호를 물리적 채널 번호로 대치시키는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 가상 IOLD지령을 물리직 I0LD지령으로 변환시키는 방법에 있어서, 디스크립터 세그멘트 베이스 레이스터의 새로운 I/O비트가 가상 I/O지령을 지시하는 세트인지 여부를 검사하는 단계와, 가상 I/O지령의 링 번호가 특권 지령임을 지시하는 1보다 작거나 동일한지의 여부를 검사하는 단계와, I/O페이지 디스크립터의 위치를 산출해내는 단계와, I/O페이지 디스크립터를 메모리 위치에 기억시키는 단계와, I/O페이지 디스크림터의 유효 비트를 확인하는 단계와, 가상 채널 번호를 I/O페이지 디스크립터의 물리적 페이지 프레임 번호에 가산하므로써 I/O디스크립터의 위치를 설정하는 단계와, 상기 I/O디스크립터 테이블이 가상 채널 번호를 수용하는 지를 확인하는 단계와, I/O디스크립터의 유효 비트를 확인하는 단계와, Reff값을 산출해내는 단계와, 입력 또는 출력 지령에 대한 가상 IOLD지령의 방향 비트를 검사하는 단계와, I/O디스크립터의 판독 비트가 세트되었는지의 여부와 Reff가 I/0디스크립터의 링 비트(R2)보다 작거나 동일한지의 여부를 검사하는 단계와, I0LD버퍼 폐이지 디스크립터에 수정된 비트(M)를 세트하는 단계와, I/O디스크립터의 기입 비트가 세트되었는지의 여부와 Reff가 I/0디스크립터의 링 비트 R1보다 작거나 동일한 지의 여부를 검사하는 단계와, IOLD버퍼의 세그멘트 디스크립터내의 I/O비트가 세트되었는지의 여부를 검사하는 단계와, 버퍼 크기가 예정된 값보다 작은지를 확인하는 단계와, 가상 채널 번호를 물리적 채널 번호를 대치시키는 단계를 포함하는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원내용에 의하여 공개하는 것임.
KR1019880010104A 1987-08-07 1988-08-07 가상 입력/출력 지령의 변환장치 및 방법 KR940003325B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/083,534 US4858117A (en) 1987-08-07 1987-08-07 Apparatus and method for preventing computer access by unauthorized personnel
US083,534 1987-08-07

Publications (2)

Publication Number Publication Date
KR890004230A true KR890004230A (ko) 1989-04-20
KR940003325B1 KR940003325B1 (ko) 1994-04-20

Family

ID=22178948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880010104A KR940003325B1 (ko) 1987-08-07 1988-08-07 가상 입력/출력 지령의 변환장치 및 방법

Country Status (15)

Country Link
US (1) US4858117A (ko)
EP (1) EP0306702B1 (ko)
JP (1) JPH0199147A (ko)
KR (1) KR940003325B1 (ko)
CN (1) CN1014841B (ko)
AU (1) AU611468B2 (ko)
CA (1) CA1315007C (ko)
DE (1) DE3889816T2 (ko)
DK (1) DK439088A (ko)
ES (1) ES2053640T3 (ko)
FI (1) FI883566A (ko)
IL (1) IL87295A (ko)
MX (1) MX166611B (ko)
NO (1) NO174528B (ko)
YU (1) YU151988A (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1314108C (en) * 1988-03-18 1993-03-02 Robert P. Ryan Distributed reference and change table for a virtual memory system
US5063496A (en) * 1988-06-01 1991-11-05 International Business Machines Corporation Signaling attempted transfer to protected entry point bios routine
JP2776841B2 (ja) * 1988-09-28 1998-07-16 株式会社日立製作所 ディスク制御装置におけるディスクアクセス制御方法
US4984272A (en) * 1988-11-30 1991-01-08 At&T Bell Laboratories Secure file handling in a computer operating system
US5117491A (en) * 1989-03-31 1992-05-26 Bull Hn Information Systems Inc. Ring reduction logic using parallel determination of ring numbers in a plurality of functional units and forced ring numbers by instruction decoding
DE69029759T2 (de) * 1989-05-15 1997-07-17 Ibm Flexible Schnittstelle für Beglaubigungsdienste in einem verteilten Datenverarbeitungssystem
US5469556A (en) * 1989-12-12 1995-11-21 Harris Corporation Resource access security system for controlling access to resources of a data processing system
US6507909B1 (en) 1990-02-13 2003-01-14 Compaq Information Technologies Group, L.P. Method for executing trusted-path commands
US5574912A (en) * 1990-05-04 1996-11-12 Digital Equipment Corporation Lattice scheduler method for reducing the impact of covert-channel countermeasures
US5315657A (en) * 1990-09-28 1994-05-24 Digital Equipment Corporation Compound principals in access control lists
US5253344A (en) * 1991-09-05 1993-10-12 International Business Machines Corp. Method and apparatus for dynamically changing the configuration of a logically partitioned data processing system
US5432934A (en) * 1993-07-26 1995-07-11 Gensym Corporation Access restrictions as a means of configuring a user interface and making an application secure
US6289390B1 (en) 1993-08-18 2001-09-11 Microsoft Corporation System and method for performing remote requests with an on-line service network
US5603059A (en) * 1994-04-22 1997-02-11 Pitney Bowes Inc. Software architecture system having a virtual I/O channel including multi-layered communication interface in between virtual stations and physical modules
US5774668A (en) * 1995-06-07 1998-06-30 Microsoft Corporation System for on-line service in which gateway computer uses service map which includes loading condition of servers broadcasted by application servers for load balancing
US6901433B2 (en) * 1995-06-07 2005-05-31 Microsoft Corporation System for providing users with a filtered view of interactive network directory obtains from remote properties cache that provided by an on-line service
US5933599A (en) * 1995-07-17 1999-08-03 Microsoft Corporation Apparatus for presenting the content of an interactive on-line network
US5941947A (en) * 1995-08-18 1999-08-24 Microsoft Corporation System and method for controlling access to data entities in a computer network
US5956509A (en) 1995-08-18 1999-09-21 Microsoft Corporation System and method for performing remote requests with an on-line service network
US5875352A (en) * 1995-11-03 1999-02-23 Sun Microsystems, Inc. Method and apparatus for multiple channel direct memory access control
JP2982702B2 (ja) * 1996-08-30 1999-11-29 日本電気株式会社 ディスク装置
US6105132A (en) * 1997-02-20 2000-08-15 Novell, Inc. Computer network graded authentication system and method
US5961626A (en) * 1997-10-10 1999-10-05 Motorola, Inc. Method and processing interface for transferring data between host systems and a packetized processing system
FR2770918B1 (fr) * 1997-11-07 1999-12-10 Gemplus Card Int Procede de gestion securise d'une memoire
EP0944257A1 (en) * 1998-03-06 1999-09-22 CANAL+ Société Anonyme Multimedia terminal adapted for multiple users
US7305451B2 (en) * 1998-08-24 2007-12-04 Microsoft Corporation System for providing users an integrated directory service containing content nodes located in different groups of application servers in computer network
US7343441B1 (en) * 1999-12-08 2008-03-11 Microsoft Corporation Method and apparatus of remote computer management
US6990579B1 (en) * 2000-03-31 2006-01-24 Intel Corporation Platform and method for remote attestation of a platform
US7082615B1 (en) * 2000-03-31 2006-07-25 Intel Corporation Protecting software environment in isolated execution
US6714930B1 (en) 2000-05-31 2004-03-30 International Business Machines Corporation Lightweight directory access protocol, (LDAP) trusted processing of unique identifiers
US6978324B1 (en) * 2000-06-27 2005-12-20 Emc Corporation Method and apparatus for controlling read and write accesses to a logical entity
US7065610B1 (en) * 2000-06-27 2006-06-20 Emc Corporation Method and apparatus for maintaining inventory of logical volumes stored on storage elements
US7036122B2 (en) * 2002-04-01 2006-04-25 Intel Corporation Device virtualization and assignment of interconnect devices
US8572391B2 (en) * 2003-09-12 2013-10-29 Emc Corporation System and method for risk based authentication
DE10353210A1 (de) * 2003-11-13 2005-06-16 Siemens Ag Sichere Erfassung von Eingabewerten
US8781975B2 (en) * 2004-05-21 2014-07-15 Emc Corporation System and method of fraud reduction
JP4499008B2 (ja) * 2005-09-15 2010-07-07 富士通マイクロエレクトロニクス株式会社 Ｄｍａ転送システム
US7682577B2 (en) 2005-11-07 2010-03-23 Geo2 Technologies, Inc. Catalytic exhaust device for simplified installation or replacement
US7682578B2 (en) 2005-11-07 2010-03-23 Geo2 Technologies, Inc. Device for catalytically reducing exhaust
US7722828B2 (en) 2005-12-30 2010-05-25 Geo2 Technologies, Inc. Catalytic fibrous exhaust system and method for catalyzing an exhaust gas
JP5285969B2 (ja) * 2008-06-11 2013-09-11 シロキ工業株式会社 ドアロック装置
US7530106B1 (en) 2008-07-02 2009-05-05 Kaspersky Lab, Zao System and method for security rating of computer processes
US10620687B2 (en) * 2014-12-22 2020-04-14 Intel Corporation Hybrid power management approach
US10489335B1 (en) * 2018-09-28 2019-11-26 Silicon Motion, Inc. Apparatus and method and computer program product for accessing a memory card

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1329721A (en) * 1970-05-26 1973-09-12 Plessey Co Ltd Data processing devices
US4092715A (en) * 1976-09-22 1978-05-30 Honeywell Information Systems Inc. Input-output unit having extended addressing capability
US4084227A (en) * 1976-09-24 1978-04-11 Sperry Rand Corporation Virtual address translator
US4155119A (en) * 1977-09-21 1979-05-15 Sperry Rand Corporation Method for providing virtual addressing for externally specified addressed input/output operations
US4320456A (en) * 1980-01-18 1982-03-16 International Business Machines Corporation Control apparatus for virtual address translation unit
US4419728A (en) * 1981-06-22 1983-12-06 Bell Telephone Laboratories, Incorporated Channel interface circuit providing virtual channel number translation and direct memory access
JPS58195230A (ja) * 1982-05-10 1983-11-14 Hitachi Ltd チヤネル制御装置

Also Published As

Publication number Publication date
CN1014841B (zh) 1991-11-20
FI883566A (fi) 1989-02-08
CA1315007C (en) 1993-03-23
DK439088D0 (da) 1988-08-05
US4858117A (en) 1989-08-15
IL87295A0 (en) 1989-01-31
IL87295A (en) 1992-05-25
CN1033119A (zh) 1989-05-24
DE3889816T2 (de) 1995-01-19
NO174528B (no) 1994-02-07
AU611468B2 (en) 1991-06-13
FI883566A0 (fi) 1988-07-29
NO883493D0 (no) 1988-08-05
AU2052288A (en) 1989-02-09
DK439088A (da) 1989-02-08
JPH0578858B2 (ko) 1993-10-29
YU151988A (en) 1991-08-31
KR940003325B1 (ko) 1994-04-20
EP0306702A2 (en) 1989-03-15
ES2053640T3 (es) 1994-08-01
DE3889816D1 (de) 1994-07-07
NO174528C (ko) 1994-05-18
MX166611B (es) 1993-01-21
EP0306702A3 (en) 1990-08-29
EP0306702B1 (en) 1994-06-01
JPH0199147A (ja) 1989-04-18
NO883493L (no) 1989-02-08

Similar Documents

Publication Publication Date Title
KR890004230A (ko) 가상입력/출력 지령의 변환장치 및 방법
US4218743A (en) Address translation apparatus
US5317717A (en) Apparatus and method for main memory unit protection using access and fault logic signals
KR890008691A (ko) 데이타 프로세서 디바이스
JPH04247528A (ja) データ空間への共通アクセス装置及び方法
JP3219826B2 (ja) 情報処理装置
US20050144422A1 (en) Virtual to physical address translation
KR920013132A (ko) 우선변환 참조 버퍼
GB1142465A (en) Improvements in or relating to data processing systems
JPS5958700A (ja) 記憶保護判定方式
GB1242437A (en) Data processing system
US11467977B2 (en) Method and apparatus for monitoring memory access behavior of sample process
US5749093A (en) Enhanced information processing system using cache memory indication during DMA accessing
JPS61166652A (ja) 記憶保護例外による割込み発生方式
KR900005287A (ko) 데이타 제어 장치 및 그것을 사용하는 시스템
US3701107A (en) Computer with probability means to transfer pages from large memory to fast memory
KR860000595A (ko) 정보처리장치를 위한 메모리액세스 제어방식
KR880014471A (ko) 가상 머신 시스템용의 게스트 머신 실행 제어시스템
KR930002943A (ko) 마이크로프로세서 및 그것을 갖는 기억관리시스템
CA1308812C (en) Apparatus and method for main memory unit protection using access and fault logic signals
JPS6032221B2 (ja) アドレス変換方式
JPH04348442A (ja) アドレス変換装置
JPS58201157A (ja) バンクメモリの制御回路
KR900010565A (ko) 정보처리장치
JPH0378052A (ja) 仮想記憶管理方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990414

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee