JPH0199147A - 仮想入出力指令の変換装置および変換方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、一般にデータ処理分野に関し、特に更に安全
な入出力（Ｉ／Ｏ）システムを提供するだめの装置に関
する。

〔従来の技術および解決しようとする課題〕多数のユー
ザを相互に分離しかつユーザをオペレーティング・シス
テムから分離すためには、データ処理システムの保護が
必要となる。

保護とは、プログラム、プロセスのアクセス、あるいは
コンピュータ・システム資源に対するユーザのアクセス
を制御するための機構を指す。

保護は、基本的には内部の問題、即ちコンピュータ・シ
ステムに格納されたプログラムおよびデータに対するア
クセスを制御する要件である。

コンピュータの安全保護は、充分な保護システム、およ
びコンピュータが使用される外部環境の配慮を必要とす
る。安全保護とは、システムが強制されるポリシーに基
いて、コンピュータ・システム内部の主題による対象へ
のアクセスの調停である。保証とは、システムおよびそ
のデータの保全が維持される確実度である。

保全システムは、下記の如き能力を持たねばならない。

即ち、 １、アクセス制御−コンピュータのアクセスを試みる人
間／事物が確実にかつ信頼性を以て識別することができ
ること ２、プロセス制御の保全性−人間／事物が特定の機能に
限定され、かつユーザの分離が保証されねばならないこ
と ３、システム保護の違反が検出できること４、ユーザと
コンピュータ間のメツセージが秘匿でき、かつ牧童防止
が可能であること５、ハードウェアおよびソフトウェア
が牧童防止可能であること ６、システムが高い信頼性を以て設計できること こわらの能力の多くは、他の計算システム、典型的には
マサチューセッツ工科大学（ＭＩＴ）で使用中の「マル
チックス　（Ｍｕｌｔｉｃｓ　Ｍ　Ｉ　Ｔの商標）」お
よびＩｌｏｎｅｙｗｅｌ１社の安全保護通信プロセッサ
　（Ｓ（：ＩＭＰ）において見出される。

マルチックスは、安全保護の理由から特権リングのプロ
セスをメモリーに格納し、仮想アドレス指定を使用する
。しかし、マルチックス・システムは、仮想Ｉ／Ｏ指令
システムを使用することにより許される保護の利点を利
用していない。

ＴＷｒ記ＳＣＯＭＰシステムはまた、安全保護の理由か
ら特権リングにおけるプロセスをメモリーに格納し、仮
想アドレス指定を使用する。しかし、ＳＣＯＭＰはまた
、仮想Ｉ／Ｏ指令システムを使用することにより可能に
なる保護の利点を利用する。しかし、ＳＣＯＭＰは、物
理的なＩ／Ｏ変換に対する仮想Ｉ／Ｏを実施するための
個々の論理ボードを含んでいる。

（発明の目的） 従って、本発明の目的は、実現のコストが比較的安くか
つスループットが改善された安全保護入出力（Ｉ／Ｏ）
指令システムを備えたデータ処理システムの１足供にあ
る。

本発明については、特に頭書の特許請求の範囲に記載さ
れている。本発明の上記および他の目的および利点の理
解は、図面に関して以降の記述を参照することにより得
られよう。

本発明の方法が実施される方法、本発明の装置が構成さ
れる方法、およびその使用方法については、添付図面と
共に以降の詳細な記述を参照すれば最もよく理解できよ
う。図面においては、同じ参照番号は類似の要素を示し
ている。

（発明の要約） 本発明は、周辺装置に対しシステム・バス上に送出され
た入出力（Ｉ／Ｏ）指令のコンピュータ・システム内部
の多重レベルの安全保護を提供する。

システム・バス上に送出されるＩ／Ｏ指令は、装置を識
別する物理的なチャネル番号、および装置が実施する機
能を指示する機能制御コードとを含む。オペレーティン
グ・システムは、リング番号、仮想チャネル番号および
機能制御コードを含む仮想Ｉ／Ｏ指令を生成する。

ファームウェアは、仮想チャネル番号を物理的チャネル
番号に変換する前に仮想Ｉ／Ｏ指令について多数の検査
を行なう。物理的Ｉ／Ｏ指令が生成される前に行なわれ
るこれらの検査は、下記のものを含む。即ち、 ａ−ユーザがプロセスのアクセスのため特権が与えられ
ることを検証する ｂ−／ＯＬＤバツフアが２ＫＢの限度内にあることを検
証する Ｃ−記述子が有効でありかつユーザが装置に対するアク
セスを許容されることを検証するｄ−記述子を含むペー
ジのテーブルのサイズに対するＩ／Ｏ記述子の仮想チャ
ネル番号の場所を検証し、 ｅ−／ＯＬＤデータ・バッファがシステムのソフトウェ
アによりＩＯＬＤとしてマークされることを検証する これは、多数のレジスタおよびテーブルを用いて１つの
制御ストアの留保部分をアクセスして検証を行ない、仮
想アドレスから物理的アドレスへの変換を行なうファー
ムウェアによって行なわれる。

オペレーティング・システムは、メモリー記述子および
装置記述子のツリーを生成し、このデータ構造の情報に
対するポインタを記述子セグメントの基底レジスタに格
納する。この情報は、１つの記述子セグメントのページ
・テーブルの基底アドレスを指定する。仮想チャネル番
号の上位ビットの値を用いて、Ｉ／Ｏページ記述子ワー
ドの物理的メモリー・アドレスを与えるため基底アドレ
スに加えられるべき定数を決定する。

このＩ／Ｏページ記述子は、妥当性ビット、Ｉ／Ｏ記述
子テーブルのサイズ、およびＩ／Ｏ記述子テーブルの基
底アドレスを含む。この仮想チャネル番号は、Ｉ／Ｏ記
述子に対する指標として基底アドレスに加えられる。

Ｉ／Ｏ記述子は、妥当性ビット、読出しまたは書込み許
容ビット、リング・ブラケット・ビット、および物理的
チャネル番号を含んでいる。ファームウェアは、妥当性
ビットを検査し、適正な読出しまたは書込み操作を仮想
１／Ｏ指令が呼出すことを検証し、仮想Ｉ／Ｏ指令のリ
ング番号に対してリング・ブラケット・ビットを検証す
る。もし全てのこれらの検査が適正に行なわれるならば
、物理的チャネル番号が指令における仮想チャネル番号
を置換し、物理的Ｉ／Ｏ指令がシステム・バス上に送出
される。

記述子セグメントのページ・テーブル、および各ユーザ
毎のＩ／Ｏ記述子テーブルがある。

このため、オペレーティング・システムか１つのユーザ
の特権を容易に変更することを可能にする。

〔実施例〕

第１図は、各々が個々のインターフェースにより非同期
システム・バス２と接続された多くのサブシステムを員
む多重処理システムを示している。

これらサブシステムは、システム・バス・インターフェ
ース（Ｓ　Ｂ　Ｉ　）　２−／Ｏによりシステム・バス
２と接続された中央サブシステム（Ｃ３Ｓ）４と、５Ｂ
Ｉ２−／ＯＡによりシステム・バス２と接続されたＣ３
Ｓ　　４Ａとを含む。僅かに２つのｃｓｓｔ、、か見え
ないが、その各々のインターフェースによりシステム・
バス２に対していくつのＣ５Ｓでも接続することができ
る。ＳＢＩの各々は、米国特許第３，９９５，２５８号
の第９図に示される形式のバス・インターフェースの論
理回路を含む。

また、５ＢＩ２−８を介してシステム・バス２と接続さ
れているのは、システム管理機能（ＳＭＦ）２０である
。メモリー・サブシステム８が５ＢＩ２−２によりシス
テム・バス２と接続されている。多数の周辺コントロー
ラ１４、典型的には、ディスク・コントローラ、装置レ
コード・コントローラ、磁気テープ・コントローラ、通
信コントローラ等が、５ＢＩ２−４と類似するその各々
のＳＢＩにより、システム・バス２と接続することがで
きる。各周辺コントローラ１４はこれに多数の適当な装
置が接続されている。

各Ｃ３Ｓは、１つのキャッシュと、１つの制御ストアと
、２つの中央処理装置（ＣＰＵ）と、その各仮想メモリ
ー管理装置（ＶＭＭＵ）とを含む。Ｃ３Ｓ４は、ＣＰＵ
０４−２をそのＶＭＭＵＯ４−８と共に、またＣＰＵＩ
４−４をソノＶＭＭＵ　１　４−／Ｏ、制御ストア４−
１２およびキャッシュ４−６と共に有する。

２連ＣＰＵを備えたＣ８Ｓが開示されているが、本発明
は単一ＣＰＵを備えたシステムに内蔵し得ることが理解
されよう。

サブシステム間の全ての通信は、システム・バス２上に
指令を送出しかつアドレス指定されたサブシステムから
応答を受取る１つのサブシステムにより行なわれる。

５ＭＦ２Ｏは、システム１の初期化を制御する共に、多
くのシステムおよび環境の機能の監視を制御する。５Ｍ
Ｆ２Ｏは、５ＭＦ２Ｏにより受取られるＣＰＵの１つか
らのシステム・バス２からの指令でセットされる監視タ
イマーおよび実時間クロックを含む。５ＭＦ２Ｏは、シ
ステム・バス２上を最初クロックをセットするＣＰＵに
対して対応する指令を送出することにより、監視タイマ
ーが「０」に減分した時に応答する。更に、５ＭＦ２Ｏ
は電力および温度を監視し、もし電力または温度が予め
定めた限度を越えるならばサブシステムに警告する。Ｓ
、ＭＦ２０の作動については、米国特許出願第８６９，
１６４号「多重プロセッサ・システム用システム管理装
置」に記載されている。

このシステムは、物理的アドレスと仮想アドレスの双方
を支持する。はとんどのソフトウェア・ビジプルなアド
レスは仮想アドレスである。

ＶＭＭＵは、この仮想アドレスを物理的アドレスへ変換
する。物理的アドレスは、キャッシュまたはメモリーを
アドレス指定するためＣＰＵにより用いられる。イ列え
ば、ＣＰＵ０　４−２は仮想アドレスをバスＢＰ３８上
でＶＭＭＵＯ４−８に対して送出する。ＶＭＭＵＯは、
仮想ア、ドレスを物理的アドレスに変換し、物理的アド
レスをキャッシュ４−６およびメモリー８をバスＰＡ：
１９を介して送出する。もし物理的アドレスの内容がキ
ャッシュ４−６内に格納されているならば、このアドレ
スは唯ちにｃｐｕ。

４−２へ返送され、さもなければ、物理的アドレスを含
む指令が５ＢＩ２−／Ｏ、システム・バス２および５Ｂ
１２−２を介してメモリー８へ送出される。物理的アド
レス場所の内容は、５ＢＩ２−２、システム・バス２お
よび５ＢＩ２−／Ｏを介して、応答指令によりｃｐｕ。

４−２へ返送される。

オペレーティング・システム・ソフトウェア、ＣＰＵお
よびＶＭＭＵハードウェアおよび仮想Ｉ／Ｏ処理からな
る安全保護カーネルは、保全ＤＰＳ６　　ＰＬＵＳ製品
に対する基準モニターの構成である。この基準モニター
は、３つの保全要件を満たさねばならない抽象的概念で
ある。

それは、 １、目的に対する主題の完全な調停 ２、隔離、および ３、検証、である。

この完全な調停の特質は、メモリーに対する全ての要求
を調停する仮想メモリー管理装置により満たされる。こ
の調停手順もまた、アクセス許容検査を含む。仮想Ｉ／
Ｏファームウェアもまたこの要件の一部である。全ての
Ｉ／Ｏ指令は仮想的であり、あるアクセスの許容および
検査の手順に基いて許される。

隔離の特質は、ユーザのアプリケーション処理から安全
保護およびシステム処理を切離すハードウェア・リング
構造の使用により満たされる。

この特徴もまた、実行の定義域を許された許可と比較す
る基となるハードウェアおよびファームウェアにより強
化さね、記述子データ構造に含まれる。

検証の特質は、強化されるべき保全ポリシーの様式の有
無を問わない数学モデルと比較されてこれ１より検証さ
れる様式的な最上レベルの仕様の生成によフて満たされ
る。使用されるモデルは、「信頼されるコンピュータ安
全状態評価基準Ｊ　　（Ｄ　ＯＤ　５２００．２８−　
Ｓ　Ｔ　Ｄ　７１９１１１５年１２月）に記載されるよ
うに検査される許可レベルに依存する。

オペレーティング・システムによって生成されるＩ／Ｏ
指令は、仮想チャネル番号場よびリング番号を含む。フ
ァームウェアは、このリング番号および指令の妥当性を
検証し、メモリー８に格納されたＩ／Ｏ記述子テーブル
に関して、仮想チャネル番号を物理的チャネル番号へ変
換する。

物理的チャネル番号を含むＩ／Ｏ指令はシステム・バス
２上に送出される。物理的チャネル番号を認識する周辺
サブシステムが、指令の受入れを確認し、指令の機能制
御コード部分により指定される動作を行なう。

ＣＰＵおよびＶＭＭＵ（７）全マノ動作は、；ｅｌｌ　
ＩＩＩストア４−１２から読出される制御ストア・ワー
ドの選択されたビットにより；ｔ＋制御される。制御ス
トア４−１２は、仮想アドレスから物理的アドレスへの
変換を含む通常Ｃ５Ｓ動作を制御するためのＡ部分と、
現在ある仮想メモリー・システム内の仮想Ｉ／Ｏの構成
を制御するためのＢ部分とに分割される。

仮想Ｉ／Ｏ処理は、システム１の資源をユーザ定義域か
ら分離することにより、安全保護を行なう。このため、
Ｉ／Ｏ指令がシステム・バス２上を周辺サブシステムへ
送出される前に必要な許容検査が完了することを保証す
る。

第２Ａ図乃至第２Ｄ図は、システム・バス２上に送出さ
れるＩ／Ｏ指令を示している。第２Ｅ図は、リング番号
および仮想チャネル番号を有する仮想Ｉ／Ｏ指令、およ
び物理的チャネル番号を有する変換された物理的Ｉ／Ｏ
指令のフォーマットを示している。

本文中の表記ｒｌ　ＯＪの定義については第２Ａ図、第
２Ｂ図および第２Ｃ図を参照すること。

表記ｒ　ｌ　／　ＯＪは、第２Ａ図、第２Ｂ図、第２Ｃ
図および第２Ｄ図を参照すること、即ち表記ｒＩ／ＯＪ
はｒｏおよびＩＯＬＤを包含することになる。

第２Ａ図は、ＣＰＵにより生成される／Ｏ出力指令のフ
ォーマットを示している。システム・バス２上の信号は
、３２のアドレス信号０〜２３、Ａ−Ｈおよび３２のデ
ータ信号０〜３１を含む。

また、多くのｉ制御信号（図示せず）も含まれている。

ＩＯ出力指令に対しては、アドレス信号８〜１７が、分
散サブシステムの物理的チャネル番号を指示し、アドレ
ス信号！８〜２３が機能制御コードを指示する。データ
・ビット０〜３１が、チャネル番号により指定されるサ
ブシステムに対して転送される情報を指示１する。デー
タ・ビットは機能制御コードにより指示される如〈実施
する。

第２Ｂ図は、装置のチャネル番号を含むＣＰＵにより生
成される／Ｏ人力指令のフォーマット、およびＣＰＵに
より要求される情報を指示する機能制御コードを示して
いる。データ・ビット０〜９は、この指令を生成したＣ
ＰＵの物理的チャネル番号を指定する。データ・ビット
１６〜３１は装置に対する任意の情報を指示する。

第２Ｃ図は、／Ｏ人力指令に対する■０応答のフォーマ
ットを示している。ソースの物理的チャネル番号は、こ
の時は宛先の物理的チャネル番号である。データ・ビッ
ト０〜３１は、元の指令の機能制御コードにより要求さ
れる情報を指示する。第２Ｂ図のソース・チャネル番号
および第２Ｃ図の物理的チャネル番号の場合には、仮想
チャネル番号から物理的チャネル番号への変換が不要で
ある。

第２Ｄ図は、入出力ロード（ＩＯＬＤ）の出力指令の２
サイクルのフォーマットを示している。

最初のサイクルは１つのブロック転送の始動メモリー８
のアドレスを指定し、第２のサイクルはブロックにおけ
るワードの範囲即ち番号を指定する。

１６進数０９の機能制御コードが、１６のアドレス・ビ
ットＡ〜Ｈ５０〜７および１６のデータ・ヒツト０〜１
５により指定される３２ビツトのアドレスを示している
ことに注意されたい。

機能制御コートの１６進数ＯＤは、データ・ビットＯ”
ｗ１５が範囲を指定することを示している。アドレス・
ビット８〜１７は、両バス・サイクルの間の同じ装置の
チャネル番号を指定する。

第２Ｅ図は、仮想Ｉ／Ｏチャネル番号指令のフォーマッ
ト、および変換された物理的１／Ｏチヤネル番号指令の
フォーマットを示している。

第２Ａ図、第２Ｂ図および第２Ｄ図のアドレス・ビット
８〜１７により指定される物理的チャネル番号は仮想チ
ャネル番号２〜８および方向（Ｄ）ビット９から変換さ
れたものであることに注意。

残りのアドレスおよびデータ・ビットは、変換なしに転
送される。

Ｉ／Ｏチャネル番号は、１６進数０／Ｏ乃至３ＦＦまで
の範囲にある。ＣＰＵチャネル番号は、１６進数０００
乃至００Ｆの範囲内にある。

通信回線の如き全二重通信装置は、送受の回線のどちら
の半分がアドレス指定されつつあるかを識別する下位ビ
ット（Ｄ）を持つ２つのチャネル番号を使用する。

仮想チャネルはＯ〜６３の範囲にあり、１ページがカー
ネルのみのＩ／Ｏ記述子でありかつ１ページが共用され
たＩ／Ｏ記述子である。アクセスされるべきページは、
仮想チャネル番号のビット２　（ＭＳＢ）で決定される
。

テープ・ドライブの如き半二重通信装置は、論理値Ｏの
Ｄビットを使用して人力動作を指定し、また論理値１で
は出力動作を指定する。

カード・ソーダの如き単一方向性の装置は、論理値０（
偶数の機能；１制御コード）にセットされたＤビットを
有することになる。

リング保護は１組の階層的レベルの保護からなり、内側
から外側へＯｌｌ、２１、Ｎ−１と番号を付した１組の
Ｎ個の同心円と見做すことができる。円０に含まれるメ
モリー８のスペースはリング０と呼ばれ、円１と２の間
に含まれるメモリー８のスペースはリング２と呼ばれる
。

１つのプロセスの各セグメントが、メモリー８の１つの
リングに置かれる。１つのセグメントが中心に近付く程
、その保護および特権が大きくなる。番号Ｏ１１，２，
３が付された４つのリングがＣ３Ｓにより保持され、リ
ング０は最も大きな特権が与えられ、リング３は最も小
さな特権が与えられている。

Ｉｌｏを除くオペレーティング・システムの安全保護カ
ーネルはリングＯに駐在する。メモリー管理のプロセス
のスケジューリンクは、リングｌに馬１在する。認めら
れたソフトウェアはソング２に駐在する。認められたソ
フトウェアは、１つの安全保護あるいは安全保護カーネ
ルにより強化された保全性に抵触し得る。認められたソ
フトウェアはまた、高い保全性を要求する機能を提供す
る。ユーザのアプリケーションは最も低い特権のリング
３にあり、認められないリング２０安全保護カーネルの
インターフェース・バラゲージにより支持されている。

アプリケーション・ソフトウェアは、認められたソフト
ウェアの先に実行することができる。

ユーザはオペレーティング・システムにより１つの分類
が与えられる。この分類は未整理、秘密、および極秘で
ある。このため、特定のリングにおけるプロセスに対す
るユーザのアクセスを与える。極秘の分類を存するある
ユーザがリング１に対するアクセスが許されるものとす
れば、秘密のユーザはリング２に対するアクセスが許さ
れ、未整理のユーザはリング３に対するアクセスが許さ
れ、次いで下記のルールが妥当する。ユーザは読出しが
できない、即ちリング２におけるプロセスに対するアク
セスが許された秘密の分類を有するユーザはリング１あ
るいはリングＯにおけるプロセスは読出すことができな
い。ユーザは書込みができない、即ち秘密の分類を持つ
ユーザはリング３にプロセスを計込むことはできない。

１つの手順が、そのリング・ブラケットと呼ばれる３つ
のリング番号Ｒ１、Ｒ２およびＲ３と関連させている。

もしＲ３＞Ｒ２ならば、この手順はＲ３より上位でない
リングからアクセスできるリングＲ２に対するゲートで
ある。

もしＲ２＝Ｒ３ならば、この手順はゲートではない。

第３図は、本発明の一部をなすＶＭＭＵおよびｃｐｕの
一部を示している。ＶＭＭＵＯ４−８およびＶＭＭＵＩ
　　４−ＩＱ、ならびにＣＰＵ０４−２およびＣＰＵＩ
　　４−４が重複であることに注意されたい。従ってＶ
ＭＭＵｏ　　４−８およびＣＰＵ０　４−２が本発明の
記述のために使用されることになる。しかし、本発明は
ＶＭＭＵＩ　　４−／ＯおよびＣＰＵＩ　　４　−　４
でも等しく良好に作動し得る°ことが理解されよう。

ＣＰＵ０　４−２のレジスタ・ファイル４６は、６４個
の３２ビツト・、レジスタを含む。これらレジスタの機
能については、米国特許出願第７２２．２：１７号「単
一半導体チップにおけるマイクロプロセッサ」に記載さ
れている。また、ＶＭＭＵＯ４−８（７４−８（７）Ｖ
：ＪＯにおイテ専用化される記述子のセグメントの基底
レジスタも含まれている。

演算子はＢＰババス８がら受取られ、データ・イン・レ
ジスタ２６に格納され、バス４０．演算論理装置（ＡＬ
Ｕ）４８、Ｂｌバス４４、またはシフタ２４およびＢｌ
バス４４を介して、レジスタ・ファイル４６の１つのレ
ジスタに格納される。算術演算は、１つの演算子をＡバ
ス４２に、また別の演算子をＢバス４０１に読込み、両
演算子をその各々のＡＬ０４＋１の入力に加えることに
より、レジスタ・ファイル４６における２つの演算子に
ついて行なわれる。

Ａ　Ｌ　Ｕ　４Ｂは、ｆｔ＋制御ストア４−１２の信号
（図示せず）により指定される算術演算を行なう。

算術４１（算の結果は、Ｂｌバス４４を介し、あるいは
シフタおよびＢｌバス４４を介してレジスタ・ファイル
４６へ書戻される。

：（２ヒ゛ツトのＱレジスタ２２は、ＡＬＵ４Ｂの折Ｊ
長として６４ビツト演算子を処理するように働く。

Ｑレジスタ２２はまた、２進数の乗除算命令の間部分積
および部分商を格納する。シフタ２４は、Ｑレジスタ２
２およびＡＬＵ４８と共に作動して、１３４ビツトのシ
フト操作を実行する。制御ストア４−１２からの制御信
号（図示せず）は、レジスタ・ファイル４４、ＡＬＵ４
８、シフタ２４、Ｑレジスタ２２およびデータ・イン・
レジスタ２６の全ての動作を制御する。

ＶＭＭＵＯ４−８は、制御ストア４−１２の信号を受取
り３２ビツトの仮想メモリーのランダム・アクセス・メ
モリー（ＶＭ−ＲＡＭ）：ｔ。

の２８の場所の１つをアドレス指定するデコーダ３２を
答む。本発明のＤ　Ｓ　Ｂ　Ｒ５４の部分は、ＶＭ−Ｒ
ＡＭＩＯの２つの場所に格納される。情報は、ＢＰババ
ス８、ＢＰクラッチ５および内部バス：１４からＶＭ−
ＲＡＭ３０ヘロードされる。制御信号（図示せず）は、
ラッチ３６の入出力を制御する。

第４図は、第２Ｅ図に示されるように仮想Ｉ／Ｏ指令を
物理的Ｉ／Ｏ指令に変換するだめの論理のフローを示し
ている。

オペレーティング・システムは、どのユーザが装置に対
してアクセスしたかを定義する各装置に対するアクセス
■制御リストを維持する。

１つのプロセスが１つの新しい装置をアドレス指定する
ことが必要な時常に、オペレーティング・システムは目
標装置のリストを調べてプロセスに対するアクセスが許
容されるかどうかを判定する。もしアクセスが許される
ならば、オペレーティング・システム５ｏが、メモリー
８の１つの場所に格納される仮想Ｉ／Ｏ指令５２を生成
して、以降の情報をＶＭ−ＲＡＭ：／Ｏの場所に格納さ
れるＤＳＢＲ５４にロードする。

もしセットされるならば、ビットＯは、新しいスタック
が用いられるべきことを示し、呼出しおよび戻り命令が
許される。これは、本発明の一部をなすものではなく、
従ってこれ以」二記述しない。

もしセットされるならば、ビットｌは、仮想Ｉ／Ｏ指令
がオペレーティング・システム５ｏにより生成されるこ
とを示す。

ビット４−２３は、メモリー８における物理的ページの
フレーム基底アドレスを指定する。

しかし、ビット２４〜３１は、この基底アドレスをオフ
セットして、記述子のセグメント・ページ・テーブル５
６が１つのモジュールの４ワード境界で始動１−ること
を許容する。

記述子のセグメント・ページ・テーブル５６は、通常の
仮想メモリー・アドレスから物理的メモリー・アドレス
への変換において用いられる４ページの記述子ＰＤＯ乃
至ＰＤ３を含む。

この通常の操作はまた、ＩＯＬＤの範囲指令の処理も含
む。

記述子セグメント・ページ・デープル５８はまた、１つ
のＩ／Ｏページ記述子４および１つのＩ／Ｏページ記述
子５を含む。仮想チャネル番号の上位ビットの状態（仮
想Ｉ／Ｏ指令のビット２）は、１６進数８がオフセット
基底アドレスに加算されてＩ／Ｏページ記述子４を見出
すことを指定する。１６進数Ａは、オフセット基底アド
レスに加算されてＩ／Ｏページ記述子５を見出す。

Ｉ／Ｏページ記述子４は、６４１／Ｏ記述子（図示せず
）のテーブルを指示し、Ｉ／Ｏページ記述子５は６３乃
至　＋２７として識別されるｂ４のＩ／Ｏ記述子のテー
ブルを指示する。Ｉ／Ｏ記述子は、典型的にはＩ／Ｏペ
ージ記述子５により選択されるものである。

１２）１のＩ／Ｏ記述子は、６４の大城記述子および６
４の局所記述子に分けられる。大城記述子は、システム
の装置記述子と見做さね、安全保護カーネルがプロセス
内にカーネル・ファイル・システム装置のアクセスを許
容するため使用される。局所記述子は、プロセスに対し
てはｔ’７−　Ｊｌ＋と定義され、安全保護カーネルに
よりプロセスのアドレス・スペースにマツプされるユー
ザｒ７゜装置と関連させられる。

Ｉ／Ｏページ記述子５における情報は下記の如くである
。

ビット０は、妥当なＩ／Ｏページ記述子を表示する妥当
な標識（Ｖ）を指定する。　ピッ　ト　ｌは、ページが
アクセスされたことを示す標識（Ｕ）を指定する。

ビット２は、ページが修正されたことを示す修正標識（
Ｍ）を指定する。

ビット４〜２３は、Ｉ／Ｏ記述子テーブル５Ｂの物理的
ページ・フレーム番号アドレスを指定する。

ビット２６〜３０は、Ｉ／Ｏ記述子デープル５８におけ
る仮想装置記述子の数を指定する。もし仮想チャネル番
号がｌ／Ｏｉ置のテーブル・サイズより大きければ、誤
りが表示される。

物理的ページ・フレーム番号は、Ｉ／Ｏ記述子デープル
５（１のメモリー８の基底アドレスを指定する。仮想チ
ャネル番号ビット２〜８は、Ｉ／Ｏ記述子デープル５８
におけるＩ／Ｏ記述子を指示する。

Ｉ／Ｏ記述子は、プロセスが装置に対してイｒする読出
しまたは１寸込み操作のためのアクセス権、および装置
の物理的チャネル番号を定義する。Ｉ／Ｏ記述子におけ
る他の情報は下記の如くである。

ビットＯ１妥当な標識（Ｖ）は、もしｒＱＪであればＩ
／Ｏチ＼・ネル誤りを示１−（トラップ３７）。

ビットｌ、読出し許容標識（Ｒ）は、もしこのビットが
１乃至読出し操作を指示する／ＯＬＤ命令を許容し、プ
ロセスはＲ２より小ざいかあるいはこれと等しいリング
番号で実行されつつある。もしこのアクセス検査が満た
されなければ、Ｉ／Ｏチャネルのアクセス誤り（トラッ
プ３８）が表示される。

ビット２、書込み保護標識（Ｗ）は、もしビットが１乃
至書込み操作を指示するＩＯＬＤを許容し、プロセスは
Ｒ１より小さいかあるいはこれと等しいリングで実行さ
れつつある。

もしこのアクセス検査が満たされなければ、Ｉ／Ｏチャ
ネルのアクセス誤りが表示される。

／ＯＬＤ命令の場合は、ビット４および５、Ｒ１がこの
装置の媒体に対するｉ！）込みブラケットの最も大きな
リング番号を指定する。ビット６および７、Ｒ２は、こ
の装置に対する読出しブラケットの最も大きなリング番
号を指定する。

Ｉ／Ｏ命令の場合は、ビット４および５、Ｒ１は、この
装、置に対する制御ブラケットの最も大きなリング番号
を指定する。

ビット１６〜２２は零でねばならず、ビット２：）〜：
１１プラス仮想チャネル番号の元の指令ビットＤは、指
令が読出し指令であるか書込み指令であるかに拘らず、
Ｉ／Ｏ装置の物理的チャネル番号を構成する。

Ｄ　Ｓ　Ｂ　Ｒ５４は、一義的なフレーム番シ）でロー
ドされ、各ユーザ毎にオフセットされる。従って、ＤＳ
ＢＲビット４−３１は、一義的な記述子セグメント・ペ
ージ・デープル５１ｉを指示する。

ユーザの数と同じ数の記述子セグメント・ページ・テー
ブル５６がある。また、各ユーザ１ルに−・人的なプロ
セス記述子セグメント６ｏがある。

システム１に対する総メモリー・サイズは、１６メガバ
イトまでの物理的メモリーおよび２ギガバイトの仮想メ
モリーである。メモリー８がこの物理的メモリー・バイ
トを格納し、多くの許容１）記憶装置が仮想メモリー・
バイトを格納する。

１つのセグメント・サイズは、２メガバイト以下である
。１つのプロセスは、／Ｏ２４以下のセグメントを含む
。１ページは、セグメント当たり／Ｏｚ４ページまでの
２にバイトを含む。仮想アドレスは、ｌＯビビッのセグ
メント番号、および２０ビツトの変位として表わされ、
これはＤＳＢＲ５４の内容および以降のテーブルとの関
連において、所要の２倍精度ワード（３０ビツト）のメ
モリー８の物理的アドレスを生成する。

１つのプロセスの全ての記述子を保有する一人的なプロ
セスの記述子セグメントにおいては、記述子セグメント
・ページ・テーブル５６は、セグメント記述子（ＳＤ）
Ｏ〜２５５を指示する記述子（ＰＤ）Ｏ、Ｓ　Ｄ　２５
６〜５１＋を指示するＰ’ＤＩ、Ｓ　Ｄ　５１２〜７６
７を指示するＰＤ２、および５Ｄ７６８〜ｌ０２３を指
示するＰＤ３を含ノνでいる。

ＰＤＯ乃至−ＰＤ３は各々、その各々のセグメント記述
子テーブルを指示する。このセグメント記述子テーブル
の内容は、も１７ページが付されていれば、ページ記述
子のテーブルを指示する。このページ・テーブルは、オ
ペレーティング・システムにより生成される仮想アドレ
スと対応する主記憶装置８における物理的アドレスを保
有する記述子を格納している。

これが、仮想メモリー・アドレスを物理的メモリー・ア
ドレスに変換するための通常のシステム動作である。

通常の動作中、第２Ｄ図のＩＯＬＤ範囲指令が下記の如
くに処理される。

記述子セグメント・ページ・テーブル５６の選択された
ページ記述子、例えばＰＤＩは、プロセッサの記述子セ
グメント６０のページ番号がロードされる。各プロセッ
サの記述子セグメント。

６０は、ページ当たり　２５６のセグメント記述子を含
む。妥当性（Ｖ）ビットに加えて、ビット１は特権標識
（ＰＲ）である。もしセットされるならば、特権命令の
実行はリング０にある場合のみ許される。もしセットさ
れなければ特権命令は許されず、特権命令に遭遇するな
らば、トラップ１３が呼出される。ＩＯＬＤ（／Ｏ）ビ
ット２がセットされれば、こえが直接メモリー・アクセ
ス（ＤＭＡ）転送のためのＩＯＬＤバツフア・セグメン
トがあることを示す。もしセットされず、ＩＯＬＤ命令
が実行されてこのセグメントを指示するならば、保護さ
れたメモリー・トラップ１４が呼出される。

ページ番号ビット４乃至２２、プラス、プロセッサ記述
子セグメント６０のオフセット・ビット２３乃至３Ｉは
、／Ｏ２４の３２ビツト・ページ記述子を格納するＩＯ
ＬＤバツフア・セグメント・ページ・テーブル６２の選
択されたページ記述子（ＰＤＸ）を指示する。

ビットＯ１１および２（Ｖ、ＵおよびＭ）は先に述べた
。ＩＯＬＤバツフア・セグメント・ページ・テーブル６
２のページ番号ビット４乃至２３は、メモリー８におけ
るＩＯＬＤバツフア・セグメント・ページ・フレーム６
４を指示する。

最大バッファ・ページ・サイズは、もしＩＯＬＤバツフ
ア・セグメント・プログラム・テーブル６２のページ番
号がページ・フレーム６４の基底アドレスを指示するな
らば、２０４８バイトとなる。

もしこの基底アドレスが一回のオフセットにより増分さ
れるならば、ページ間に跨がることが許されないため、
レンジは２０４８バイトより小さくなる。

ユーザが仮想Ｉ／Ｏから物理的Ｉ／Ｏへ初めて変換する
間、記述子セグメント・ページ・テーブル５６の内容の
一部およびＩ／Ｏ記述子テーブル５１１の内容の一部が
キャッシュ４−６へ移されることが判るであろう。同じ
ユーザに対して要求される以上のＩ／Ｏ指令の変換は、
比較的遅いメモリー８の速度ではなくキャッシュ４−６
の速度で行なうことができる。

第５図の記述においては、第２Ａ図乃至第２Ｃ図の指令
が／Ｏ指令と呼ばれ、第２Ｄ図の指令は／ＯＬＤ指令と
呼ばれる。ファームウェアは、／ＯＬＤ指令としてＩＯ
ＬＤ指令の両方サイクル　−な取扱うことになる。従っ
て、Ｉｌｏの表示は■０とＩＯＬＤの両方を指す。

第５図は、仮想Ｉ／Ｏファームウェアの個を示すフロー
図である。ＣＰＵ０　４−２がソフトウェア命令を実行
し、これが更に仮想１／Ｏチャネル番号を物理的Ｉ／Ｏ
チャネル番号へ変換するため制御ストア４−１２の８部
分をアドレス指定する。

判断ブロック７２は、ＤＳＢＲ５４の内容のビット１を
テストし、もしこれが仮想Ｉ／Ｏ動作でなければ、ブロ
ック７４へ分岐する。判断ブロックは、第３図のレジス
タ・ファイル４６に情報を送り、ＡＬＵ４８およびシフ
タ２４において呼出された動作を実施し、その結果をレ
ジスタ・ファイル４６に戻することにより構成され、こ
こでファームウェアに対して使用できる。これは、内容
ソート４−１２からの信号により行なわれる。ブロック
７４は、指令が物理的チャネル番月を持つとして解釈し
、ＣＰＵ０　４−２をして指令を直接システム・バス２
上に送出させる。さもなければ、判断ブロック７日は、
ＣＰＵ０　４　−　２　　が実行中のメモリーにおける
Ｉ／Ｏ命令のその時のリング番号のビット０および１を
読出ず。もしこれが特権命令てなければ、即ち、リング
０またはリング１の命令でなければ、ブロック７８はト
ラップ１３を呼出してオペレーティング・システムにプ
ロセスを停止することを通知する。

さもなければ、ブロック８０は、記述子セグメント・ペ
ージ・テーブル（ＤＳＰＴ）５ＢのＩ／Ｏページ記述子
４または５についてメモリー８の場所をａｌ算′１−る
。これは、仮想チャネル番ｔ′Ｊの十位ビット（ビット
２）の状態に従って、」１Ｌ底アドレス（記述子セグメ
ント基底レジスタ５４のビット４〜３１）を１６進数８
または１６進数Ａに加算するＣＰＵ０４−２によって行
なわれる。

ブロック８２は−、メモリー８の場所からＩ／Ｏページ
記述子を取出し、これを第３図のｃｐｕ。

４−２のレジスタ・ファイル４６の作業レジスタに格納
する。

判断ブロック８４は、Ｉ／Ｏページ記述子の妥当（Ｖ）
ビットＯをテストする。この妥当ビットが真であること
は、ページがメモリー８にあることを示している。もし
頁でなければ、ページの誤りが生じて、オペレーティン
グ・システムに対しページをメモリー８に入れるよう２
に指示する。ページは通常はディスク・サブシステムに
ある。ブロック８６は、この時、ハードウェアにより構
成される標準的なページ誤りルーチンを呼出ずことにな
る。

さもなければ、ブロック８１１は、記述子セグメント・
ページ・デープル５６からのＩ／Ｏページ記述子をＣＰ
Ｕ０　４−２のレジスタ・ファイル４６の作業レジスタ
に格納する。Ｉ／Ｏ記述子のメモリー８における場所は
、Ｉ／Ｏページ記述子の物理的ページ・フレーム番号に
仮想チャネル番号を加えることにより生成される。

判断ブロック９０は、Ｉ／Ｏページ記述子に格納された
テーブル・サイズを仮想チャネル番号と比較して、Ｉ／
Ｏ記述子テーブル５８が仮想チャネル番号を収容できる
ことを確認する。

もし仮想チャネル番号がこのサイズよりも大きければ、
ブロック９２がトラップ：１７を呼出してｌｒｔり表示
された仮想チャネル番号を表示する。

もしＩ／Ｏ記述子テーブル５８が充分に大きければ、ブ
ロック９４はメモリー８からＩ／Ｏ記述子を取出し、こ
れをＣＰＵ０　４　−　２　　のレジスタ・ファイル４
６の作業レジスタに格納する。

判断ブロック０６は、Ｉ／Ｏ記述子の妥当（Ｖ）ビット
０をテストし、もしこのビットがリセットされてＩ／Ｏ
誤りトラップ番号：１７を表示するならば、ブロック９
１１へ分岐する。

さもなければ、ブロック／Ｏ０は仮想Ｉ／Ｏ指令のリン
グ・ビット０および１かＲｃ　ｒ　ｒを計算する。

Ｒ６４，は、ＩＯＬＤまたはＩ／Ｏ指令を構成する指令
が格納されるリングの最大値（最も小さな特権がり、え
られる）である。

判断ブロック／Ｏ１は、指令を開始したメモリー８にお
ける命令の命令コード・フィールドを調べることにより
、仮想Ｉ／Ｏ指令がＩＯ指令（第２Ａ図、第２Ｂ図また
は第２Ｃ図）、あるいはＩＯＬＤ指令（第２Ｄ図）のい
ずれであるかをテストする。もしこの命令が！０指令を
求めるならば、判断ブロックｌＯ′３は値Ｒｅｒ、をＩ
／Ｏ記述子に照してテストする。もし値。１．がＲ１よ
りも大きければ、ブロック／Ｏ５はトラップ３８のＩ／
Ｏアクセス誤り操作を開始する。もし値Ｒｅ　ｒ　ｒが
Ｒ１より小さいかあるいはこれと等し ければ、ファームウェアはブロック＋１８へ分岐　。

し、このブロックは仮想チャネル番号をＩ／Ｏ記述子デ
ープル５１＋のＩ／Ｏ記述子からの物理的チャネル番号
と置換する。

判断ブロック］０２は、仮想Ｉ／Ｏ指令のＤビット９を
テストする。もしビット９が装置人力指令を示すならば
、判断ブロック／Ｏ８はＩ／Ｏ記述子のＲビット１がセ
ットされるか、また値Ｒ６，，がＩ／Ｏ記述子のＲ２の
ビット６および７より小さいかこれと等しいかをテスト
する。

もしそうであれば、ブロック図０はＭビット２を／ＯＬ
Ｄバツフア・ページ記述子にセットする。

もしそうでなければ、ブロック／Ｏ６はファームウェア
のアクセス検査を介してアクセスの３で（９３８を求め
る。

もし判断ブロック／Ｏ２が、仮想／ＯＬＤ指令における
Ｄビットの状態をテストすることにより装置の出力指令
を表示したならば、判断ブロック／Ｏ４がＩ／Ｏ記述子
のＷビットがセットされ値Ｒ，，，，がＩ／Ｏ記述子の
Ｒ１（ビット４および５）より小さいかあるはこれと等
しいことをテストする。さもなければ、ブロック／Ｏ１
ｉがトラップ３＋１を生成する。

ブロック１／ＯはＩ／Ｏページ記述子の修正子（Ｍ）ビ
ット（ビット２）をセットする。

判断ブロック１１２は、プロセッサの記述子セグメント
（Ｐ　Ｄ　Ｓ　）　６０に置かれるｒＯＬＤバッファに
対するセグメント記述子におけるＩ／Ｏビット２がセッ
トされるかどうかをテストする。もしセットされなけれ
ば、ブロック１１４がトラップ１４の保護の抵触ルーチ
ンを呼出す。

さもなければ、判断ブロック１１６が、定数（２０４８
）を第２Ｄ図の第２のサイクル範囲の範囲データ・フィ
ールドのビットＯ〜１５と比較することにより、ＩＯＬ
Ｄバツフア・サイズが２０４８バイトより小さいかこれ
と等しいかをテストする。この範囲がページに跨がらな
いことを保証するため、ファームウェアは、第２Ｄ図の
範囲プラス、オフセットが２０４８より大きくないこと
を調べる。このオフセットは、通常の仮想アドレスから
物理的アドレスへの変換中に計算される。

もしどちらかのテストの答が得られなければ、ブロック
＋１４がトラップ１４の保護抵触ルーチンを呼出ず。

もし両方のテストが成功すれば、ブロック＋１８が仮想
Ｉ／Ｏ指令の仮想チャネル番号をＩ／Ｏ記述子に含まれ
る物理的チャネル番号と置換する。

ファームウェアは、次にブロック７４へ分岐し、ＩＯま
たはＩＯＬＤ指令が通常の指令として処理され、第１図
のシステム・バス２と接続されたサブシステムにより通
常の指令として取扱われる。

本発明についてはその望ましい実施態様に関して示し記
したが、当業者には、本発明の主旨および範囲から逸脱
することなく、形態および細部における上記および他の
変更がｉｉｆ能であることが理解されよう。

【図面の簡単な説明】

第１図はデータ処理システムの全体ブロック図、第２Ａ
図乃至第２Ｅ図は入出力指令のフォーマットを示す図、
第３図は仮想メモリー管理および中央処理装置を示す部
分ブロック図、第４図は安全保護人出カシステムのレジ
スタおよびテーブルを示すブロック図、および第５図は
仮想人出カフアームウェアの構成を示すフロー図である
。 １・・−％　ｒｅｔ、　ｍ理システム、２・・・システ
ム・バス、２−／Ｏ・・・システム・バス・インターフ
ェース（ＳＢＩ）、４・・・中央サブシステム（ＣＳＳ
）、４−２・・・中央処理装置（ｃｐｕ）ｏ、４−６・
・・キャッシュ、４−８．４−１Ｏ・・・仮想メモリー
管理装置（ＶＭＭＵ）、４−１２・・・制御ストア、１
４・・・周辺コントローラ、２０・・・システム管理機
能（ＳＭＦ）、２２・・・Ｑレジスタ、２４・・・シフ
タ、２ｔｉ・・・データ・イン・レジスタ、３０・・・
仮想メモリーのランダム・アクセス・メモリー（ＶＭ−
ＲＡＭ）、３２・・・デコーダ、：１４・・・内部バス
、：１６・＝　Ｂ　Ｐ　ラｔヂ、３＋１−Ｂ　Ｐバス、
４　［＋　・・・バス、４２・・・Ａバス、４４・・・
Ｂｌバス、４６・・・レジスタ・ファイル、４８・・・
演算論理装置（ＡＬＵ）、！’ｉ０・・・オペレーティ
ング・システム、５４・・・ＤＳＢＲ，５Ｂ、５８・・
・記述′ｒ−セグメント・ページ・テーブル、６０・・
・プロセス記述子セグメント、６２・・−ＩＯＬＤバッ
ファ・セグメント・ページ・テーブル、６４・・・ＩＯ
ＬＤバツフア・セグメント・ページ・フレーム。 Ｆ／６４ （ゼの？） Ｆ／６５ （ぞの１） Ｆ／６５ （ぞの２） 手続補正書 １．事件の表示 昭和６３年特許願第１９７８１９号 ２、発明の名称 仮想入出力指令の変換装置および変換方法３、補正をす
る者 事件との関係　　特許出願人 適正な図面

Claims (1)

1. 【特許請求の範囲】 １、仮想Ｉ／Ｏ指令を物理的Ｉ／Ｏ指令へ変換する装置
   において、 装置を識別する仮想チャネル番号を含む仮想Ｉ／Ｏ指令
   を格納する第１の手段と、 ユーザを識別する記述子セグメントを格納 する第２の手段と、 該第１および第２の手段と接続され、前記 チャネル番号および前記記述子セグメントの第１の部分
   に応答して、前記ユーザが使用できる一連の装置を識別
   するＩ／Ｏページ記述子を見出す第１のテーブル手段と
   、 前記第１の手段および前記第１のテーブル 手段と接続され、前記チャネル番号および前記Ｉ／Ｏペ
   ージ記述子に応答して、前記装置を識別する物理的チャ
   ネル番号を含むＩ／Ｏ記述子を見出す第２のテーブル手
   段と、 前記第１の手段および前記第２のテーブル 手段と接続され、前記仮想チャネル番号を前記物理的チ
   ャネル番号により置換することにより、前記物理的Ｉ／
   Ｏ指令を生成する第３の手段とを設けることを特徴とす
   る装置。 ２、ユーザにより要求される仮想Ｉ／Ｏ指令を物理的Ｉ
   ／Ｏ指令へ変換する手段において、装置を識別する仮想
   チャネル番号を含む仮想Ｉ／Ｏ指令を格納する第１の手
   段と、 記述子セグメントを格納する第２の手段とを設け、該記
   述子セグメントは、前記ユーザを識別する第１のフィー
   ルドを含み、 前記第１および第２の手段と接続され、 前記第１のフィールドの内容および前記仮想チャネル番
   号の第１の部分に応答してＩ／Ｏページ記述子を見出す
   第１のテーブル手段を設け、該Ｉ／Ｏページ記述子は前
   記ユーザが使用できる各装置を識別する第２のフィール
   ドを含み、 前記第１の手段および前記第１のテーブル 手段と接続され、前記第２のフィールドおよび前記仮想
   チャネル番号の内容に応答して、 Ｉ／Ｏ記述子を見出す第２のテーブル手段を設け、該Ｉ
   ／Ｏ記述子は前記装置を識別する物理的チャネル番号を
   含む第３のフィールドを含み、 前記第１の手段と接続され、前記仮想チャ ネル番号を前記物理的チャネル番号により置換すること
   によって前記物理的Ｉ／Ｏ指令を 生成する第３の手段を設けることを特徴とする装置。 ３、ユーザにより要求される仮想入出力 （Ｉ／Ｏ）指令を装置を識別する物理的Ｉ／Ｏ指令へ変
   換する装置において、 前記装置を識別する仮想チャネル番号と、 前記ユーザの特権を識別する第１のリング番号とを含む
   前記仮想Ｉ／Ｏ指令を格納する第１の手段と、 前記ユーザを識別する第１のフィールド を含む記述子セグメントを格納する第２の手段と、 前記第１および第２の手段と接続され、 前記第１のフィールドの内容および前記仮想チャネル番
   号の第１の部分に応答してＩ／Ｏページ記述子を見出す
   第１のテーブル手段とを設け、該Ｉ／Ｏページ記述子は
   、前記ユーザにアクセスし得る一連の装置を識別する第
   ２のフィールドを含み、 前記第１の手段および前記第１のテーブル 手段と接続され、前記仮想チャネル番号および前記第２
   のフィールドの内容に応答してＩ／Ｏ記述子を見出す第
   ２のテーブル手段を設け、該Ｉ／Ｏ記述子は、第２のリ
   ング番号と、前記装置を識別する物理的チャネル番号と
   を含む第３のフィールドとを含み、 前記第１の手段および前記第２のテーブル 手段と接続され、前記第２のリング番号が前記第１のリ
   ング番号より大きいかあるいは等しいことを検証するこ
   とにより、前記ユーザが前記装置に対して特権アクセス
   を持つことを検証する比較手段と、 該比較手段、前記第１の手段および前記 第２のテーブル手段と接続され、前記仮想チャネル番号
   および前記第１のリング番号を前記物理的チャネル番号
   で置換することにより前記物理的Ｉ／Ｏ指令を生成する
   第３の手段を設けることを特徴とする装置。 ４、ユーザにより要求される仮想Ｉ／Ｏ指令を、装置を
   識別する物理的Ｉ／Ｏ指令へ変換する装置において、 前記装置を識別する仮想チャネル番号、 前記ユーザの特権を識別する第１のリング番号、および
   読出しまたは書込み操作を表示する指令ビットを含む前
   記仮想Ｉ／Ｏ指令を格納する第１の装置と、 指令が仮想Ｉ／Ｏ指令であることを示す 第１の状態、および前記指令が物理的Ｉ／Ｏ指令であり
   かつこれ以上の動作が要求されないことを示す第２の状
   態におけるＩ／Ｏ識別子を含む記述子セグメントを格納
   する第２の手段と、 前記第１および第２の手段と接続され、前記第１のフィ
   ールドの内容および前記仮想チャネル番号の第１の部分
   に応答して、前記ユーザに対しアクセスし得る一連の装
   置を識別する第２のフィールドを含むＩ／Ｏページ記述
   子を見出す第１のテーブル手段と、 前記第１の手段と接続され、前記第２の フィールドの内容および前記仮想チャネル番号に応答し
   て、読出しビットまたは書込みビット、第２のリング番
   号、および前記装置を識別する物理的チャネル番号を含
   むＩ／Ｏ記述子を見出す第２のテーブル手段と、 前記第２のリング番号が前記第１のリング 番号よりも大きいかあるいは等しいことを検証すること
   により、前記ユーザが前記装置に対して特権アクセスを
   持つことを検証し、更に第１の状態における前記指令ビ
   ットが第１の状態における前記読出しビットの状態と等
   しくかつ第２の状態における前記指令ビットが前記 書込みビットの状態に等しいことを検証する比較手段と
   、 該比較手段、前記第１の装置および前記 第２のテーブル手段と接続され、もし比較の結果が、物
   理的Ｉ／Ｏの読出しまたは書込み指令が前記読出しビッ
   トまたは前記書込みビットと比較し得ること、および前
   記ユーザが前記装置に対する特権アクセスを持つことを
   示すならば、前記仮想チャネル番号および前記第１のリ
   ング番号を前記物理的チャネル番号で置換する第３の手
   段とを設け、 システム・バス上に転送するため、前記 物理的Ｉ／Ｏ指令を生成することを特徴とする装置。 ５、ユーザにより要求される仮想ＩＯＬＤ指令を、装置
   を識別する物理的ＩＯＬＤ指令へ変換する装置において
   、 前記装置を識別する仮想チャネル番号と、 前記ユーザの特権を識別する第１のリング番号と、転送
   されるデータ・ブロックのサイズを指定する範囲とを含
   む前記仮想ＩＯＬＤ指令を格納する第１の手段と、 前記ユーザを識別する第１のフィールド を含む記述子セグメントを格納する第２の手段と、 前記第１および第２の手段に接続され、 前記第１のフィールドの内容および前記仮想チャネル番
   号の第１の部分とに応答してＩ／Ｏページ記述子を見出
   す第１のテーブル手段とを設け、該Ｉ／Ｏページ記述子
   は前記ユーザに対してアクセスし得る一連の装置を識別
   する第２のフィールドを含み、 前記第１のテーブル手段は更に、前記デー タ・ブロックを格納するバッファの基底アドレスを指定
   するページ記述子手段を含み、 前記第１の手段および前記第１のテーブル 手段と接続され、前記仮想チャネル番号および前記第２
   のフィールドの内容に応答してＩ／Ｏ記述子を見出す第
   ２のテーブル手段を設け、該Ｉ／Ｏ記述子は、第２のリ
   ング番号と、前記装置を識別する物理的チャネル番号を
   含む第３のフィールドとを含み、 前記第１の手段および前記第２のテーブル 手段と接続され、前記第２のリング番号が前記第１のリ
   ング番号より大きいかあるいは等しいことを検証するこ
   とにより、前記ユーザが前記装置に対する特権アクセス
   を持つことを検証する第１の比較手段と、 前記第１の手段および前記第２のテーブル 手段と接続され、前記範囲が予め定めた量よりも小さい
   かあるいは等しいこと、および前記バッファはページ溢
   れを起さないことを検証する第２の比較手段と、 前記第１および第２の比較手段、前記第１の手段および
   前記第２のテーブル手段と接続され、前記仮想チャネル
   番号および前記第１のリング番号を前記物理的チャネル
   番号で置換することにより、前記物理的Ｉ／Ｏ指令を生
   成する第３の手段とを設けることを特徴とする装置。 ６、仮想Ｉ／Ｏ指令を物理的Ｉ／Ｏ指令へ変換する方法
   において、 Ａ、記述子セグメントの基底レジスタに格納された新し
   いＩ／Ｏビットが仮想Ｉ／Ｏ指令を表示するようセット
   されたかをテストし、 Ｂ、仮想Ｉ／Ｏ指令のリング番号が指令が特権を付され
   たことを示す１より小さいかあるいは等しいかをテスト
   し、 Ｃ、Ｉ／Ｏページ記述子の場所を計算し、 Ｄ、１つの記憶場所にＩ／Ｏページ記述子を格納し、 Ｅ、Ｉ／Ｏページ記述子の妥当性ビットを検証し、 Ｆ、仮想チャネル番号をＩ／Ｏページ記述子の物理的ペ
   ージ・フレーム番号に加算することにより、Ｉ／Ｏ記述
   子を見出し、 Ｇ、Ｉ／Ｏ記述子テーブルが仮想チャネル番号を収容し
   得ることを検証し、 Ｈ、Ｉ／Ｏ記述子の妥当性ビットを検証し、 I 、値Ｒ
   ＿ｅ＿ｆ＿ｆを計算し、 Ｊ、値Ｒ＿ｅ＿ｆ＿ｆがＩ／Ｏ記述子のリング番号Ｒ１
   より小さいかあるいはこれと等しいかを検証 し、 Ｋ、物理的チャネル番号で仮想チャネル番号を置換する ステップからなることを特徴とする方法。 ７、仮想ＩＯＬＤ指令を物理的ＩＯＬＤ指令へ変換する
   方法において、 Ａ、記述子セグメントの基底レジスタに格納された新し
   いＩ／Ｏビットが仮想Ｉ／Ｏ指令を表示するようセット
   されたかをテストし、 Ｂ、仮想Ｉ／Ｏ指令のリング番号が指令が特権を付され
   たことを示す１より小さいかあるいは等しいかをテスト
   し、 Ｃ、Ｉ／Ｏページ記述子の場所を計算し、 Ｄ、１つの記憶場所にＩ／Ｏページ記述子を格納し、 Ｅ、Ｉ／Ｏページ記述子の妥当性ビットを検証し、 Ｆ、仮想チャネル番号をＩ／Ｏページ記述子の物理的ペ
   ージ・フレーム番号に加算することにより、Ｉ／Ｏ記述
   子を見出し、 Ｇ、Ｉ／Ｏ記述子テーブルが仮想チャネル番号を収容し
   得ることを検証し、 Ｈ、Ｉ／Ｏ記述子の妥当性ビットを検証し、Ｉ、値Ｒ＿
   ｅ＿ｆ＿ｆを計算し、 Ｊ、入力または出力指令について仮想ＩＯＬＤ指令の指
   令ビットをテストし、 Ｋ、Ｉ／Ｏ記述子の読出しビットがセットされるか、ま
   た値Ｒ＿ｅ＿ｆ＿ｆがＩ／Ｏ記述子のリング番号Ｒ２よ
   り小さいかあるいはこれと等しいかを テストし、 Ｌ、ＩＯＬＤバッファ・ページ記述子に修正ビット（Ｍ
   ）をセットし、 Ｍ、Ｉ／Ｏ記述子の書込みビットがセットされるか、ま
   た値Ｒ＿ｅ＿ｆ＿ｆがＩ／Ｏ記述子のリング・ビットＲ
   １より小さいかあるいはこれと等しいかをテストし、 Ｎ、ＩＯＬＤバッファのセグメント記述子におけるＩ／
   Ｏビットがセットされるかをテストし、 Ｏ、バッファのサイズが予め定めた値よりも小さいこと
   を検証し、 Ｐ、物理的チャネル番号で仮想チャネル番号を置換する ステップからなることを特徴とする方法。