KR20240044325A - 기판의 가공 방법 및 칩의 제조 방법 - Google Patents
기판의 가공 방법 및 칩의 제조 방법 Download PDFInfo
- Publication number
- KR20240044325A KR20240044325A KR1020230112966A KR20230112966A KR20240044325A KR 20240044325 A KR20240044325 A KR 20240044325A KR 1020230112966 A KR1020230112966 A KR 1020230112966A KR 20230112966 A KR20230112966 A KR 20230112966A KR 20240044325 A KR20240044325 A KR 20240044325A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- shield tunnel
- functional layer
- laser beam
- pores
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 166
- 238000000034 method Methods 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000002346 layers by function Substances 0.000 claims abstract description 55
- 239000011148 porous material Substances 0.000 claims abstract description 32
- 238000003672 processing method Methods 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims description 29
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 description 17
- 230000001681 protective effect Effects 0.000 description 13
- 239000010408 film Substances 0.000 description 8
- 239000002184 metal Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/38—Removing material by boring or cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2103/00—Materials to be soldered, welded or cut
- B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
- B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Mechanical Engineering (AREA)
- Plasma & Fusion (AREA)
- Laser Beam Processing (AREA)
- Processing Of Stones Or Stones Resemblance Materials (AREA)
- Dicing (AREA)
Abstract
(과제) 복수의 디바이스를 구성하기 위한 기능층을 파손시키는 일 없이, 원하는 실드 터널을 기판에 형성하는 것이 가능한 기판의 가공 방법을 제공한다.
(해결 수단) 기판을 구성하는 재료를 투과하는 파장을 갖고, 또한, 그 기판의 두께 방향을 따른 길이가 그 두께 방향에 수직인 방향을 따른 폭보다 긴 영역에 있어서 집광되는 레이저 빔을 이용하여 그 기판을 가공하는 기판의 가공 방법으로서, 그 영역의 적어도 일부가 그 기판의 내부에 위치 부여되도록 그 레이저 빔을 그 기판에 조사함으로써, 그 기판의 표면 또는 이면의 적어도 일방에 있어서 개구하는 세공과 그 세공을 둘러싸는 비정질부를 포함하는 실드 터널을 형성하는 실드 터널 형성 공정과, 그 실드 터널 형성 공정의 후에, 그 기판의 그 표면에 기능층을 형성하는 기능층 형성 공정을 구비한다.
(해결 수단) 기판을 구성하는 재료를 투과하는 파장을 갖고, 또한, 그 기판의 두께 방향을 따른 길이가 그 두께 방향에 수직인 방향을 따른 폭보다 긴 영역에 있어서 집광되는 레이저 빔을 이용하여 그 기판을 가공하는 기판의 가공 방법으로서, 그 영역의 적어도 일부가 그 기판의 내부에 위치 부여되도록 그 레이저 빔을 그 기판에 조사함으로써, 그 기판의 표면 또는 이면의 적어도 일방에 있어서 개구하는 세공과 그 세공을 둘러싸는 비정질부를 포함하는 실드 터널을 형성하는 실드 터널 형성 공정과, 그 실드 터널 형성 공정의 후에, 그 기판의 그 표면에 기능층을 형성하는 기능층 형성 공정을 구비한다.
Description
본 발명은, 기판을 투과하는 파장을 갖고, 또한, 기판의 두께 방향을 따른 길이가 두께 방향에 수직인 방향을 따른 폭보다 긴 영역에 있어서 집광되는 레이저 빔을 이용하여 기판을 가공하는 기판의 가공 방법과, 이 기판의 가공 방법을 이용하여 기판으로부터 칩을 제조하는 칩의 제조 방법에 관한 것이다.
집적 회로 (IC) 등의 반도체 디바이스 또는 발광 다이오드 (LED) 혹은 레이저 다이오드 (LD) 등의 광 디바이스의 칩은, 예를 들어, 실리콘, 탄화 실리콘 또는 사파이어 등의 단결정 재료로 이루어지는 원판형의 기판을 이용하여 제조된다.
구체적으로는, 이와 같은 칩은, 복수의 디바이스를 구성하기 위해서 도전막, 반도체막 및/또는 절연막을 포함하는 기능층을 기판의 표면에 형성하고 나서, 복수의 디바이스의 경계를 따라 기판을 분할함으로써 제조된다.
기판을 분할하는 방법으로는, 기판을 구성하는 재료를 투과하는 파장을 갖고, 또한, 기판의 두께 방향을 따른 길이가 두께 방향에 수직인 방향을 따른 폭보다 긴 영역에 있어서 집광되는 레이저 빔을 이용하는 방법이 알려져 있다 (예를 들어, 특허문헌 1 참조).
이 방법에 있어서는, 먼저, 레이저 빔이 집광되는 영역을 기판의 내부에 위치 부여하면서 복수의 디바이스의 경계를 따라 레이저 빔을 조사한다. 이로써, 세공과 세공을 둘러싸는 비정질부를 포함하는 실드 터널 (필라멘트) 이 기판의 내부에 형성된다. 그리고, 이 방법에 있어서는, 실드 터널이 제거되도록 기판에 에칭을 실시한다. 그 결과, 기판으로부터 칩이 제조된다.
표면에 기능층이 형성되어 있는 기판의 표면측으로부터 레이저 빔을 조사하면, 그 진행 방향이 기능층에 있어서 변화하여, 원하는 실드 터널을 기판에 형성하는 것이 곤란해질 우려가 있다. 또, 이 기판의 이면측으로부터 레이저 빔을 조사하면, 기판의 표면측에 도달한 레이저 빔에 의해 기능층이 파손될 우려가 있다.
이러한 점을 감안하여, 본 발명의 목적은, 복수의 디바이스를 구성하기 위한 기능층을 파손시키는 일 없이, 원하는 실드 터널을 기판에 형성하는 것이 가능한 기판의 가공 방법과, 이 기판의 가공 방법을 이용하여 기판으로부터 칩을 제조하는 칩의 제조 방법을 제공하는 것이다.
본 발명의 일측면에 의하면, 기판을 구성하는 재료를 투과하는 파장을 갖고, 또한, 그 기판의 두께 방향을 따른 길이가 그 두께 방향에 수직인 방향을 따른 폭보다 긴 영역에 있어서 집광되는 레이저 빔을 이용하여 그 기판을 가공하는 기판의 가공 방법으로서, 그 영역의 적어도 일부가 그 기판의 내부에 위치 부여되도록 그 레이저 빔을 그 기판에 조사함으로써, 그 기판의 표면 또는 이면의 적어도 일방에 있어서 개구하는 세공과 그 세공을 둘러싸는 비정질부를 포함하는 실드 터널을 형성하는 실드 터널 형성 공정과, 그 실드 터널 형성 공정의 후에, 그 기판의 그 표면에 기능층을 형성하는 기능층 형성 공정을 구비하는 기판의 가공 방법이 제공된다.
바람직하게는, 이 기판의 가공 방법은, 그 실드 터널 형성 공정과 그 기능층 형성 공정의 사이에, 그 기판의 그 표면 또는 그 이면의 일방으로서 그 세공이 개구되어 있는 면으로부터 그 실드 터널을 에칭하는 에칭 공정을 추가로 구비한다.
본 발명의 다른 측면에 의하면, 기판을 구성하는 재료를 투과하는 파장을 갖고, 또한, 그 기판의 두께 방향을 따른 길이가 그 두께 방향에 수직인 방향을 따른 폭보다 긴 영역에 있어서 집광되는 레이저 빔을 이용하여 그 기판으로부터 칩을 제조하는 칩의 제조 방법으로서, 그 영역의 적어도 일부가 그 기판의 내부에 위치 부여되도록 그 레이저 빔을 그 기판에 조사함으로써, 그 기판의 표면 또는 이면의 적어도 일방에 있어서 개구하는 세공과 그 세공을 둘러싸는 비정질부를 포함하는 실드 터널을 형성하는 실드 터널 형성 공정과, 그 실드 터널 형성 공정의 후에, 그 기판의 그 표면 또는 그 이면의 일방으로서 그 세공이 개구되어 있는 면으로부터 그 실드 터널을 에칭하는 에칭 공정과, 그 에칭 공정의 후에, 그 기판의 그 표면에 기능층을 형성하는 기능층 형성 공정과, 그 기능층 형성 공정의 후에, 그 기판에 외력을 부여함으로써, 그 기판을 분할하는 분할 공정을 구비하는 칩의 제조 방법이 제공된다.
또, 본 발명에 있어서는, 그 세공은, 그 기판의 그 표면 또는 그 이면의 일방에 있어서만 개구하는 것이 바람직하다.
본 발명에 있어서는, 기판의 표면에 기능층을 형성하는 기능층 형성 공정에 앞서, 기판의 표면 또는 이면의 적어도 일방에 있어서 개구하는 세공과 세공을 둘러싸는 비정질부를 포함하는 실드 터널을 형성하는 실드 터널 형성 공정이 실시된다.
즉, 본 발명에 있어서는, 그 표면에 기능층이 형성되어 있지 않은 상태에서 기판에 실드 터널이 형성된다. 그 때문에, 본 발명에 있어서는, 복수의 디바이스를 구성하기 위한 기능층을 파손시키는 일 없이, 원하는 실드 터널을 기판에 형성하는 것이 가능하다.
도 1 은, 칩의 제조에 이용되는 기판의 일례를 모식적으로 나타내는 사시도이다.
도 2 는, 레이저 빔을 이용하여 기판을 가공하는 기판의 가공 방법의 일례를 모식적으로 나타내는 플로 차트이다.
도 3 (A) 는, 실드 터널 형성 공정의 모습을 모식적으로 나타내는 일부 단면 측면도이고, 도 3 (B) 는, 기판의 내부에 형성되는 실드 터널을 모식적으로 나타내는 사시도이다.
도 4 (A) 는, 기능층 형성 공정의 모습을 모식적으로 나타내는 일부 단면 측면도이고, 도 4 (B) 는, 표면에 기능층이 형성된 기판을 모식적으로 나타내는 단면도이다.
도 5 는, 도 3 (A) 에 나타나는 실드 터널 형성 공정과는 상이한 실드 터널 형성 공정의 모습을 모식적으로 나타내는 일부 단면 측면도이다.
도 6 은, 기판의 가공 방법의 다른 예를 모식적으로 나타내는 플로 차트이다.
도 7 (A) 는, 에칭 공정의 모습을 모식적으로 나타내는 일부 단면 측면도이고, 도 7 (B) 는, 실드 터널의 일부가 에칭된 기판을 모식적으로 나타내는 단면도이다.
도 8 은, 칩의 제조 방법의 일례를 모식적으로 나타내는 플로 차트이다.
도 9 (A) 및 도 9 (B) 의 각각은, 분할 스텝의 모습을 모식적으로 나타내는 일부 단면 측면도이다.
도 10 은, 칩의 제조 방법의 다른 예를 모식적으로 나타내는 플로 차트이다.
도 2 는, 레이저 빔을 이용하여 기판을 가공하는 기판의 가공 방법의 일례를 모식적으로 나타내는 플로 차트이다.
도 3 (A) 는, 실드 터널 형성 공정의 모습을 모식적으로 나타내는 일부 단면 측면도이고, 도 3 (B) 는, 기판의 내부에 형성되는 실드 터널을 모식적으로 나타내는 사시도이다.
도 4 (A) 는, 기능층 형성 공정의 모습을 모식적으로 나타내는 일부 단면 측면도이고, 도 4 (B) 는, 표면에 기능층이 형성된 기판을 모식적으로 나타내는 단면도이다.
도 5 는, 도 3 (A) 에 나타나는 실드 터널 형성 공정과는 상이한 실드 터널 형성 공정의 모습을 모식적으로 나타내는 일부 단면 측면도이다.
도 6 은, 기판의 가공 방법의 다른 예를 모식적으로 나타내는 플로 차트이다.
도 7 (A) 는, 에칭 공정의 모습을 모식적으로 나타내는 일부 단면 측면도이고, 도 7 (B) 는, 실드 터널의 일부가 에칭된 기판을 모식적으로 나타내는 단면도이다.
도 8 은, 칩의 제조 방법의 일례를 모식적으로 나타내는 플로 차트이다.
도 9 (A) 및 도 9 (B) 의 각각은, 분할 스텝의 모습을 모식적으로 나타내는 일부 단면 측면도이다.
도 10 은, 칩의 제조 방법의 다른 예를 모식적으로 나타내는 플로 차트이다.
첨부 도면을 참조하여, 본 발명의 실시형태에 대해 설명한다. 도 1 은, 칩의 제조에 이용되는 기판의 일례를 모식적으로 나타내는 사시도이다. 도 1 에 나타나는 기판 (11) 은, 원형의 표면 (11a) 및 이면 (11b) 을 갖고, 예를 들어, 실리콘 또는 탄화 실리콘 등의 단결정 재료로 이루어지는 원반형의 웨이퍼이다.
또, 기판 (11) 에는, 서로 교차하는 복수의 분할 예정 라인 (13) 이 격자형으로 설정되어 있다. 그리고, 기판 (11) 은, 복수의 분할 예정 라인 (13) 에 의해 복수의 영역 (15) 으로 구획되어 있고, 각 영역 (15) 의 표면 (11a) 에는 후술하는 바와 같이 디바이스를 구성하기 위한 기능층이 형성된다.
그리고, 각 영역 (15) 에 기능층이 형성된 기판 (11) 을 복수의 분할 예정 라인 (13) 의 각각에 있어서 분할함으로써 칩이 제조된다. 또한, 기판 (11) 의 재질, 형상, 구조 및 크기 등에 제한은 없다. 예를 들어, 기판 (11) 은, 사파이어 등의 다른 단결정 재료로 되어 있어도 된다.
도 2 는, 레이저 빔을 이용하여 기판 (11) 을 가공하는 기판의 가공 방법의 일례를 모식적으로 나타내는 플로 차트이다. 이 방법에 있어서는, 먼저, 기판 (11) 의 이면 (11b) 에 있어서 개구하는 세공과 세공을 둘러싸는 비정질부를 포함하는 실드 터널을 형성한다 (실드 터널 형성 공정 S1).
도 3 (A) 는, 실드 터널 형성 공정 S1 의 모습을 모식적으로 나타내는 일부 단면 측면도이다. 구체적으로는, 도 3 (A) 에 있어서는, 레이저 가공 장치 (2) 에 있어서 기판 (11) 의 내부에 실드 터널 (19) 을 형성하는 모습이 나타나 있다.
레이저 가공 장치 (2) 는, 원반형의 유지 테이블 (4) 을 갖는다. 이 유지 테이블 (4) 은, 예를 들어, 원형의 상면 (유지면) 을 갖는다. 또, 유지 테이블 (4) 은, 이 유지면에 있어서 상면이 노출되는 원반형의 포러스판 (도시 생략) 을 갖는다.
또한, 이 포러스판은, 유지 테이블 (4) 의 내부에 형성된 유로 등을 개재하여 이젝터 등의 흡인원 (도시 생략) 과 연통한다. 그리고, 이 흡인원이 동작하면, 유지 테이블 (4) 의 유지면 근방의 공간에 흡인력이 작용한다. 이로써, 예를 들어, 유지면에 놓여진 기판 (11) 을 유지 테이블 (4) 에 의해 유지할 수 있다.
또, 유지 테이블 (4) 은, 수평 방향 이동 기구 (도시 생략) 에 연결되어 있다. 이 수평 방향 이동 기구는, 예를 들어, 볼 나사 및 모터 등을 포함한다. 그리고, 이 수평 방향 이동 기구가 동작하면, 수평 방향을 따라 유지 테이블 (4) 이 이동한다.
또, 유지 테이블 (4) 의 상방에는, 레이저 빔 조사 유닛의 헤드 (6) 가 형성되어 있다. 또, 레이저 빔 조사 유닛은, 레이저 발진기 (도시 생략) 를 갖는다. 이 레이저 발진기는, 예를 들어, 레이저 매질로서 Nd : YAG 등을 갖는다.
그리고, 레이저 발진기는, 기판 (11) 을 구성하는 재료를 투과하는 파장 (예를 들어, 파장이 1064 ㎚) 의 펄스형의 레이저 빔 (예를 들어, 펄스폭이 10 ps 이며, 또한, 주파수가 50 kHz 인 레이저 빔) (LB) 을 조사한다.
이 레이저 빔 (LB) 은, 그 출력 (파워) 이 어테뉴에이터 (도시 생략) 에 있어서 조정된 (예를 들어, 평균 출력이 2 W 로 된) 후, 헤드 (6) 에 형성되어 있는 집광 렌즈 (6a) 등을 포함하는 광학계 (도시 생략) 를 개재하여 헤드 (6) 로부터 바로 아래로 조사된다.
또, 레이저 빔 (LB) 은, 예를 들어, 이 광학계에 의해 수차 (특히, 세로 수차) 가 부여된다. 이로써, 레이저 빔 (LB) 은, 그 진행 방향 (기판 (11) 의 두께 방향) 을 따른 길이가 진행 방향에 수직인 방향을 따른 폭보다 긴 영역 (R) 에 있어서 집광된다.
또한, 레이저 빔 조사 유닛의 헤드 (6) 는, 연직 방향 이동 기구 (도시 생략) 에 연결되어 있다. 이 연직 방향 이동 기구는, 예를 들어, 볼 나사 및 모터 등을 포함한다. 그리고, 이 연직 방향 이동 기구가 동작하면, 연직 방향을 따라 헤드 (6) 가 이동한다.
레이저 가공 장치 (2) 에 있어서 기판 (11) 의 내부에 실드 터널을 형성할 때에는, 먼저, 이면 (11b) 이 위를 향하도록, 표면 (11a) 에 보호 테이프 (17) 가 첩착된 기판 (11) 을 유지 테이블 (4) 에 둔다. 또한, 이 보호 테이프 (17) 는, 예를 들어, 수지로 이루어지고, 기판 (11) 과 대체로 동등한 직경을 갖는 원반형의 형상을 갖는다.
또, 실드 터널 형성 공정 S1 에 있어서는, 기판 (11) 의 표면 (11a) 에 보호 테이프 (17) 가 첩착되어 있지 않아도 된다. 즉, 기판 (11) 은, 표면 (11a) 이 유지 테이블 (4) 의 유지면에 직접 접촉하도록 유지 테이블 (4) 에 놓여져도 된다.
이어서, 유지 테이블 (4) 의 유지면에 있어서 노출되는 포러스판과 연통하는 흡인원을 동작시킨다. 이로써, 기판 (11) 이 유지 테이블 (4) 에 의해 유지된다. 이어서, 기판 (11) 의 복수의 분할 예정 라인 (13) 중 어느 일단과 레이저 빔 (LB) 이 집광되는 영역이 겹치도록 유지 테이블 (4) 및/또는 헤드 (6) 의 위치를 조정한다.
이어서, 헤드 (6) 로부터 레이저 빔 (LB) 을 조사하면서, 당해 분할 예정 라인 (13) 이 연장되는 방향을 따라 유지 테이블 (4) 을 이동시킨다 (도 3 (A) 참조). 이로써, 기판 (11) 의 당해 분할 예정 라인 (13) 을 따른 영역에 실드 터널 (19) 이 형성된다.
도 3 (B) 는, 기판 (11) 의 내부에 형성되는 실드 터널 (19) 을 모식적으로 나타내는 사시도이다. 이 실드 터널 (19) 은, 기판 (11) 의 표면 (11a) 및 이면 (11b) 의 쌍방에 있어서 개구하는 세공 (19a) 과 세공 (19a) 을 둘러싸는 비정질부 (19b) 를 포함한다.
또한, 복수의 분할 예정 라인 (13) 을 따른 영역의 모두에 실드 터널 (19) 이 형성될 때까지, 상기 서술한 동작을 반복한다. 이로써, 평면에서 보아, 격자형으로 실드 터널 (19) 이 형성된 기판 (11) 이 얻어진다.
실드 터널 형성 공정 S1 의 후에는, 기판 (11) 의 표면 (11a) 에 기능층을 형성한다 (기능층 형성 공정 S2). 이 기능층 형성 공정 S2 에 있어서는, 예를 들어, 물리 증착 (PVD) 을 이용하여 1 층의 금속막으로 이루어지는 기능층이 기판 (11) 의 표면 (11a) 에 형성된다. 또한, 이 기능층은, 예를 들어, 파워 디바이스용 이면 전극 등으로서 이용된다.
도 4 (A) 는, 기능층 형성 공정 S2 의 모습을 모식적으로 나타내는 일부 단면 측면도이다. 구체적으로는, 도 4 (A) 에 있어서는, 스퍼터 장치 (8) 에 있어서 기판 (11) 의 표면 (11a) 에 금속막을 형성하는 모습이 나타나 있다. 또한, 도 4 (A) 에 있어서는, 스퍼터 장치 (8) 의 구성 요소의 일부가 블록으로 나타나 있다.
스퍼터 장치 (8) 는, 챔버 (C) 를 획정하는 하우징 (10) 을 갖는다. 이 하우징 (10) 의 저벽에는 관통공이 형성되어 있고, 관통공에는 지지 부재 (12) 가 관통되어 있다. 그리고, 지지 부재 (12) 는, 상면측에 정전 척이 형성되어 있는 유지 테이블 (14) 을 지지한다.
또, 유지 테이블 (14) 의 상방에는 금속 재료로 이루어지는 타깃 (16) 이 형성되어 있고, 이 타깃 (16) 은 전극 (18) 에 장착되어 있다. 또한, 타깃 (16) 의 근방에는 타깃 (16) 을 여자하기 위한 여자 부재 (20) 가 형성되어 있다. 또, 타깃 (16) 은, 전극 (18) 을 개재하여 고주파 전원 (22) 에 접속되어 있다.
또, 하우징 (10) 의 측벽에는, 밸브 (도시 생략) 등을 개재하여 스퍼터 가스 (예를 들어, 아르곤 등) 의 공급원에 연통 가능한 도입구 (10a) 와, 챔버 (C) 를 감압하기 위한 흡인원에 연통 가능한 배기구 (10b) 가 형성되어 있다.
스퍼터 장치 (8) 에 있어서 기판 (11) 의 표면 (11a) 에 금속막을 형성할 때에는, 먼저, 기판 (11) 의 표면 (11a) 에 첩착된 보호 테이프 (17) 를 박리함과 함께 이면 (11b) 에 보호 테이프 (17) 와 동일한 보호 테이프 (21) 를 첩착한다.
이어서, 노출된 표면 (11a) 이 위를 향하도록, 보호 테이프 (21) 를 개재하여 기판 (11) 을 유지 테이블 (14) 에 둔다. 이어서, 유지 테이블 (14) 의 상면측에 형성되어 있는 정전 척을 동작시킨다. 이로써, 기판 (11) 이 유지 테이블 (14) 에 의해 유지된다.
이어서, 배기구 (10b) 와 연통하는 흡인원을 동작시켜 챔버 (C) 를 배기하여, 그 내압이 10-2 Pa ∼ 10-4 Pa 에 이를 때까지 챔버 (C) 를 감압한다. 이어서, 여자 부재 (20) 에 의해 자화된 타깃 (16) 에 전극 (18) 을 개재하여, 예를 들어, 40 kHz 의 고주파 전력이 가해지도록 고주파 전원 (22) 을 동작시킴과 함께, 밸브 및 도입구 (10a) 등을 개재하여 공급원으로부터 스퍼터 가스를 챔버 (C) 에 공급한다.
이로써, 챔버 (C) 에 있어서 스퍼터 가스의 이온을 포함하는 플라즈마가 발생하고, 이 이온이 타깃 (16) 에 충돌한다. 그리고, 스퍼터 가스의 이온의 충돌에 의해 타깃 (16) 으로부터 튀어나오는 금속 입자가 기판 (11) 의 표면 (11a) 에 퇴적하여 금속막이 형성된다.
도 4 (B) 는, 1 층의 금속막으로 이루어지는 기능층 (23) 이 표면 (11a) 에 형성된 기판 (11) 을 모식적으로 나타내는 단면도이다. 또한, 이 기능층 (23) 은, 복수층의 박막에 의해 구성되어도 된다. 구체적으로는, 이 기능층 (23) 은, 물리 증착 (PVD) 또는 화학 증착 (CVD) 등에 의한 박막의 형성과, 포토리소그래피 및 에칭 등을 이용한 박막의 패터닝을 반복함으로써 형성된다.
도 2 에 나타나는 기판의 가공 방법에 있어서는, 기판 (11) 의 표면 (11a) 에 기능층 (23) 을 형성하는 기능층 형성 공정 S2 에 앞서, 기판 (11) 의 표면 (11a) 및 이면의 쌍방에 있어서 개구하는 세공 (19a) 과 세공 (19a) 을 둘러싸는 비정질부 (19b) 를 포함하는 실드 터널 (19) 을 형성하는 실드 터널 형성 공정 S1 이 실시된다.
즉, 이 방법에 있어서는, 그 표면 (11a) 에 기능층 (23) 이 형성되어 있지 않은 상태에서 기판 (11) 에 실드 터널 (19) 이 형성된다. 그 때문에, 이 방법에 있어서는, 복수의 디바이스를 구성하기 위한 기능층 (23) 을 파손시키는 일 없이, 원하는 실드 터널 (19) 을 기판 (11) 에 형성하는 것이 가능하다.
또한, 상기 서술한 내용은 본 발명의 일 양태로서, 본 발명은 상기 서술한 내용으로 한정되지 않는다. 예를 들어, 본 발명의 실드 터널 형성 공정 S1 에 있어서는, 후술하는 분할 공정 등에 있어서 기판 (11) 을 분할 가능하면, 그 두께 방향에 있어서 기판 (11) 을 관통하도록 실드 터널 (19) 이 형성되어 있지 않아도 된다.
도 5 는, 도 3 (A) 에 나타나는 실드 터널 형성 공정 S1 과는 상이한 실드 터널 형성 공정 S1 의 모습을 모식적으로 나타내는 일부 단면 측면도이다. 도 5 에 나타나는 실드 터널 형성 공정 S1 은, 도 3 (A) 에 나타나는 실드 터널 형성 공정 S1 과 동일하게 실시되기는 하지만, 기판 (11) 을 관통하지 않도록 실드 터널 (19) 이 형성된다.
구체적으로는, 이 실드 터널 (19) 은, 기판 (11) 의 이면 (11b) 에 있어서만 개구하는 세공 (19a) 과 세공 (19a) 을 둘러싸는 비정질부 (19b) 를 포함한다. 혹은, 이 실드 터널 (19) 은, 기판 (11) 의 표면 (11a) 에 있어서만 개구하는 세공 (19a) 과 세공 (19a) 을 둘러싸는 비정질부 (19b) 를 포함해도 된다.
또, 본 발명의 실드 터널 형성 공정 S1 에 있어서 이용되는 레이저 가공 장치의 구조는, 상기 서술한 레이저 가공 장치 (2) 의 구조로 한정되지 않는다. 예를 들어, 실드 터널 형성 공정 S1 은, 유지 테이블 (4) 을 연직 방향을 따라 이동시키기 위한 연직 방향 이동 기구와, 레이저 빔 조사 유닛의 헤드 (6) 를 수평 방향을 따라 이동시키기 위한 수평 방향 이동 기구가 형성되어 있는 레이저 가공 장치를 이용하여 실시되어도 된다.
혹은, 본 발명의 실드 터널 형성 공정 S1 은, 헤드 (6) 로부터 조사되는 레이저 빔 (LB) 의 방향을 변경하는 것이 가능한 주사 광학계가 레이저 빔 조사 유닛에 형성되어 있는 레이저 가공 장치를 사용하여 실시되어도 된다. 또한, 이 주사 광학계는, 예를 들어, 갈바노 스캐너, 음향 광학 소자 (AOD) 및/또는 폴리곤 미러 등을 포함한다.
즉, 본 발명의 실드 터널 형성 공정 S1 에 있어서는, 유지 테이블 (4) 에 의해 유지된 기판 (11) 과 헤드 (6) 로부터 조사되는 레이저 빔 (LB) 이 집광되는 영역이 수평 방향 및 연직 방향의 각각을 따라 상대적으로 이동할 수 있으면 되고, 그것을 위한 구조에 한정은 없다.
또, 본 발명에 있어서는, 기능층 형성 공정 S2 에 앞서, 실드 터널 (19) 의 일부, 예를 들어, 그 60 % ∼ 75 % 가 제거되어도 된다. 도 6 은, 실드 터널 (19) 의 일부가 제거되는 기판의 가공 방법의 일례를 모식적으로 나타내는 플로 차트이다.
도 6 에 나타나는 기판의 가공 방법에 있어서는, 실드 터널 형성 공정 S1 과 기능층 형성 공정 S2 의 사이에, 기판 (11) 의 이면 (11b) 으로부터 실드 터널 (19) 을 에칭한다 (에칭 공정 S3).
도 7 (A) 는, 에칭 공정 S3 의 모습을 모식적으로 나타내는 일부 단면 측면도이다. 구체적으로는, 도 7 (A) 에 있어서는, 에칭 장치 (24) 에 있어서, 기판 (11) 을 관통하도록 형성되어 있는 실드 터널 (19) 의 일부, 예를 들어, 이면 (11b) 측의 일부를 에칭제 (E) 에 의해 에칭하는 모습이 나타나 있다.
에칭 장치 (24) 는, 도 3 (A) 에 나타나는 유지 테이블 (4) 과 동일한 유지 테이블 (26) 을 갖는다. 또한, 유지 테이블 (26) 의 포러스판은, 유지 테이블 (26) 의 내부에 형성된 유로 등을 개재하여 이젝터 등의 흡인원 (도시 생략) 과 연통한다.
그리고, 이 흡인원이 동작하면, 유지 테이블 (26) 의 유지면 근방의 공간에 흡인력이 작용한다. 이로써, 예를 들어, 유지면에 놓여진 기판 (11) 을 유지 테이블 (26) 에 의해 유지할 수 있다.
또, 유지 테이블 (26) 은, 회전 기구 (도시 생략) 에 연결되어 있다. 이 회전 기구는, 예를 들어, 스핀들 및 모터 등을 포함한다. 그리고, 이 회전 기구가 동작하면, 유지면의 중심을 지나, 또한, 연직 방향을 따른 직선을 회전축으로 하여 유지 테이블 (26) 이 회전한다.
또, 유지 테이블 (26) 의 상방에는, 유지 테이블 (26) 에 의해 유지된 기판 (11) 에 에칭제 (E) 를 공급하는 노즐 (28) 이 형성되어 있다. 이 에칭제 (E) 는, 예를 들어, 불산 등을 포함한다.
에칭 장치 (24) 에 있어서 실드 터널 (19) 의 일부를 에칭제 (E) 에 의해 에칭할 때에는, 먼저, 이면 (11b) 이 위를 향하도록, 표면 (11a) 에 보호 테이프 (17) 가 첩착된 기판 (11) 을 유지 테이블 (26) 에 둔다.
또, 에칭 공정 S3 에 있어서는, 기판 (11) 의 표면 (11a) 에 보호 테이프 (17) 가 첩착되어 있지 않아도 된다. 즉, 기판 (11) 은, 표면 (11a) 이 유지 테이블 (26) 의 유지면에 직접 접촉하도록 유지 테이블 (26) 에 놓여져도 된다.
이어서, 유지 테이블 (26) 의 유지면에 있어서 노출되는 포러스판과 연통하는 흡인원을 동작시킨다. 이로써, 기판 (11) 이 유지 테이블 (26) 에 의해 유지된다. 이어서, 기판 (11) 의 이면 (11b) 에 에칭제 (E) 를 공급하면서, 소정의 기간에 걸쳐 기판 (11) 을 회전시키도록 회전 기구를 동작시킨다.
이로써, 실드 터널 (19) 의 이면 (11b) 측의 일부가 에칭된다. 도 7 (B) 는 실드 터널 (19) 의 일부가 에칭된 기판 (11) 을 모식적으로 나타내는 단면도이다.
이 에칭에 의해, 기판 (11) 의 이면 (11b) 에 복수의 분할 예정 라인 (13) 을 따른 영역에 홈 (11c) 이 형성된다. 또한, 이 에칭에 있어서는, 기판 (11) 의 실드 터널 (19) 이 형성되어 있지 않은 부분, 즉, 영역 (15) 과 겹치는 부분이 약간 에칭되어도 된다.
또, 에칭 공정 S3 에 있어서는, 실드 터널 (19) 이 모두 제거될 때까지, 즉, 복수의 분할 예정 라인 (13) 을 따라 기판 (11) 이 분할될 때까지, 에칭이 계속되어도 된다.
또, 에칭 공정 S3 에 있어서는, 실드 터널 (19) 의 표면 (11a) 측의 일부가 제거되어도 된다. 즉, 에칭 공정 S3 에 있어서는, 보호 테이프 (17) 를 박리함으로써 노출되는 표면 (11a) 으로부터 실드 터널 (19) 을 에칭해도 된다.
또, 본 발명은, 상기 서술한 기판의 가공 방법을 포함하는 칩의 제조 방법이어도 된다. 도 8 은, 이와 같은 칩의 제조 방법의 일례를 모식적으로 나타내는 플로 차트이다. 도 8 에 나타나는 방법에 있어서는, 상기 서술한 실드 터널 형성 공정 S1, 에칭 공정 S3 및 기능층 형성 공정 S2 를 차례로 실시한다.
그리고, 기능층 형성 공정 S2 의 후에, 기판 (11) 에 외력을 부여함으로써, 기판 (11) 을 분할한다 (분할 공정 S4). 도 9 (A) 및 도 9 (B) 의 각각은, 분할 공정 S4 의 모습을 모식적으로 나타내는 일부 단면 측면도이다.
구체적으로는, 도 9 (A) 및 도 9 (B) 의 각각에 있어서는, 익스팬드 장치 (30) 에 있어서, 그 직경 방향을 따라 기판 (11) 및 기능층 (23) 을 확장시키는 외력을 기판 (11) 및 기능층 (23) 에 부여함으로써, 복수의 분할 예정 라인 (13) 을 따라 기판 (11) 및 기능층 (23) 을 분할하는 모습이 나타나 있다.
또한, 분할 공정 S4 에 앞서, 기판 (11) 의 이면 (11b) 으로부터 보호 테이프 (21) 가 박리됨과 함께 새롭게 기판 (11) 보다 직경이 큰 원반형의 다이싱 테이프 (25) 의 중앙 영역이 첩착된다. 또, 이 다이싱 테이프 (25) 의 외주 영역에는, 기판 (11) 보다 직경이 큰 원형의 개구가 형성되어 있는 고리형의 프레임 (27) 이 첩착되어 있다.
익스팬드 장치 (30) 는, 원통형의 드럼 (32) 을 갖는다. 또, 드럼 (32) 의 주위에는, 지지 유닛 (34) 이 형성되어 있다. 이 지지 유닛 (34) 은, 드럼 (32) 의 상단부를 둘러싸도록 형성되어 있는 고리형의 지지대 (34a) 를 갖는다.
또, 지지대 (34a) 의 상면에는, 지지대 (34a) 의 둘레 방향을 따라 대체로 동등한 각도의 간격으로 복수의 파지부 (34b) 가 형성되어 있다. 그리고, 다이싱 테이프 (25) 를 개재하여 프레임 (27) 과 일체화된 기판 (11) 이 익스팬드 장치 (30) 에 반입되면, 다이싱 테이프 (25) 를 개재하여 지지대 (34a) 에 프레임 (27) 이 놓여짐과 함께, 지지대 (34a) 와 복수의 파지부 (34b) 에 의해 프레임 (27) 이 파지된다.
또, 지지대 (34a) 의 하면에는, 지지대 (34a) 의 둘레 방향을 따라 대체로 동등한 각도의 간격으로 복수의 로드 (34c) 가 형성되어 있다. 복수의 로드 (34c) 의 각각은, 예를 들어, 에어 실린더의 로드이고, 승강 가능하다. 그리고, 복수의 로드 (34c) 가 승강하면, 복수의 로드 (34c) 와 함께 지지대 (34a) 및 복수의 파지부 (34b) 도 승강한다.
익스팬드 장치 (30) 에 있어서 복수의 분할 예정 라인 (13) 을 따라 기판 (11) 을 분할할 때에는, 먼저, 지지대 (34a) 의 상면이 드럼 (32) 의 상단과 동일 평면 상에 위치 부여되도록 복수의 로드 (34c) 를 승강시킨다.
이어서, 기능층 (23) 이 위를 향하도록 다이싱 테이프 (25) 를 개재하여 프레임 (27) 과 일체화된 기판 (11) 을 익스팬드 장치 (30) 에 반입하여, 지지대 (34a) 와 복수의 파지부 (34b) 에 의해 프레임 (27) 을 파지한다 (도 9 (A) 참조). 이어서, 복수의 로드 (34c) 와 함께 지지대 (34a) 및 복수의 파지부 (34b) 를 하강시킨다.
이로써, 드럼 (32) 의 상단과 지지대 (34a) 가 이격된 양만큼 다이싱 테이프 (25) 가 확장된다. 이 때, 기판 (11) 및 기능층 (23) 에도, 그것들을 확장시키는 외력이 작용한다. 그 결과, 복수의 분할 예정 라인 (13) 을 따라 기판 (11) 및 기능층 (23) 이 분할된다 (도 9 (B) 참조).
또한, 본 발명의 칩의 제조 방법에 있어서는, 분할 공정 S4 에 앞서, 복수의 분할 예정 라인 (13) 을 따라 기능층 (23) 이 분할되어 있어도 된다. 도 10 은, 이와 같은 칩의 제조 방법의 일례를 모식적으로 나타내는 플로 차트이다.
도 10 에 나타나는 방법에 있어서는, 기능층 형성 공정 S2 와 분할 공정 S4 의 사이에, 기능층 (23) 의 실드 터널 (19) 과 겹치는 영역을 제거하도록 기능층 (23) 을 패터닝한다 (패터닝 공정 S5). 이 패터닝 공정은, 예를 들어, 포토리소그래피 및 에칭 등을 이용하여 실시된다.
그 밖에, 상기 서술한 실시형태에 관련되는 구조 및 방법 등은, 본 발명의 목적의 범위를 일탈하지 않는 한에 있어서 적절히 변경하여 실시할 수 있다.
2 : 레이저 가공 장치
4 : 유지 테이블
6 : 헤드
8 : 스퍼터 장치
10 : 하우징
11 : 기판 (11a : 표면, 11b : 이면, 11c : 홈)
12 : 지지 부재
13 : 분할 예정 라인
14 : 유지 테이블
15 : 영역
16 : 타깃
17 : 보호 테이프
18 : 전극
19 : 실드 터널 (19a : 세공, 19b : 비정질부)
20 : 여자 부재
21 : 보호 테이프
22 : 고주파 전원
23 : 기능층
24 : 에칭 장치
25 : 다이싱 테이프
26 : 유지 테이블
27 : 프레임
28 : 노즐
30 : 익스팬드 장치
32 : 드럼
34 : 지지 유닛 (34a : 지지대, 34b : 파지부, 34c : 로드)
4 : 유지 테이블
6 : 헤드
8 : 스퍼터 장치
10 : 하우징
11 : 기판 (11a : 표면, 11b : 이면, 11c : 홈)
12 : 지지 부재
13 : 분할 예정 라인
14 : 유지 테이블
15 : 영역
16 : 타깃
17 : 보호 테이프
18 : 전극
19 : 실드 터널 (19a : 세공, 19b : 비정질부)
20 : 여자 부재
21 : 보호 테이프
22 : 고주파 전원
23 : 기능층
24 : 에칭 장치
25 : 다이싱 테이프
26 : 유지 테이블
27 : 프레임
28 : 노즐
30 : 익스팬드 장치
32 : 드럼
34 : 지지 유닛 (34a : 지지대, 34b : 파지부, 34c : 로드)
Claims (5)
- 기판을 구성하는 재료를 투과하는 파장을 갖고, 또한, 그 기판의 두께 방향을 따른 길이가 그 두께 방향에 수직인 방향을 따른 폭보다 긴 영역에 있어서 집광되는 레이저 빔을 이용하여 그 기판을 가공하는 기판의 가공 방법으로서,
그 영역의 적어도 일부가 그 기판의 내부에 위치 부여되도록 그 레이저 빔을 그 기판에 조사함으로써, 그 기판의 표면 또는 이면의 적어도 일방에 있어서 개구하는 세공과 그 세공을 둘러싸는 비정질부를 포함하는 실드 터널을 형성하는 실드 터널 형성 공정과,
그 실드 터널 형성 공정의 후에, 그 기판의 그 표면에 기능층을 형성하는 기능층 형성 공정을 구비하는 기판의 가공 방법. - 제 1 항에 있어서,
그 실드 터널 형성 공정과 그 기능층 형성 공정의 사이에, 그 기판의 그 표면 또는 그 이면의 일방으로서 그 세공이 개구되어 있는 면으로부터 그 실드 터널을 에칭하는 에칭 공정을 추가로 구비하는 기판의 가공 방법. - 제 1 항 또는 제 2 항에 있어서,
그 세공은, 그 기판의 그 표면 또는 그 이면의 일방에 있어서만 개구하는 기판의 가공 방법. - 기판을 구성하는 재료를 투과하는 파장을 갖고, 또한, 그 기판의 두께 방향을 따른 길이가 그 두께 방향에 수직인 방향을 따른 폭보다 긴 영역에 있어서 집광되는 레이저 빔을 이용하여 그 기판으로부터 칩을 제조하는 칩의 제조 방법으로서,
그 영역의 적어도 일부가 그 기판의 내부에 위치 부여되도록 그 레이저 빔을 그 기판에 조사함으로써, 그 기판의 표면 또는 이면의 적어도 일방에 있어서 개구하는 세공과 그 세공을 둘러싸는 비정질부를 포함하는 실드 터널을 형성하는 실드 터널 형성 공정과,
그 실드 터널 형성 공정의 후에, 그 기판의 그 표면 또는 그 이면의 일방으로서 그 세공이 개구되어 있는 면으로부터 그 실드 터널을 에칭하는 에칭 공정과,
그 에칭 공정의 후에, 그 기판의 그 표면에 기능층을 형성하는 기능층 형성 공정과,
그 기능층 형성 공정의 후에, 그 기판에 외력을 부여함으로써, 그 기판을 분할하는 분할 공정을 구비하는 칩의 제조 방법. - 제 4 항에 있어서,
그 세공은, 그 기판의 그 표면 또는 그 이면의 일방에 있어서만 개구하는 칩의 제조 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2022-154396 | 2022-09-28 | ||
JP2022154396A JP2024048470A (ja) | 2022-09-28 | 2022-09-28 | 基板の加工方法及びチップの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20240044325A true KR20240044325A (ko) | 2024-04-04 |
Family
ID=90140434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020230112966A KR20240044325A (ko) | 2022-09-28 | 2023-08-28 | 기판의 가공 방법 및 칩의 제조 방법 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20240105511A1 (ko) |
JP (1) | JP2024048470A (ko) |
KR (1) | KR20240044325A (ko) |
CN (1) | CN117790416A (ko) |
DE (1) | DE102023209145A1 (ko) |
TW (1) | TW202414555A (ko) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014168790A (ja) | 2013-03-01 | 2014-09-18 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
-
2022
- 2022-09-28 JP JP2022154396A patent/JP2024048470A/ja active Pending
-
2023
- 2023-08-28 KR KR1020230112966A patent/KR20240044325A/ko unknown
- 2023-09-12 US US18/465,268 patent/US20240105511A1/en active Pending
- 2023-09-15 CN CN202311197198.2A patent/CN117790416A/zh active Pending
- 2023-09-20 DE DE102023209145.3A patent/DE102023209145A1/de active Pending
- 2023-09-25 TW TW112136603A patent/TW202414555A/zh unknown
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014168790A (ja) | 2013-03-01 | 2014-09-18 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2024048470A (ja) | 2024-04-09 |
DE102023209145A1 (de) | 2024-03-28 |
TW202414555A (zh) | 2024-04-01 |
CN117790416A (zh) | 2024-03-29 |
US20240105511A1 (en) | 2024-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10177004B2 (en) | Method of processing wafer | |
US9379015B2 (en) | Wafer processing method | |
JP6509744B2 (ja) | フィルムフレームウェハアプリケーションのためのエッチングチャンバシールドリングを用いたレーザ・プラズマエッチングウェハダイシング | |
CN106847747B (zh) | 晶片的分割方法 | |
KR100913510B1 (ko) | 기계 가공 기판, 특히 반도체 웨이퍼 | |
US7649157B2 (en) | Chuck table for use in a laser beam processing machine | |
US8101504B2 (en) | Semiconductor chip fabrication method | |
US20130122619A1 (en) | Optical device wafer processing method | |
JP2019050357A (ja) | 基板加工方法 | |
JP2005252126A (ja) | ウエーハの加工方法 | |
CN110911288A (zh) | 工件的加工方法 | |
JP2017162901A (ja) | ウエーハの分割方法 | |
US20170033007A1 (en) | Laser processing method | |
JP2008073740A (ja) | ビアホールの加工方法 | |
US7642485B2 (en) | Laser beam processing machine | |
KR20240044325A (ko) | 기판의 가공 방법 및 칩의 제조 방법 | |
JP7401183B2 (ja) | ウェーハの加工方法 | |
JP2011018850A (ja) | ウエーハの加工方法 | |
US11990371B2 (en) | Device chip manufacturing method | |
US20210043474A1 (en) | Plasma etching apparatus | |
JP7104559B2 (ja) | 被加工物の加工方法 | |
JP2020102588A (ja) | ウェーハの加工方法 | |
US20240112955A1 (en) | Manufacturing method of chips | |
CN108400113A (zh) | 加工方法 | |
JP2018181929A (ja) | 加工方法 |