KR20240041045A - 박막 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법 - Google Patents

박막 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법 Download PDF

Info

Publication number
KR20240041045A
KR20240041045A KR1020220120098A KR20220120098A KR20240041045A KR 20240041045 A KR20240041045 A KR 20240041045A KR 1020220120098 A KR1020220120098 A KR 1020220120098A KR 20220120098 A KR20220120098 A KR 20220120098A KR 20240041045 A KR20240041045 A KR 20240041045A
Authority
KR
South Korea
Prior art keywords
thin film
oxidation reaction
gas
process chamber
paragraph
Prior art date
Application number
KR1020220120098A
Other languages
English (en)
Inventor
장동현
권기덕
김동구
김성환
김인영
김현우
이남현
이선행
임정근
전성우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220120098A priority Critical patent/KR20240041045A/ko
Publication of KR20240041045A publication Critical patent/KR20240041045A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명의 기술적 사상은, 실리콘 기판의 박막 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법에 관한 것으로, 특히 게이트 절연막 형성 방법과 이를 이용한 집적회로 소자의 제조 방법에 관한 것이다. 상기 박막 형성 방법은, 배치식 공정 챔버에 복수 장의 기판을 로딩하는 단계; 상기 공정 챔버의 내부를 기준 온도로 유지하는 단계; 상기 공정 챔버 내부로 공급된 산소 가스에 의해 열 산화 반응을 진행하여 기판의 상부 표면에 제1 박막을 형성하는 제1 공정; 수소 가스와 산소 가스의 혼합 가스를 챔버 내로 공급하여 라디칼 산화 반응에 의해 상기 제1 박막을 성장시켜 제2 박막을 형성하는 제2 공정; 을 포함할 수 있다.

Description

박막 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법{Method of forming thin film and method of manufacturing integrated circuit device}
본 발명의 기술적 사상은 박막 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법에 관한 것으로, 특히 게이트 절연막 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법에 관한 것이다.
디램(DRAM, Dynamic Random Access Memory), 플래시 메모리 등의 전자 저장 장치에서 사용되는 SiO2 게이트 절연막은 한번 파괴되면 전체 디바이스(device)를 쓸 수 없게 된다. 그 결과 SiO2 게이트 절연막의 수명이 전체 메모리의 수명을 결정 짓게 된다. 따라서 최근 전자 제품 시장에서 게이트 절연막의 수명을 연장시키기 위한 다양한 연구들이 이루어지고 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 열 산화 반응과 라디칼 산화 반응을 조합한 공정을 진행하여 게이트 절연막의 품질을 개선하는 것이다.
본 발명의 기술적 사상이 해결하고자 하는 다른 과제는 우수한 품질의 게이트 절연막을 포함하는 집적회로 소자의 제조 방법을 제공하는 것이다.
또한, 본 발명의 기술적 사상이 해결하고자 하는 과제는, 이상에서 언급한 과제에 제한되지 않으며, 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은, 배치식 공정 챔버 내에 복수 장의 기판을 로딩하는 단계; 상기 공정 챔버의 내부를 200 ℃ 내지 700 ℃ 의 범위 내에서 선택되는 기준 온도로 유지하는 단계; 복수 개의 노즐을 통해 산소 가스를 상기 공정 챔버 내로 공급하여 열 산화 반응에 의해 상기 복수 장의 기판의 상부 표면 위에 제1 박막을 형성하는 제1 공정; 수소 가스와 산소 가스와의 혼합 가스를 상기 공정 챔버 내로 공급하는 단계; 및 상기 혼합 가스를 이용하는 라디칼 산화 반응에 의해 상기 제1 박막을 성장시켜 제2 박막을 형성하는 제2 공정; 을 포함하는 박막 형성 방법을 제공한다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은, 상기 박막 형성 방법을 이용하여 게이트 절연막을 형성하는 단계; 및 1℃/min 내지 20℃/min의 속도로 상기 기준 온도까지 냉각하면서 상기 공정 챔버의 압력을 상압으로 회복하는 단계를 포함하는, 집적회로 소자의 제조 방법을 제공한다.
본 발명의 기술적 사상에 의한 박막 형성 방법은, 1차적으로 기판의 핏(pit) 현상을 없애기 위해 진행하는 열 산화 반응과, 산소 가스와 수소 가스의 혼합 가스를 이용한 2차적인 라디칼 산화 반응을 통해서 막질이 향상된 게이트 절연막을 제조할 수 있다.
본 발명의 효과가 상술한 효과들로 한정되는 것은 아니며, 언급되지 아니한 효과들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확히 이해될 수 있을 것이다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 배치식 공정 챔버의 종단면도이다.
도 2는 각각 제1 박막과 제2 박막을 형성하는 열 산화 반응과 라디칼 산화 반응의 온도 변화를 시간의 흐름에 따라 나타낸 그래프이다.
도 3은 본 발명의 기술적 사상에 의한 실시예들에 따른 박막 형성 방법을 설명하기 위한 플로차트이다.
도 4a 내지 도 4c는 본 발명의 기술적 사상에 의한 실시예들에 따른 박막 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 5a 및 도 5b는 박막 형성 공정 초기의 열 산화 반응 진행 유무에 따라 실리콘 기판에 발생한 핏(pit)의 차이를 나타낸 도면이다. 도 5a는 열 산화 반응을 진행하지 않은 실리콘 기판에 발생한 핏(pit)을 나타낸 도면이고, 도 5b는 열 산화 반응을 진행한 실리콘 기판에 발생한 핏(pit)을 나타낸 도면이다.
도 6은 라디칼 산화 반응의 공정 온도에 따른 초기 누설 전류의 값을 전압별로 비교한 그래프이다.
도 7은 라디칼 산화 반응의 공정 온도에 따른 TDDB(Time Dependent Dielectric Breakdown) 특성을 나타낸 그래프이다.
도 8은 라디칼 산화 반응의 공정 온도에 따른 TDDB 수명 증가 효과를 나타낸 그래프이다.
도 9는 게이트 절연막 내부의 트랩을 확인하기 위해서 라디칼 산화 반응의 공정 온도에 따른 FN(Fowler-Nordheim) 스트레스 평가를 진행한 결과를 나타낸 그래프이다.
도 10은 물(H2O)과 플루오린화 수소(HF)를 200:1의 비율로 혼합한 용액을사용하여 SiO2 게이트 절연막의 에칭 공정을 진행한 경우, SiO2 게이트 절연막의 공정 온도에 따른 SiO2 식각률(etch rate)의 결과를 나타낸 그래프이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조 부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 배치식 공정 챔버(110) 의 종단면도이다. 도 1을 참조하면, 상기 배치식 공정 챔버(110)는 100매 이상의 실리콘 기판(200)의 공정을 동시에 진행할 수 있다. 산포 향상을 위해 복수 개의 노즐을 이용하여 상기 공정 챔버(110) 내에 증착 가스를 공급할 수 있다. 배치식으로 수납된 복수 장의 기판(200)의 양 측에 히터(100a, 100b)가 이격되어 위치할 수 있도록 히터(100a, 100b)를 공정 챔버(110) 내부의 상단부터 하단까지 기판의 수납 방향과 수직한 1자 형태의 기둥으로 삽입한다. 그 결과 상기 공정 챔버(110) 내부의 온도를 높일 때 복수 장의 기판 전체가 각각 골고루 가열될 수 있다.
X축 방향 및 Y축 방향은 상기 기판(200)의 상면 또는 하면의 표면에 평행한 방향을 나타내며, X축 방향 및 Y축 방향은 서로 수직한 방향일 수 있다. Z축 방향은 상기 복수 장의 기판(200)의 상면 또는 하면의 표면에 수직한 방향을 나타낼 수 있다. 다시 말해, Z축 방향은 X-Y 평면에 수직한 방향일 수 있다.
또한, 이하 도면들에서 제1 수평 방향, 제2 수평 방향, 및 수직 방향은 다음과 같이 이해될 수 있다. 제1 수평 방향은 X축 방향으로 이해될 수 있고, 제2 수평 방향은 Y축 방향으로 이해될 수 있으며, 수직 방향은 Z축 방향으로 이해될 수 있다.
도 2는 본 발명의 게이트 절연막을 생산하기 위한 공정 조건을 도시한 그래프이다. 제1 박막을 형성하는 열 산화 반응과 제2 박막을 형성하는 라디칼 산화 반응을 포함한 전체 공정에서의 온도 변화가 시간의 흐름에 따라 표현되어 있다. 도 3은 본 발명의 기술적 사상에 의한 실시예들에 따른 박막 형성 방법을 설명하기 위한 플로차트이다. 도 4a 내지 도 4c는 각각 제1 공정에서의 열 산화 반응을 진행하기 위해 Z축이 [100] 방향으로 정렬된 단결정 실리콘 기판에 산소 가스를 공급하는 것을 나타내는 도면, 제1 공정이 종료된 후 제2 공정의 라디칼 산화 반응을 진행하기 위해 제1 박막이 상부 표면에 형성된 상기 실리콘 기판에 수소 가스와 산소 가스가 혼합된 혼합 가스를 챔버 내로 공급하는 것을 나타내는 도면, 제2 공정이 종료된 후 상부 표면에 게이트 절연막이 형성된 실리콘 기판을 나타내는 도면이다.
도 2, 도 3, 도 4a 내지 도 4c를 참조하면, 복수 장의 기판을 로딩한 배치식 공정 챔버(S100)의 초기 기준 온도는 200℃에서 700℃까지 변경이 가능하다(S110). 초기 열 산화 반응이 진행되는 제1 공정은 실리콘 기판의 핏(pit) 현상을 방지하기 위해 짧게 진행될 수 있다. 상기 제1 공정에서는, 배치식으로 수납된 복수 장의 기판의 양측에 서로 이격되어 위치한 복수 개의 노즐을 통해 배치식 공정 챔버(110) 내부로 산소 가스(300)가 공급될 수 있다(S120). 내부에 공급된 산소 가스(300)에 의해 제1 공정의 열 산화 반응이 진행되며, 상기 복수 장의 기판(200)의 상부 표면 위에 제1 박막(210)이 형성된다(S130).
제1 공정이 진행되는 동안 산소 가스(300)의 유량은 0.1SCCM 내지 10SCCM의 범위 내에서 선택될 수 있으며, 제1 공정 초기에 선택된 유량은 제1 공정이 종료될 때까지 동일하게 유지될 수 있다. 상기 배치식 공정 챔버(110)는 열 산화 반응을 진행하기 위해 도달 온도에 이르기까지 분당 1℃ 내지 분당 20℃의 속도로 가열될 수 있다. 제1 공정이 종료되는 도달 온도는 600℃ 내지 1000℃의 범위에서 선택될 수 있다.
제1 박막(210)이 형성되면, 라디칼 산화 반응이 일어나는 제2 공정을 진행하기 위해 수소 가스와 산소 가스가 혼합된 혼합 가스(310)를 상기 공정 챔버(110) 내로 공급한다(S140). 복수 개의 노즐을 통해 공급된 상기 혼합 가스(310)를 이용하는 라디칼 산화 반응에 의해, 제2 공정에서는 상기 제1 박막(210)을 성장시켜 제2 박막(220)이 형성될 수 있다(S150). 상기 제1 박막(210)과 상기 제2 박막(220)의 성분은 SiO2에 해당하며, 상기 제2 박막(220)은 상기 제1 박막(210)보다 두꺼울 수 있다.
제1 공정에서 선택된 도달 온도는 제2 공정의 라디칼 산화 반응이 진행되는 동안 동일하게 유지될 수 있다. 상기 혼합 가스(310)는, 수소 가스와 산소 가스를 1:5 내지 1:20 사이 비율로 혼합한 가스일 수 있다. 제2 공정이 진행되는 동안 상기 수소 가스와 상기 산소 가스의 유량은 각각 0.1SCCM 내지 10SCCM의 범위 내에서 선택될 수 있으며, 제2 공정 초기에 선택된 유량은 제2 공정이 종료될 때까지 동일하게 유지될 수 있다.
열 산화 반응과 라디칼 산화 반응이 진행되는 동안 상기 공정 챔버(110)의 압력은 20Pa 내지 2000Pa의 범위 내에서 선택될 수 있으며, 산소 가스(300)가 공급되는 제1 공정 초기에 선택된 압력은 산소 가스와 수소 가스가 혼합된 혼합 가스(310)가 주입되는 제2 공정이 종료될 때까지 동일하게 유지될 수 있다.
제2 공정이 종료되면, 상기 공정 챔버(110)는 제1 공정이 진행되기 전의 초기 기준 온도에 도달할 때까지 분당 1℃ 내지 분당 20℃의 속도로 냉각된다. 이와 동시에, 상기 공정 챔버(110)의 압력은 상압과 같거나 상압보다 높은 압력으로 상승시킬 수 있다. 공정 챔버(110) 내부의 온도와 압력이 회복되면 공정 챔버(110)를 개방할 수 있다. 챔버 내부의 압력이 상압과 같거나 상압보다 높은 값을 가지므로, 전체 공정이 종료된 후 챔버를 개방할 때 상기 챔버 내부의 바람이 챔버 바깥으로 빠져나가게 되어 챔버 내부에 오염 물질이 유입되는 것을 방지하는 효과를 가질 수 있다.
도 5a 및 도 5b는 박막 형성 공정 초기의 열 산화 반응 진행 유무에 따라 달라지는 실리콘 기판의 핏(pit) 현상(400) 발생 정도의 차이를 도시한 도면이다. 도 5a는 열 산화 반응을 진행하지 않은 실리콘 기판을 나타낸 도면이고, 도 5b는 열 산화 반응을 진행한 실리콘 기판을 나타낸 도면이다. 도 5a 및 도 5b를 참조하면, 박막 형성 공정 초기에 진행한 제1 공정의 열 산화 반응이 기판의 파임 현상(400)을 감소시키는 효과를 가질 수 있다는 것을 확인할 수 있다. 상기 열 산화 반응을 진행함으로써 실리콘 기판에 전체적으로 발생하는 핏 현상(400)을 줄여 게이트 절연막의 신뢰성을 향상시킬 수 있다.
도 6은 제2 공정에서 진행되는 라디칼 산화 반응의 공정 온도에 따른 초기 누설 전류의 값을 전압별로 비교한 그래프이다. 게이트 절연막에 동일한 전압을 가했을 때, 제2 공정이 진행되는 온도인 게이트 절연막 막질의 성장 온도를 높일수록 초기 누설 전류의 크기가 작아지는 것을 확인할 수 있다.
특히, 상기 전압이 6.2V인 환경에서, 제2 공정을 900℃에서 진행하는 경우가 상기 제2 공정을 750℃에서 진행하는 경우에 비해 누설 전류가 60%까지 감소하는 것을 확인할 수 있다. 도 6을 통해 제2 공정이 진행되는 온도가 높을수록 게이트 절연막의 전기 절연력이 향상되는 것을 알 수 있다.
도 7과 도 8은 각각 라디칼 산화 반응의 공정 온도에 따른 TDDB(Time Dependent Dielectric Breakdown) 특성을 나타낸 그래프와 라디칼 산화 반응의 공정 온도에 따른 TDDB 수명 증가 효과를 도시한 그래프이다.
도 7을 참조하면, 65Pa의 동일한 압력 조건에서, 제2 공정이 진행되는 온도를 각각 750℃, 800℃, 850℃, 900℃로 다르게 했을 때, 상기 제2 공정의 공정 진행 온도가 높아질수록 동일한 전압 스트레스에서 견디는 시간이 늘어날 수 있다. 도 7을 통해, 게이트 절연막이 성장하는 온도가 높아질수록 상기 게이트 절연막이 더 오랜 시간동안 손상되지 않고 수명을 유지할 수 있다는 것을 확인할 수 있다. 도 7 및 도 8을 참조하면, 상기 공정 온도 증가에 따른 게이트 절연막의 수명 연장 효과를 확인할 수 있다. 상기 공정 온도를 750℃에서 900℃까지 올리면 최대 수명 증가 효과는 30% 넘게 향상될 수 있다.
도 9는 게이트 절연막 내부의 트랩(trap)을 확인하기 위해서 라디칼 산화 반응의 공정 온도에 따른 FN(Fowler-Nordheim) 스트레스 평가를 진행한 결과를 나타낸 그래프이다. 동일한 전압 환경에서, 공정 온도 조건을 각각 750℃, 800℃, 850℃, 900℃로 달리하여 실험을 진행한 결과, 상기 공정 온도가 높을수록 드레인의 포화 전류(Idsat) 열화가 감소할 수 있다. 도 9를 참조하면, SiO2 게이트 절연막의 성장 온도가 증가할수록 SiO2 게이트 절연막 내부의 트랩이 실제로 줄어드는 것을 확인할 수 있다.
도 10은 물(H2O)과 플루오린화 수소(HF)를 200:1의 비율로 혼합한 용액을사용하여 진행한 SiO2 게이트 절연막의 에칭 공정에서, SiO2 게이트 절연막의 공정 온도의 변화에 따른 SiO2 식각률(etch rate)의 결과를 나타낸 그래프이다. 상기 절연막 증착 공정이 이루어지는 공정 온도에 따라 SiO2의 식각률이 크게 달라질 수 있다.
배치식 공정 챔버는 일반적으로 800℃가 넘는 고온에서 공정을 진행하지 않기 때문에, 도 10의 결과를 참조하면 SiO2 게이트 절연막의 라디칼 산화 반응 온도를 증가시킬 경우의 식각률을 확인함으로써 성장된 게이트 절연막의 공정 레시피를 확인할 수 있다. 추가적으로, 도 10에 도시된 데이터를 통해 집적회로 소자의 게이트 절연막의 XPS 결과(Si와 O의 성분비)를 분석하여 성장된 집적회로 소자에 본 발명의 기술적 사상이 적용되었는지 확인할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100a, 100b: 히터
110: 공정 챔버
200: 기판
210: 제1 박막
220: 제2 박막
300: 산소 가스
310: 산소 가스와 수소 가스가 혼합된 혼합 가스
400: 기판에 생성된 핏(pit)

Claims (10)

  1. 배치식 공정 챔버 내에 복수 장의 기판을 로딩하는 단계;
    상기 공정 챔버의 내부를 200 ℃ 내지 700 ℃ 의 범위 내에서 선택되는 기준 온도로 유지하는 단계;
    복수 개의 노즐을 통해 산소 가스를 상기 공정 챔버 내로 공급하여 열 산화 반응에 의해 상기 복수 장의 기판 각각의 상부 표면 위에 제1 박막을 형성하는 제1 공정;
    수소 가스와 산소 가스와의 혼합 가스를 상기 공정 챔버 내로 공급하는 단계; 및
    상기 혼합 가스를 이용하는 라디칼 산화 반응에 의해 상기 제1 박막을 성장시켜 제2 박막을 형성하는 제2 공정; 을 포함하는 박막 형성 방법.
  2. 제1항에 있어서,
    상기 혼합 가스는, 수소 가스와 산소 가스를 1:5 내지 1:20 사이 부피비로 혼합한 가스이고,
    상기 수소 가스와 상기 산소 가스의 유량은 각각 0.1 SCCM 내지 10 SCCM 사이인
    박막 형성 방법.
  3. 제1항에 있어서,
    상기 제1 박막과 상기 제2 박막은 각각 SiO2 막으로 이루어지는,
    박막 형성 방법.
  4. 제1항에 있어서,
    상기 제1 공정 및 제2 공정의 공정 압력은 20 Pa 내지 2000 Pa의 범위 내에서 선택되는, 박막 형성 방법.
  5. 제4항에 있어서,
    상기 제2 공정의 공정 압력은 상기 제1 공정의 공정 압력과 동일한 값을 유지하는, 박막 형성 방법.
  6. 제1항에 있어서,
    상기 제1 공정은, 상기 열 산화 반응을 위해 상기 기준 온도에서 시작하여 600 ℃ 내지 1000 ℃ 에 도달하기까지 1 ℃/min 내지 20 ℃/min 의 속도로 상기 공정 챔버 내부를 가열하는 단계를 포함하는 박막 형성 방법.
  7. 제6항에 있어서,
    상기 제1 공정에서 최종적으로 도달한 온도를 유지한 상태로,
    상기 제2 공정이 진행되는 박막 형성 방법.
  8. 제7항에 있어서,
    상기 제2 공정의 진행 시간은,
    상기 제1 공정의 진행 시간보다 긴 것을 특징으로 하는 박막 형성 방법.
  9. 제1항에 있어서,
    상기 복수 장의 기판은,
    [100] 방향의 주면을 가지는 실리콘 단결정으로 이루어지는 것을 특징으로 하는 박막 형성 방법.
  10. 제1항에 따른 상기 박막 형성 방법을 이용하여 게이트 절연막을 형성하는 단계; 및
    1 ℃/min 내지 20 ℃/min 의 속도로 상기 제1항의 기준 온도까지 냉각하면서 상기 공정 챔버의 압력을 상압으로 회복하는 단계를 포함하는,
    집적회로 소자의 제조 방법.
KR1020220120098A 2022-09-22 2022-09-22 박막 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법 KR20240041045A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220120098A KR20240041045A (ko) 2022-09-22 2022-09-22 박막 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220120098A KR20240041045A (ko) 2022-09-22 2022-09-22 박막 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20240041045A true KR20240041045A (ko) 2024-03-29

Family

ID=90483743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220120098A KR20240041045A (ko) 2022-09-22 2022-09-22 박막 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20240041045A (ko)

Similar Documents

Publication Publication Date Title
US5900290A (en) Method of making low-k fluorinated amorphous carbon dielectric
EP0040546B1 (en) Method for forming the insulating layer of a semiconductor device
KR100537554B1 (ko) 반도체 소자의 산화막 형성 방법
KR100470973B1 (ko) 고밀도 플라즈마 화학기상증착 공정
KR20240041045A (ko) 박막 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
KR20010080583A (ko) Ｂｐｓｇ 환류 방법
KR100700926B1 (ko) 반도체 장치의 제조 방법
KR100328360B1 (ko) 반구형 결정립의 제조 방법
US5208189A (en) Process for plugging defects in a dielectric layer of a semiconductor device
US6852649B1 (en) Multi-step high density plasma (HDP) process to obtain uniformly doped insulating film
KR100274351B1 (ko) 반도체소자의게이트산화막형성방법
KR19990004130A (ko) 반도체장치의 실리콘 옥시나이트라이드막 형성방법
KR100292218B1 (ko) 반도체소자제조방법
KR100321702B1 (ko) 탄탈륨 산화막 형성 방법 및 그를 이용한 탄탈륨 산화막 캐패시터 제조 방법
US7144822B1 (en) High density plasma process for optimum film quality and electrical results
WO2007035041A1 (en) Method of and apparatus for fabricating thermal oxide film using single chamber-type cvd apparatus
JP7149708B2 (ja) 太陽電池の製造方法
KR100811262B1 (ko) 반도체 소자의 제조 방법
CN107994024B (zh) 包括富硅氮化硅隔离介质层的3d nand导线孔的制备方法
KR100671629B1 (ko) 반도체 소자의 산화막 형성 방법
KR100607417B1 (ko) 반도체 제조에서 산화막을 형성하는 방법
KR100297100B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100475547B1 (ko) 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법
KR20050118477A (ko) 플래쉬 메모리 소자의 제조 방법
KR100368305B1 (ko) 반도체 소자의 콘택 플러그 형성 방법