KR20240028391A - 표시 장치 및 표시 장치 제조 방법 - Google Patents

표시 장치 및 표시 장치 제조 방법 Download PDF

Info

Publication number
KR20240028391A
KR20240028391A KR1020240024361A KR20240024361A KR20240028391A KR 20240028391 A KR20240028391 A KR 20240028391A KR 1020240024361 A KR1020240024361 A KR 1020240024361A KR 20240024361 A KR20240024361 A KR 20240024361A KR 20240028391 A KR20240028391 A KR 20240028391A
Authority
KR
South Korea
Prior art keywords
substrate
wires
display device
layer
disposed
Prior art date
Application number
KR1020240024361A
Other languages
English (en)
Other versions
KR102700525B1 (ko
Inventor
김한석
이창호
윤승욱
김지훈
윤미라
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20240028391A publication Critical patent/KR20240028391A/ko
Priority to KR1020240114209A priority Critical patent/KR20240135584A/ko
Application granted granted Critical
Publication of KR102700525B1 publication Critical patent/KR102700525B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치 제조 방법은 제1 기판의 상면에 복수의 박막 트랜지스터, 복수의 LED, 복수의 게이트 배선 및 복수의 데이터 배선을 형성하는 단계, 제2 기판의 배면에 복수의 게이트 링크 배선 및 복수의 데이터 링크 배선을 형성하는 단계, 제1 기판과 제2 기판을 본딩하는 단계, 제1 기판과 제2 기판을 셀 단위로 스크라이빙하는 단계, 복수의 게이트 배선과 복수의 게이트 링크 배선을 연결하고, 복수의 데이터 배선과 복수의 데이터 링크 배선을 연결하기 위해 복수의 사이드 배선을 형성하는 단계, 및 복수의 사이드 배선을 덮는 절연층을 형성하는 단계를 포함한다.

Description

표시 장치 및 표시 장치 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING OF THE SAME}
본 발명은 표시 장치 및 표시 장치 제조 방법에 관한 것으로서, 보다 상세하게는 LED(Light Emitting Diode)를 이용한 표시 장치 및 표시 장치 제조 방법에 관한 것이다.
현재까지 널리 이용되고 있는 액정 표시 장치(Liquid Crystal Display Device; LCD)와 유기 발광 표시 장치(Organic Light Emitting Display Display; OLED)는 그 적용 범위가 점차 확대되고 있다.
액정 표시 장치와 유기 발광 표시 장치는 고해상도의 화면을 제공할 수 있고 경량 박형이 가능하다는 장점으로 인해 일상적인 전자기기, 예를 들어, 핸드폰, 노트북 등의 화면에 많이 적용되고 있고, 그 범위도 점차 확대되고 있다.
다만, 액정 표시 장치와 유기 발광 표시 장치는 표시 장치에서 영상이 표시되지 않는 영역으로 사용자에게 시인되는 베젤(bezel) 영역의 크기를 감소시키는데 한계가 있다. 예를 들어, 액정 표시 장치의 경우, 액정을 밀봉하고 상부 기판과 하부 기판을 합착하기 위해 씰런트(sealant)가 사용되어야 하므로, 베젤 영역의 크기를 감소시키는데 한계가 있다. 또한, 유기 발광 표시 장치의 경우, 유기 발광 소자가 유기 물질로 이루어져 수분 또는 산소에 매우 취약하여 유기 발광 소자를 보호하기 위한 봉지부(encapsulation)가 배치되어야 하므로, 베젤 영역의 크기를 감소시키는데 한계가 있다. 특히, 하나의 패널로서 초대형 화면을 구현하는 것은 불가능하므로, 복수 개의 액정 표시 패널 또는 복수 개의 유기 발광 표시 패널을 일종의 타일(tile) 형태로 배치하여 초대형 화면을 구현하는 경우, 서로 인접하는 패널 간의 베젤 영역이 사용자에게 시인되는 문제가 발생할 수 있다.
이에 대한 대안으로, LED를 포함하는 표시 장치가 제안되었다. LED는 유기 물질이 아닌 무기 물질로 이루어지므로, 신뢰성이 우수하여 액정 표시 장치나 유기 발광 표시 장치에 비해 수명이 길다. 또한, LED는 점등 속도가 빠를 뿐만 아니라, 소비 전력이 적고, 내충격성이 강해 안정성이 뛰어나며, 고휘도의 영상을 표시할 수 있기 때문에 초대형 화면에 적용되기에 적합한 소자이다.
이에 따라, 일반적으로 베젤 영역을 최소화할 수 있는 초대형 화면을 제공하기 위한 표시 장치에는 LED 소자가 이용되고 있다.
본 발명의 발명자들은 LED는 유기 발광 소자에 비해 발광 효율이 좋으므로, LED를 포함하는 표시 장치의 경우 유기 발광 소자를 사용하는 표시 장치에 비해 하나의 화소의 크기, 즉, 동일한 휘도의 광을 발광하기 위해 요구되는 발광 영역의 크기가 매우 작다는 것을 인식하였다. 이에, 본 발명의 발명자들은 LED를 사용하여 표시 장치를 구현하는 경우, 서로 인접하는 화소의 발광 영역 사이의 거리가 동일 해상도를 갖는 유기 발광 표시 장치에서의 서로 인접하는 화소의 발광 영역 사이의 거리보다 매우 길다는 것을 인식하였다. 이에, 본 발명의 발명자들은, 복수의 패널을 타일 형태로 배치하여 구현된 타일링 디스플레이를 구현하는 경우, 하나의 패널의 최외곽 LED와 이에 인접하는 다른 하나의 패널의 최외곽 LED 사이의 간격을 하나의 패널 내에서의 LED 사이의 간격과 동일하게 구현할 수 있으므로 실질적으로 베젤 영역이 존재하지 않는 제로 베젤 구현이 가능하다는 것을 인식하였다.
다만, 상술한 바와 같이 하나의 패널의 최외곽 LED와 이에 인접하는 다른 하나의 패널의 최외곽 LED 사이의 간격을 하나의 패널 내에서의 LED 사이의 간격과 동일하게 구현하기 위해서는, 기존에서 패널 상면에 위치하였던 게이트 구동부, 데이터 구동부 등과 같은 다양한 구동부를 패널 상면이 아닌 배면에 위치시켜야 한다. 이에, 본 발명의 발명자들은 패널 상면에 박막 트랜지스터, LED 등과 같은 소자들이 배치되고, 패널 배면에 게이트 구동부, 데이터 구동부 등과 같은 구동부들이 배치된 새로운 구조의 표시 장치를 발명하였다. 또한, 본 발명의 발명자들은 패널 상면에 배치된 소자들과 패널 배면에 배치된 구동부들을 연결하기 위해, 패널 측면에 사이드 배선을 형성하는 제조 기술을 발명하였다.
그러나, 사이드 배선을 형성하기 위한 종래 기술들의 경우 패드를 사용하여 복수회 프린팅해야 하는 경우 공정이 길고 불량률이 높아 프린팅 정확도가 낮다. 이에, 패드를 사용하여 1번에 프린팅하는 경우에는 사이드 배선의 길이가 짧아 패널 상면의 배선과 배면의 배선을 연결하기 어렵다. 또한, 패드를 사용하여 프린팅하는 방식으로 사이드 배선을 제조하는 경우 패드의 접촉면이 파손되거나 변형되어 프린팅 품질이 저하되므로, 패드를 주기적으로 교체하여야 하나, 패드 가격이 고가이고, 패드를 교체할 때마다 새롭게 제조 장비의 설정값들을 변경하여야 하는 번거로움이 존재한다.
이에, 본 발명의 발명자들은 제로 베젤을 구현함과 동시에 보다 단순한 공정으로 사이드 배선을 형성할 수 있는, 레이저 프린팅 방식을 사용하는 새로운 방식의 표시 장치 제조 방법을 발명하였다. 또한, 본 발명의 발명자들은 패드를 사용하여 사이드 배선을 프린팅하더라도, 패드의 파손 및 변형을 최소화하고 1번의 프린팅 공정으로도 사이드 배선으로 배선간의 정확한 연결을 구현할 수 있는 표시 장치 및 표시 장치 제조 방법을 발명하였다.
이에, 본 발명이 해결하고자 하는 과제는 레이저 전사 프린팅(Laser Transfer Printing)을 사용하여 보다 단순하고 저비용의 제조 공정으로도 사이드 배선을 형성할 수 있는 표시 장치 및 표시 장치 제조 방법을 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 다른 과제는 레이저 에칭 공정을 사용하여 LED를 포함하는 표시 장치 제조 시 측면에 대한 그라인딩(grinding) 공정을 생략할 수 있는 표시 장치 및 표시 장치 제조 방법을 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 다른 과제는 그라인딩 공정으로 인한 스크래치를 보상하는 기저층을 기판과 사이드 배선 사이에 배치하여 사이드 배선 간 마이그레이션(migration) 발생률을 최소 수준으로 경감시키는 표시 장치 및 표시 장치 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시 장치 제조 방법은 제1 기판의 상면에 복수의 박막 트랜지스터, 복수의 LED, 복수의 게이트 배선 및 복수의 데이터 배선을 형성하는 단계, 제2 기판의 배면에 복수의 게이트 링크 배선 및 복수의 데이터 링크 배선을 형성하는 단계, 제1 기판과 제2 기판을 본딩하는 단계, 제1 기판과 제2 기판을 셀 단위로 스크라이빙하는 단계, 복수의 게이트 배선과 복수의 게이트 링크 배선을 연결하고, 복수의 데이터 배선과 복수의 데이터 링크 배선을 연결하기 위해 복수의 사이드 배선을 형성하는 단계 및 복수의 사이드 배선을 덮는 절연층을 형성하는 단계를 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 사이드 배선을 형성하기 위해 레이저 전사 프린팅을 사용하여, 사이드 배선을 형성하기 위한 제조 공정을 단순화하고 제조 비용을 감소시킬 수 있다.
또한, 본 발명은 사이드 배선을 형성하기 위해 레이저 에칭 공정을 사용하여, 패널 상면의 배선과 배면의 배선을 보다 원활하게 연결하기 위해 사용되던 측면 그라인딩 공정을 생략할 수 있다.
또한, 본 발명은 사이드 배선과 기판 사이에 기저층을 배치하여, 배선 간 마이그레이션 발생을 최소 수준으로 억제할 수 있다.또한, 본 발명은 기저층에 기저패턴을 형성하여 배선 간 마이그레이션 발생을 최소 수준으로 억제할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치 제조 방법을 설명하기 위한 순서도이다.
도 2a 내지 도 2j는 본 발명의 일 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 공정도들이다.
도 3은 본 발명의 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 배면도이다.
도 4a 내지 도 4c는 본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 공정도들이다.
도 5a 내지 도 5d는 본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 공정도들이다.
도 6a 및 내지 6d는 본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 7a 및 7b는 비교예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 7c는 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법을 설명하기 위한 개략적인 단면도이다.
도 8a 및 8b는 본 발명의 또 다른 실시예들에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 9a 및 도 9b는 본 발명의 다양한 실시예들에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 10a 내지 도 10c는 비교예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개력적인 단면도들이다.
도 11a 내지 도 11d는 본 발명의 또 다른 실시예들에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 위 (on)로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치 제조 방법을 설명하기 위한 순서도이다. 도 2a 내지 도 2j는 본 발명의 일 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 공정도들이다. 도 2a는 본딩 공정 이전의 제1 기판(111)의 개략적인 상면도이다. 도 2b는 본딩 공정 이전의 제2 기판(112)의 개략적인 배면도이다. 도 2c는 제1 기판(111)과 제2 기판(112)이 본딩된 상태의 개략적인 단면도이다. 도 2d는 스크라이빙 공정이 완료된 상태의 제1 기판(111)의 개략적인 상면도이다. 도 2e는 스크라이빙 공정이 완료된 상태의 개략적인 단면도이다. 도 2f 및 도 2g는 레이저 프린팅 공정을 설명하기 위한 개략적인 단면도이다. 도 2h는 레이저 프린팅 공정이 완료된 상태의 개략적인 측면도이다. 도 2i는 레이저 프린팅 공정이 완료된 상태의 제1 기판(111)의 개략적인 상면도이다. 도 2j는 절연층(160) 형성 공정을 설명하기 위한 개략적인 단면도이다.
먼저, 제1 기판의 상면에 복수의 박막 트랜지스터(120), 복수의 LED(130), 복수의 게이트 배선(GL) 및 복수의 데이터 배선(DL)을 형성한다(S100).
도 2a를 참조하면, 제1 기판(111)은 표시 장치 상부에 배치되는 구성요소들을 지지하는 기판으로, 절연 기판일 수 있다. 예를 들어, 제1 기판(111)은 유리 또는 수지 등으로 이루어질 수 있다. 또한, 제1 기판(111)은 고분자 또는 플라스틱을 포함하여 이루어질 수도 있다. 몇몇 실시예에서, 제1 기판(111)은 플렉서빌리티(flexibility)을 갖는 플라스틱 물질로 이루어질 수도 있다.
제1 기판(111)에는 표시 영역(AA) 및 표시 영역(AA)을 둘러싸는 비표시 영역(NA)이 정의될 수 있다. 표시 영역(AA)은 표시 장치에서 실제로 영상이 표시되는 영역으로, 표시 영역(AA)에는 후술할 LED(130) 및 LED(130)를 구동하기 위한 박막 트랜지스터(120) 등이 배치될 수 있다. 비표시 영역(NA)은 영상이 표시되지 않는 영역으로, 표시 영역(AA)을 둘러싸는 영역으로 정의될 수 있다. 비표시 영역(NA)에는 표시 영역(AA)에 배치된 LED(130) 및 박막 트랜지스터(120)와 연결된 게이트 배선(GL) 및 데이터 배선(DL) 등과 같은 다양한 배선이 배치될 수 있다. 본 명세서에서는 제1 기판(111)이 표시 영역(AA) 및 비표시 영역(NA)으로 정의되는 것으로 설명되었으나, 이에 제한되지 않고, 비표시 영역(NA)이 없는 것으로 정의될 수도 있다. 즉, 본 발명의 일 실시예에 따른 표시 장치 제조 방법에 의해 제조된 표시 장치를 사용하여 타일링 디스플레이를 구현하는 경우, 하나의 패널의 최외곽 LED(130)와 이에 인접하는 다른 하나의 패널의 최외곽 LED(130) 사이의 간격을 하나의 패널 내에서의 LED(130) 사이의 간격과 동일하게 구현할 수 있으므로 실질적으로 베젤 영역이 존재하지 않는 제로 베젤 구현이 가능하다. 따라서, 제1 기판(111)은 표시 영역(AA)만을 갖는 것으로 정의되고, 비표시 영역(NA)이 제1 기판(111)에 정의되지 않는 것으로 설명될 수도 있다.
제1 기판(111)의 표시 영역(AA)에는 복수의 화소(PX)가 정의된다. 복수의 화소(PX) 각각은 빛을 발광하는 개별 단위로서, 복수의 화소(PX)는 적색 화소(PX), 녹색 화소(PX) 및 청색 화소(PX)를 포함할 수 있으나, 이에 제한되는 것은 아니다. 복수의 화소(PX) 각각에는 박막 트랜지스터(120) 및 LED(130)가 형성된다. 박막 트랜지스터(120) 및 LED(130)에 대한 보다 상세한 설명은 도 2c를 참조하여 후술한다.
제1 기판(111)에는 스크라이빙 라인(SL)이 정의될 수 있다. 스크라이빙 라인(SL)은 제1 기판(111)과 제2 기판(112)의 본딩 공정 이후에 표시 장치를 셀 단위로 절단하기 위해 사용되는 가상의 절단 라인이다. 즉, 복수의 표시 장치를 동시에 형성한 후 또는 하나의 표시 장치를 원장 기판에 형성한 후, 셀 단위로 표시 장치를 절단하는 스크라이빙 공정을 위해 스크라이빙 라인(SL)이 정의될 수 있다.
이어서, 제2 기판(112)의 배면에 복수의 게이트 링크 배선(GLL) 및 복수의 데이터 링크 배선(DLL)을 형성한다(S110).
도 2b를 참조하면, 제2 기판(112)은 표시 장치 하부에 배치되는 구성요소들을 지지하는 기판으로, 절연 기판일 수 있다. 예를 들어, 제2 기판(112)은 유리 또는 수지 등으로 이루어질 수 있다. 또한, 제2 기판(112)은 고분자 또는 플라스틱을 포함하여 이루어질 수도 있다. 제2 기판(112)은 제1 기판(111)과 동일한 물질로 이루어질 수 있다. 몇몇 실시예에서, 제2 기판(112)은 플렉서빌리티(flexibility)을 갖는 플라스틱 물질로 이루어질 수도 있다.
제2 기판(112)의 배면에는 복수의 게이트 링크 배선(GLL) 및 복수의 데이터 링크 배선(DLL)이 형성된다. 복수의 게이트 링크 배선(GLL)은 제1 기판(111)의 상면에 형성된 복수의 게이트 배선(GL)과 게이트 구동부를 연결시키기 위한 배선이고, 복수의 데이터 링크 배선(DLL)은 제1 기판(111)의 상면에 형성된 복수의 데이터 배선(DL)과 데이터 구동부를 연결시키기 위한 배선이다. 복수의 게이트 링크 배선(GLL) 및 복수의 데이터 링크 배선(DLL)은 제2 기판(112)의 끝단에서 제2 기판(112)의 중앙을 향해 연장될 수 있다.
도 2b에 도시되지는 않았으나, 제2 기판(112)의 배면에 복수의 게이트 링크 배선(GLL)과 전기적으로 연결되도록 게이트 구동부가 배치되고, 복수의 데이터 링크 배선(DLL)과 전기적으로 연결되도록 데이터 구동부가 배치될 수 있다. 이때, 게이트 구동부 및 데이터 구동부는 제2 기판(112)의 배면에 직접 형성될 수도 있고, COF(Chip on Film) 방식으로 제2 기판(112)의 배면에 배치될 수도 있고, PCB(Printed Circuit Board) 상에 배치되는 방식으로 제2 기판(112)의 배면에 배치될 수도 있으나, 이에 제한되는 것은 아니다.
이어서, 제1 기판(111)과 제2 기판(112)을 본딩한다(S120).
도 2c를 참조하면, 제1 기판(111)과 제2 기판(112)은 본딩층(118)을 통해 본딩된다. 본딩층(118)은 다양한 경화 방식을 통해 경화되어 제1 기판(111)과 제2 기판(112)을 합착시킬 수 있는 물질로 이루어질 수 있다. 본딩층(118)은 제1 기판(111)과 제2 기판(112) 사이에서 전체 영역에 배치될 수도 있고, 일부 영역에만 배치될 수도 있다.
도 2c를 참조하여 제1 기판(111) 상면에 배치된 구성요소들에 대해 보다 상세히 살펴보면, 제1 기판(111) 상에는 박막 트랜지스터(120)가 형성된다. 구체적으로, 제1 기판(111) 상에 게이트 전극(121)이 배치되고, 게이트 전극(121) 상에 액티브층(122)이 배치된다. 게이트 전극(121)과 액티브층(122) 사이에는 게이트 전극(121)과 액티브층(122)을 절연시키기 위한 게이트 절연층(113)이 배치된다. 액티브층(122) 상에는 소스 전극(123) 및 드레인 전극(124)이 배치되고, 소스 전극(123) 및 드레인 전극(124) 상에는 박막 트랜지스터(120)를 보호하기 위한 패시베이션층(114)이 배치된다. 다만, 패시베이션층(114)은 실시예에 따라 생략될 수도 있다.
도 2c를 참조하면, 게이트 전극(121)과 동일 층 상에 게이트 배선(GL)이 형성된다. 게이트 배선(GL)은 게이트 전극(121)과 동일 물질로 이루어질 수 있다. 게이트 배선(GL)은 표시 영역(AA), 비표시 영역(NA)에 배치되고, 스크라이빙 라인(SL)을 넘어서 형성된다. 도 2c에서는 게이트 배선(GL)을 도시하였으나, 데이터 배선(DL) 또한 게이트 배선(GL)과 동일한 취지로 형성될 수 있다.
도 2c를 참조하면, 게이트 절연층(113) 상에 공통 배선(CL)이 배치된다. 공통 배선(CL)은 LED(130)에 공통 전압을 인가하기 위한 배선으로, 게이트 배선(GL) 또는 데이터 배선(DL)과 이격되어 배치될 수 있다. 또한, 공통 배선(CL)은 게이트 배선(GL) 또는 데이터 배선(DL)과 동일한 방향으로 연장될 수 있다. 공통 배선(CL)은 도 2c에 도시된 바와 같이, 소스 전극(123) 및 드레인 전극(124)과 동일한 물질로 이루어질 수 있으나, 이에 제한되지 않고 게이트 전극(121)과 동일한 물질로 이루어질 수도 있다.
표시 영역(AA)에서 반사층(143)이 패시베이션층(114) 상에 배치된다. 반사층(143)은 LED(130)에서 발광된 광 중 제1 기판(111) 측을 향해 발광된 광을 표시 장치 상부로 반사시켜 표시 장치 외부로 출광시키기 위한 층이다. 반사층(143)은 높은 반사율을 갖는 금속 물질로 이루어질 수 있다.
반사층(143) 상에 접착층(115)이 배치된다. 접착층(115)은 반사층(143) 상에 LED(130)를 접착시키기 위한 접착층(115)으로, 금속 물질로 이루어지는 반사층(143)과 LED(130)를 절연시킬 수도 있다. 접착층(115)은 열 경화 물질 또는 광 경화 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
접착층(115) 상에 LED(130)가 배치된다. LED(130)는 n형층(131), 활성층(132), p형층(133), n전극(135) 및 p전극(134)을 포함한다. 이하에서는, LED(130)로 레터럴(lateral) 구조의 LED(130)가 사용되는 것으로 설명하나, LED(130)의 구조가 이에 제한되는 것은 아니다.
LED(130)의 적층 구조에 대해 보다 상세히 설명하면, n형층(131)은 우수한 결정성을 갖는 질화갈륨(GaN)에 n형 불순물을 주입하여 형성될 수 있다. n형층(131) 상에는 활성층(132)이 배치된다. 활성층(132)은 LED(130)에서 빛을 발하는 발광층으로, 질화물 반도체, 예를 들어, 인듐질화갈륨(InGaN)으로 이루어질 수 있다. 활성층(132) 상에는 p형층(133)이 배치된다. p형층(133)은 질화갈륨(GaN)에 p형 불순물을 주입하여 형성될 수 있다. 다만, n형층(131), 활성층(132) 및 p형층(133)의 구성 물질은 이에 제한되는 것은 아니다.
LED(130)는, 이상에서 설명한 바와 같이, n형층(131), 활성층(132) 및 p형층(133)을 차례대로 적층한 후, 소정 부분을 식각한 후, n전극(135)과 p전극(134)을 형성하는 방식으로 제조될 수 있다. 이때, 소정 부분은 n전극(135)과 p전극(134)을 이격시키기 위한 공간으로, n형층(131)의 일부가 노출되도록 소정 부분이 식각될 수 있다. 다시 말해, n전극(135)과 p전극(134)이 배치될 LED(130)의 면은 평탄화된 면이 아닌 서로 다른 높이 레벨을 가질 수 있다.
이와 같이, 식각된 영역, 다시 말해, 식각 공정으로 노출된 n형층(131) 상에는 n전극(135)이 배치될 수 있다. n전극(135)은 도전성 물질로 이루어질 수 있고, 예를 들어, 투명 도전성 산화물로 이루어질 수 있다. 한편, 식각되지 않은 영역, 다시 말해, p형층(133) 상에는 p전극(134)이 배치될 수 있다. p전극(134)도 도전성 물질로 이루어질 수 있고, 예를 들어, 투명 도전성 산화물로 이루어질 수 있다. 또한, p전극(134)은 n전극(135)과 동일한 물질로 이루어질 수 있다.
상술한 바와 같이, n형층(131), 활성층(132), p형층(133), n전극(135) 및 p전극(134)이 형성된 상태에서, n형층(131)이 n전극(135) 및 p전극(134)보다 반사층(143)에 인접하게 LED(130)가 배치될 수 있다.
이어서, 표시 영역(AA)에서 박막 트랜지스터(120) 상을 평탄화하도록 제1 평탄화층(116)이 배치된다. 제1 평탄화층(116)은 LED(130)가 배치된 영역 및 컨택홀을 제외한 영역에서 상부를 평탄화하도록 형성될 수 있다. 또한, 제1 평탄화층(116) 상에는 제2 평탄화층(117)이 배치될 수 있다. 제2 평탄화층(117)은 컨택홀을 제외한 영역에서 박막 트랜지스터(120) 및 LED(130) 상부에 배치될 수 있다. 이때, 제2 평탄화층(117)은 LED(130)의 p전극(134) 및 n전극(135)의 일부 영역이 오픈되도록 형성될 수 있다. 도 2c에서는 표시 장치 제조 시 2개의 평탄화층이 사용되는 것으로 도시하였으나, 이는 단일의 평탄화층으로 형성하는 경우 공정 시간 등이 지나치게 증가하는 것을 방지하기 위함이다. 따라서, 제1 평탄화층(116) 및 제2 평탄화층(117)은 반드시 복수로 이루어져야 하는 것은 아니고, 단일의 평탄화층으로 이루어질 수 있다.
제1 전극(141)은 박막 트랜지스터(120)와 LED(130)의 p전극(134)을 연결하기 위한 전극이다. 제1 전극(141)은 제1 평탄화층(116), 제2 평탄화층(117), 패시베이션층(114) 및 접착층(115)에 형성된 컨택홀을 통해 박막 트랜지스터(120)의 소스 전극(123)과 접하고, 제2 평탄화층(117)에 형성된 컨택홀을 통해 LED(130)의 p전극(134)과 접한다. 다만, 이에 제한되지 않고, 박막 트랜지스터(120)의 타입에 따라 제1 전극(141)은 박막 트랜지스터(120)의 드레인 전극(124)과 접하는 것으로 정의될 수도 있다.
제2 전극(142)은 공통 배선(CL)과 LED(130)의 n전극(135)을 연결하기 위한 전극이다. 제2 전극(142)은 제1 평탄화층(116), 제2 평탄화층(117), 패시베이션층(114) 및 접착층(115)에 형성된 컨택홀을 통해 공통 배선(CL)과 접하고, 제2 평탄화층(117)에 형성된 컨택홀을 통해 LED(130)의 n전극(135)과 접한다.
이에 따라, 표시 장치가 턴온(turn-on)되면 박막 트랜지스터(120)의 소스 전극(123) 및 공통 배선(CL) 각각에 인가되는 서로 상이한 전압 레벨이 제1 전극(141) 및 제2 전극(142)을 통해 p전극(134)과 n전극(135)으로 전달되어 LED(130)가 발광할 수 있다. 도 2c에서는 박막 트랜지스터(120)가 p전극(134)과 전기적으로 연결되고 공통 배선(CL)이 n전극(135)과 전기적으로 연결되는 것으로 설명되었으나, 이에 제한되지 않고, 박막 트랜지스터(120)가 n전극(135)과 전기적으로 연결되고 공통 배선(CL)이 p전극(134)과 전기적으로 연결될 수도 있다.
도 2c를 참조하면, 제2 기판(112)의 배면에 게이트 링크 배선(GLL)이 형성된다. 게이트 링크 배선(GLL)은 게이트 전극(121)과 동일 물질로 이루어질 수 있다. 게이트 링크 배선(GLL)은 표시 영역(AA), 비표시 영역(NA)에 배치되고, 스크라이빙 라인(SL)을 넘어서 형성된다. 도 2c에서는 게이트 링크 배선(GLL)을 도시하였으나, 데이터 링크 배선(DLL) 또한 게이트 링크 배선(GLL)과 동일한 취지로 형성될 수 있다.
이어서, 제1 기판(111)과 제2 기판(112)을 셀 단위로 스크라이빙한다(S130).
도 2d 및 도 2e를 참조하면, 제1 기판(111) 및 제2 기판(112)에 정의된 가상의 스크라이빙 라인(SL)을 따라 제1 기판(111) 및 제2 기판(112)을 스크라이빙하여, 제1 기판(111) 및 제2 기판(112)이 셀 단위로 분리될 수 있다. 즉, 도 2c에 도시된 바와 같이, 제1 기판(111)과 제2 기판(112)이 합착된 상태에서 스크라이빙 라인(SL)을 따라 레이저를 조사하는 방식이나 기계적인 방식을 사용하여 제1 기판(111) 및 제2 기판(112)을 스크라이빙하여, 제1 기판(111) 및 제2 기판(112)이 셀 단위로 분리될 수 있다. 제1 기판(111) 및 제2 기판(112)이 스크라이빙 라인(SL)을 따라 스크라이빙됨에 따라, 게이트 배선(GL) 및 데이터 배선(DL)은 제1 기판(111)의 상면의 끝단까지 연장하고, 게이트 링크 배선(GLL) 및 데이터 링크 배선(DLL)은 제2 기판(112)의 배면의 끝단까지 연장하게 된다.
이어서, 복수의 게이트 배선(GL)과 복수의 게이트 링크 배선(GLL)을 연결하고, 복수의 데이터 배선(DL)과 복수의 데이터 링크 배선(DLL)을 연결하기 위해 복수의 사이드 배선(150)을 형성한다(S140).
복수의 사이드 배선(150)은 레이저 전사 프린팅(Laser Transfer Printing) 방식으로 형성될 수 있다. 구체적으로, 복수의 사이드 배선(150)은 금속 전사층(191)이 형성된 베이스 부재(190) 상에 레이저(L)를 조사함에 의해 금속 전사층(191)을 제1 기판(111)과 제2 기판(112)의 측면에 전사하는 방식으로 형성될 수 있다. 여기서, 금속 전사층(191)은 은(Ag) 등과 같은 도전성 물질로 이루어질 수 있다.
복수의 사이드 배선(150)은 제1 기판(111)의 상면에 형성된 게이트 배선(GL)과 제2 기판(112)의 배면에 형성된 게이트 링크 배선(GLL)을 연결하는 제1 사이드 배선(151) 및 제1 기판(111)의 상면에 형성된 데이터 배선(DL)과 제2 기판(112)의 배면에 형성된 데이터 링크 배선(DLL)을 연결하는 제2 사이드 배선(152)을 포함할 수 있다.
도 2f를 참조하면, 스크라이빙 공정이 완료된 제1 기판(111) 및 제2 기판(112)의 측면, 제1 기판(111)의 상면 및 제2 기판(112)의 배면과 이격되도록 금속 전사층(191)이 형성된 베이스 부재(190)를 배치하고, 베이스 부재(190)의 상부에서 레이저(L)를 조사할 수 있다. 레이저(L)를 베이스 부재(190)의 일 단에서 타 단까지 이동하며 조사함에 따라, 베이스 부재(190)에 배치되었던 금속 전사층(191)이 레이저 조사에 의해 베이스 부재(190)로부터 제1 기판(111) 및 제2 기판(112) 측으로 전사될 수 있다. 이에, 도 2g 및 도 2h에 도시된 바와 같이, 제1 사이드 배선(151)이 게이트 배선(GL)과 게이트 링크 배선(GLL)을 연결하도록 형성될 수 있다. 도 2f 내지 도 2h에서는 제1 기판(111) 및 제2 기판(112)의 측면, 제1 기판(111)의 상면 및 제2 기판(112)의 배면 모두에 대해 레이저 전사 프린팅 공정이 수행되는 것으로 도시되었으나, 실시예에 따라 제1 기판(111) 및 제2 기판(112)의 측면에만 레이저 전사 프린팅 공정이 수행될 수도 있다. 또한, 도 2f 내지 도 2h에서는 제1 사이드 배선(151)을 형성하는 공정만을 도시하였으나, 데이터 배선(DL)과 데이터 링크 배선(DLL)을 연결하는 제2 사이드 배선(152) 또한 제1 사이드 배선(151)과 동일한 방식으로 형성될 수 있다. 이에, 도 2i에 도시된 바와 같이, 데이터 배선(DL)과 데이터 링크 배선(DLL)을 연결하도록 제2 사이드 배선(152)이 형성될 수 있다. 도 2i에서는 제1 사이드 배선(151)의 폭이 게이트 배선(GL)의 폭보다 크고, 제2 사이드 배선(152)의 폭이 데이터 배선(DL)의 폭보다 큰 것으로 도시되었으나, 이에 제한되는 것은 아니다.
이어서, 복수의 사이드 배선(150)을 덮는 절연층(160)을 형성한다(S150).
복수의 사이드 배선(150)을 덮도록 블랙 물질을 포함하는 절연층(160)이 형성된다. 도 2j를 참조하면, 제1 기판(111)의 상면, 제1 기판(111) 및 제2 기판(112)의 측면 및 제2 기판(112)의 배면 상에서 제1 사이드 배선(151)을 덮도록 블랙 물질을 포함하는 절연층(160)이 형성될 수 있다. 복수의 사이드 배선(150)이 금속 물질로 이루어진 경우, 외광이 복수의 사이드 배선(150)에서 반사되거나 LED(130)에서 발광된 광이 복수의 사이드 배선(150)에서 반사되어 사용자에게 시인되는 문제점이 발생할 수 있다. 이에, 블랙 물질로 이루어지는 절연층(160)이 복수의 사이드 배선(150)을 덮도록 배치되어, 상술한 문제점이 해결될 수 있다. 절연층(160)은 복수의 제1 사이드 배선(151) 모두를 덮는 하나의 절연층(160) 및 복수의 제2 사이드 배선(152) 모두를 덮는 다른 하나의 절연층(160)으로 이루어질 수 있다. 또한, 절연층(160)은 게이트 배선(GL) 및 데이터 배선(DL)이 형성되지 않은 측부에도 형성되어, 외광 반사 등을 보다 억제할 수 있다.
몇몇 실시예에서, 복수의 사이드 배선(150)은 블랙 물질을 포함하도록 구성될 수 있다. 복수의 사이드 배선(150)이 금속 물질로만 이루어진 경우, 외광이 복수의 사이드 배선(150)에서 반사되거나 LED(130)에서 발광된 광이 복수의 사이드 배선(150)에서 반사되어 사용자에게 시인되는 문제점이 발생할 수 있다. 이에, 복수의 사이드 배선(150)이 블랙 물질로 이루어질 수 있으며, 이 경우, 블랙 물질을 포함하는 절연층(160)은 선택적으로 형성될 수 있다.
본 발명의 일 실시예에 따른 표시 장치 제조 방법에서는 레이저 전사 프린팅을 이용하여 복수의 사이드 배선(150)을 형성한다. 따라서, 제1 기판(111) 및 제2 기판(112)의 모서리의 형상이 각이 진 형태인 경우에도 용이하게 복수의 사이드 배선(150) 형성이 가능하고, 게이트 배선(GL)과 게이트 링크 배선(GLL) 및 데이터 배선(DL)과 데이터 링크 배선(DLL)이 정상적으로 연결될 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치 제조 방법에서는 게이트 배선(GL)과 게이트 링크 배선(GLL) 및 데이터 배선(DL)과 데이터 링크 배선(DLL)을 연결하기 위해 제1 기판(111) 및 제2 기판(112)의 모서리를 그라인딩하는 공정이 생략될 수 있다. 또한, 그라인딩 공정을 진행한 경우 제1 기판(111) 및 제2 기판(112)의 측면이 라운드(round) 형상을 갖거나, 다각형 형상을 갖게 되므로, 그라인딩 공정을 진행하지 않은 경우보다 비표시 영역(NA)의 크기가 증가될 수 있다. 이에 따라 본 발명의 일 실시예에 따른 표시 장치 제조 방법에서는 비표시 영역(NA)의 크기를 감소시킬 수 있다. 또한, 복수의 사이드 배선(150)을 형성하는 공정이 제1 기판(111) 및 제2 기판(112)과 비접촉 방식으로 수행되므로, 복수의 사이드 배선(150)을 형성하기 위해 패드 등을 통해 프린팅하는 경우 발생할 수 있는 패드 불량 등의 불량 요인들이 제거될 수 있다,
또한, 본 발명의 일 실시예에 따른 표시 장치 제조 방법에서는 블랙 물질로 이루어지는 절연층(160)이 복수의 사이드 배선(150)을 덮도록 배치되어, 외광이 복수의 사이드 배선(150)에서 반사되거나 LED(130)에서 발광된 광이 복수의 사이드 배선(150)에서 반사되어 사용자에게 시인되는 문제점이 해결될 수 있다. 이에, 본 발명의 일 실시예에 따른 표시 장치 제조 방법에 따라 제조된 표시 장치를 타일 형태로 배치하여 초대형 화면을 구현하는 경우, 서로 인접하는 표시 장치 사이에서 빛샘 현상이 발생하는 것이 방지될 수 있다.
몇몇 실시예에서, 표시 장치 제조를 위해 제1 기판(111) 및 제2 기판(112)의 2개의 기판을 사용하지 않고, 1개의 기판만을 사용하여 표시 장치를 제조할 수도 있다. 즉, 1개의 기판의 상면에 데이터 배선(DL) 및 게이트 배선(GL)을 배치하고, 동일 기판의 배면에 데이터 링크 배선(DLL) 및 데이터 배선(DL)을 배치하여 공정을 진행할 수도 있다.
도 3은 본 발명의 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 배면도이다. 도 3에 도시된 실시예는 도 1 및 도 2를 참조하여 설명한 실시예와 비교하여 게이트 링크 배선(GLL), 데이터 링크 배선(DLL) 및 복수의 사이드 배선(350)만이 상이할 뿐, 다른 구성요소들은 실질적으로 동일하므로 중복 설명을 생략한다.
도 3을 참조하면, 복수의 게이트 링크 배선(GLL) 중 제2 기판(112)의 모서리 부근에 배치된 게이트 링크 배선(GLL)은 게이트 배선(GL)과 동일한 방향으로 연장되는 제1 부분 및 제1 부분과 직접 연결되고 제1 부분과 상이한 방향으로 연장되는 제2 부분을 포함할 수 있다. 또한, 복수의 데이터 링크 배선(DLL) 중 제2 기판(112)의 모서리 부근에 배치된 데이터 링크 배선(DLL)은 데이터 배선(DL)과 동일한 방향으로 연장되는 제1 부분 및 제1 부분과 직접 연결되고 제1 부분과 상이한 방향으로 연장되는 제2 부분을 포함할 수 있다.
이에, 복수의 제1 사이드 배선(351) 중 제2 기판(112)의 모서리 부근에 배치되는 적어도 일부는 복수의 게이트 배선(GL)과 동일한 방향으로 연장되는 제1 부분 및 제1 부분과 직접 연결되고 제1 부분과 상이한 방향으로 연장되는 제2 부분을 포함할 수 있고, 복수의 제2 사이드 배선(352) 중 2 기판의 모서리 부근에 배치되는 적어도 일부는 복수의 데이터 배선(DL)과 동일한 방향으로 연장되는 제1 부분 및 제1 부분과 직접 연결되고 제1 부분과 상이한 방향으로 연장되는 제2 부분을 포함할 수 있다.
상술한 바와 같이, 제로 베젤을 구현하기 위해, 게이트 구동부 및 데이터 구동부 등과 같은 다양한 구동부를 제2 기판(112)의 배면에 배치하기 위해, 제2 기판(112)의 배면에는 게이트 링크 배선(GLL) 및 데이터 링크 배선(DLL)이 배치되어야 한다. 다만, 게이트 링크 배선(GLL) 및 데이터 링크 배선(DLL)은 서로 다른 방향으로 연장하므로, 제2 기판(112)의 모서리 부분에서는 서로 교차하는 게이트 링크 배선(GLL) 및 데이터 링크 배선(DLL)이 발생할 수도 있다. 이에, 게이트 링크 배선(GLL) 및 데이터 링크 배선(DLL)은 각각 게이트 배선(GL) 및 데이터 배선(DL)과 상이한 방향으로 연장되는 부분을 포함하여, 도 3에 도시된 바와 같이 게이트 링크 배선(GLL)과 데이트 링크 배선이 서로 교차하지 않도록 할 수 있다.
또한, 본 발명의 다른 실시예에 따른 표시 장치 제조 방법에서는 패드를 사용하여 복수의 사이드 배선(350)을 형성하는 것이 아니고, 비접촉 방식의 레이저 전사 프린팅 방식을 사용하므로, 복수의 사이드 배선(350)이 상술한 바와 같은 제1 부분 및 제2 부분을 갖도록 복수의 사이드 배선(350)을 형성하는 것이 매우 용이할 수 있다. 즉, 복수의 사이드 배선(350)을 형성하기 위해 사용되는 베이스 부재(190)의 형상을 변경하거나, 레이저의 조사 위치를 변경함에 의해, 보다 용이하게 복수의 사이드 배선(350)이 형성될 수 있다. 이에, 본 발명의 다른 실시예에 따른 표시 장치 제조 방법에서는 레이저 전사 프린팅 방식을 사용함에 따라 게이트 링크 배선(GLL)과 데이터 링크 배선(DLL)이 서로 교차하여 간섭이 발생하는 것이 방지될 수 있다.
도 4a 내지 도 4c는 본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 공정도들이다. 도 4a 내지 도 4c에 도시된 실시예는 도 1 및 도 2를 참조하여 설명한 실시예와 비교하여 사이드 배선(150) 제조 공정 및 절연층(460) 제조 공정만이 상이할 뿐, 다른 구성요소들은 실질적으로 동일하므로 중복 설명을 생략한다.
도 4a를 참조하면, 복수의 사이드 배선(150)을 형성하는 단계(S140)와 복수의 사이드 배선(150)을 덮는 절연층(460)을 형성하는 단계(S150)는 동시에 수행될 수 있다.
복수의 사이드 배선(150) 및 절연층(460)은 레이저 전사 프린팅 방식으로 동시에 형성될 수 있다. 구체적으로, 복수의 사이드 배선(150)은 금속 전사층(491) 및 블랙 전사층(492)이 순차적으로 형성된 베이스 부재(490) 상에 레이저(L)를 조사함에 의해 금속 전사층(491) 및 블랙 절연층(460)을 제1 기판(111)과 제2 기판(112)의 측면에 전사하는 방식으로 동시에 형성될 수 있다. 구체적으로, 스크라이빙 공정이 완료된 제1 기판(111) 및 제2 기판(112)의 측면, 제1 기판(111)의 상면 및 제2 기판(112)의 배면과 이격되도록 금속 전사층(491) 및 블랙 전사층(492)이 형성된 베이스 부재(490)를 배치하고, 베이스 부재(490)의 상부에서 레이저(L)를 조사할 수 있다. 레이저(L)를 베이스 부재(490)의 일 단에서 타 단까지 이동하며 조사함에 따라, 베이스 부재(490)에 배치되었던 금속 전사층(491) 및 블랙 전사층(492)이 레이저 조사에 의해 베이스 부재(490)로부터 제1 기판(111) 및 제2 기판(112) 측으로 동시에 전사될 수 있다.
도 4b 및 도 4c를 참조하면, 복수의 사이드 배선(150)과 절연층(460)이 동시에 레이저 전사 프린팅 공정에 의해 형성됨에 따라, 절연층(460)은 복수의 사이드 배선(150) 각각에 대응하는 복수의 절연 패턴을 포함할 수 있다. 구체적으로, 복수의 절연 패턴은 게이트 배선(GL)과 게이트 링크 배선(GLL)을 연결하는 제1 사이드 배선(151)에 대응하는 제1 절연 패턴(461) 및 데이터 배선(DL)과 데이터 링크 배선(DLL)을 연결하는 제2 사이드 배선(152)에 대응하는 제2 절연 패턴(462)을 포함할 수 있다.
이때, 복수의 사이드 배선(150) 및 복수의 사이드 배선(150) 각각에 대응하는 복수의 절연 패턴은 동시에 동일한 레이저 전사 프린팅 공정에 의해 형성되므로, 서로 대응하는 복수의 사이드 배선(150) 각각과 복수의 절연 패턴 각각은 동일한 형상을 갖도록 형성된다. 구체적으로, 서로 대응하는 제1 사이드 배선(151)과 제1 절연 패턴(461)은 동시에 동일한 레이저 전사 프린팅 공정에 의해 형성되므로, 동일한 형상을 갖도록 형성되고 동일한 폭(W1)을 가질 수 있다. 또한, 서로 대응하는 제2 사이드 배선(152)과 제2 절연 패턴(462)은 동시에 동일한 레이저 전사 프린팅 공정에 의해 형성되므로, 동일한 형상을 갖도록 형성되고 동일한 폭(W2)을 가질 수 있다.
상술한 바와 같이, 복수의 사이드 배선(150)이 금속 물질로 이루어진 경우, 외광이 복수의 사이드 배선(150)에서 반사되거나 LED(130)에서 발광된 광이 복수의 사이드 배선(150)에서 반사되어 사용자에게 시인되는 문제점이 발생할 수 있다. 이에, 복수의 사이드 배선(150)을 보호하면서, 복수의 사이드 배선(150)에서 발생되는 반사를 방지하기 위해 복수의 사이드 배선(150)을 덮으며 블랙 물질로 이루어진 절연층(460)을 형성할 수 있다. 다만, 복수의 사이드 배선(150)과 별도록 절연층(460)을 형성하는 경우, 절연층(460)을 형성하기 위해 별도의 프린팅 공정이나 코팅 공정, 고온 건조 공정 등이 추가되어야 한다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 복수의 사이드 배선(150)을 형성하는 공정과 절연층(460)을 형성하는 공정을 동시에 1회의 공정으로 수행하여, 공정 단순화가 가능하며며 제조 비용을 최소화할 수 있다.
도 5a 내지 도 5d는 본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 공정도들이다. 도 5a 내지 도 5d에 도시된 실시예는 도 1 및 도 2를 참조하여 설명한 실시예와 비교하여 사이드 배선(550) 제조 공정만이 상이할 뿐, 다른 구성요소들은 실질적으로 동일하므로 중복 설명을 생략한다.
먼저, 도 5a 및 도 5b를 참조하면, 복수의 사이드 배선(550)을 형성하기 위해, 복수의 게이트 배선(GL) 모두와 복수의 게이트 링크 배선(GLL) 모두를 연결하는 제1 사이드 금속층(571)을 형성하고, 복수의 데이터 배선(DL) 모두와 복수의 데이터 링크 배선(DLL) 모두를 연결하는 제2 사이드 금속층(572)을 형성한다. 즉, 복수의 게이트 배선(GL) 및 복수의 게이트 링크 배선(GLL)의 끝단이 배치된 제1 기판(111) 및 제2 기판(112)의 일 측에 금속 물질을 프린팅하거나 코팅하는 등의 방식으로 복수의 게이트 배선(GL) 모두와 복수의 게이트 링크 배선(GLL) 모두를 연결하는 제1 사이드 금속층(571)이 형성될 수 있다. 또한, 복수의 데이터 배선(DL) 및 복수의 데이터 링크 배선(DLL)의 끝단이 배치된 제1 기판(111) 및 제2 기판(112)의 일 측에 금속 물질을 프린팅하거나 코팅하는 등의 방식으로 복수의 데이터 배선(DL) 모두와 복수의 데이터 링크 배선(DLL) 모두를 연결하는 제2 사이드 금속층(572)이 형성될 수 있다. 제1 사이드 금속층(571) 및 제2 사이드 금속층(572)은 동일한 물질로 이루어질 수 있다. 또한, 도 5a 및 도 5b에서는 제1 사이드 금속층(571) 및 제2 사이드 금속층(572)이 제1 기판(111) 및 제2 기판(112)의 측면뿐만 아니라 제1 기판(111)의 상면 및 제2 기판(112)의 배면에도 형성되는 것으로 도시되었으나, 이에 제한되지 않고, 제1 사이드 금속층(571)이 복수의 게이트 배선(GL) 모두와 복수의 게이트 링크 배선(GLL) 모두를 연결하고, 제2 사이드 금속층(572)이 복수의 데이터 배선(DL) 모두와 복수의 데이터 링크 배선(DLL) 모두를 연결한다면 제1 사이드 금속층(571)과 제2 사이드 금속층(572)은 제1 기판(111) 및 제2 기판(112)의 측면에만 형성될 수도 있다.
이어서, 도 5c 및 도 5d를 참조하면, 복수의 사이드 배선(550)을 형성하기 위해 제1 사이드 금속층(571) 및 제2 사이드 금속층(572)을 레이저 에칭한다. 이때 레이저 에칭은 제1 기판(111) 및 제2 기판(112)의 측면에서만 직선 방향으로 수행될 수 있다. 즉, 도 5 c 및 도 5d에 도시된 바와 같은 홈(H)이 형성될 수 있도록, 레이저를 제1 기판(111) 및 제2 기판(112)의 측면에서만 조사하여 제1 사이드 금속층(571) 및 제2 사이드 금속층(572)뿐만 아니라 제1 기판(111) 및 제2 기판(112) 또한 패터닝하는 방식으로, 제1 사이드 금속층(571)을 복수의 제1 사이드 배선(551)으로 분리시키고, 제2 사이드 금속층(572)을 복수의 제2 사이드 배선(552)으로 분리시킬 수 있다. 이때, 제1 사이드 금속층(571)을 복수의 제1 사이드 배선(551)으로 분리시키고, 제2 사이드 금속층(572)을 복수의 제2 사이드 배선(552)으로 분리하기 위해, 레이저 에칭으로 형성되는 홈(H)의 깊이는 제1 기판(111)의 상면 상에서의 제1 사이드 배선(551) 및 제2 사이드 배선(552)의 너비와 제2 기판(112)의 배면 상에서의 제1 사이드 배선(551) 및 제2 사이드 배선(552)의 너비보다 길 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 제1 사이드 금속층(571) 및 제2 사이드 금속층(572)의 레이저 에칭 시에 멀티 도메인으로 레이저 조사 수단을 이동시키며 레이저를 조사할 필요 없이, 제1 기판(111) 및 제2 기판(112)의 측면에서만 레이저를 조사하여도 복수의 제1 사이드 배선(551) 및 복수의 제2 사이드 배선(552)이 형성될 수 있다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 제1 사이드 배선(551) 및 제2 사이드 배선(552)을 형성하기 위한 공정이 단순화될 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 제1 기판(111) 및 제2 기판(112)의 일 측에 금속 물질을 프린팅하거나 코팅하는 제1 사이드 금속층(571) 및 제2 사이드 금속층(572)을 형성하고, 레이저 에칭을 사용하여 복수의 제1 사이드 배선(551) 및 복수의 제2 사이드 배선(552)을 형성한다. 따라서, 복수의 제1 사이드 배선(551) 및 복수의 제2 사이드 배선(552)을 패드를 사용하여 직접 프린팅하는 경우 요구되는 얼라인 공정이 단순화될 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 제1 사이드 금속층(571) 및 제2 사이드 금속층(572)을 형성한 후 레이저 에칭을 사용하여 복수의 제1 사이드 배선(551) 및 복수의 제2 사이드 배선(552)을 형성할 수 있으므로, 제1 기판(111)의 상면의 게이트 배선(GL) 및 데이터 배선(DL)과 제2 기판(112)의 배면의 게이트 링크 배선(GLL) 및 데이터 링크 배선(DLL)을 보다 원활하게 연결하기 위해 사용되던 측면 그라인딩 공정을 생략할 수 있다. 즉, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 제1 기판(111) 및 제2 기판(112)의 형상과는 무관하게, 제1 사이드 금속층(571) 및 제2 사이드 금속층(572)뿐만 아니라 제1 기판(111) 및 제2 기판(112)도 같이 레이저로 에칭하는 방식으로 복수의 제1 사이드 배선(551) 및 복수의 제2 사이드 배선(552)이 형성되므로, 제1 기판(111)의 모서리 및 제2 기판(112)의 모서리가 각이 져 있어도, 제1 사이드 배선(551) 및 제2 사이드 배선(552)에 대한 프린팅 품질에 이상이 없다. 따라서, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 제1 사이드 배선(551) 및 제2 사이드 배선(552)의 단선 등을 방지하기 위해 제1 기판(111) 및 제2 기판(112)의 모서리 부분을 그라인딩하는 공정이 생략될 수 있으므로, 제조 공정이 보다 단순화될 수 있다.
도 6a 내지 도 6d는 본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 공정도들이다. 도 6a 내지 도 6d에 도시된 실시예는 도 1 및 도 2를 참조하여 설명한 실시예와 비교하여 사이드 배선(650) 제조 공정만이 상이할 뿐, 다른 구성요소들은 실질적으로 동일하므로 중복 설명을 생략한다.
먼저, 도 6a 및 도 6b를 참조하면, 복수의 사이드 배선(650)을 형성하기 앞서, 제1 기판(111) 및 제2 기판(112)을 레이저 에칭한다. 이때 레이저 에칭은 제1 기판(111) 및 제2 기판(112)의 측면에서만 직선 방향으로 수행될 수 있다. 또한, 레이저 에칭은 제1 기판(111)의 상면에 배치된 복수의 게이트 배선(GL) 사이와 복수의 데이터 배선(DL) 사이에 수행될 수 있다. 즉, 도 6a 및 도 6b에 도시된 바와 같은 홈(H)이 형성될 수 있도록, 레이저를 제1 기판(111) 및 제2 기판(112)의 측면에서만 조사하여 제1 기판(111) 및 제2 기판(112)을 패터닝한다.
이어서, 도 6c 및 도 6d를 참조하면, 복수의 사이드 배선(650)을 형성하기 위해 제1 기판(111) 및 제2 기판(112)의 측면에 단일 패드를 사용하여 금속 물질을 프린팅하거나 코팅한다. 이에, 홈(H)이 형성된 영역을 제외한 제1 기판(111) 및 제2 기판(112)의 측면에 금속 물질이 형성되고, 추가적으로, 제1 기판(111)의 상면 및 제2 기판(112)의 하면에도 금속 물질이 형성될 수 있다. 이에, 도 6c 및 도 6d에 도시된 바와 같이, 게이트 배선(GL)과 게이트 링크 배선(GLL)을 연결하는 제1 사이드 배선(651) 및 데이터 배선(DL)과 데이터 링크 배선(DLL)을 연결하는 제2 사이드 배선(652)이 형성된다.
본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 제1 기판(111) 및 제2 기판(112)의 레이저 에칭 시에 멀티 도메인으로 레이저 조사 수단을 이동시키며 레이저를 조사할 필요 없이, 제1 기판(111) 및 제2 기판(112)의 측면에서만 레이저를 조사한 후, 제1 기판(111) 및 제2 기판(112)의 측면에 단일 패드를 사용하여 금속 물질을 프린팅하거나 코팅하여 제1 사이드 배선(651) 및 제2 사이드 배선(652)이 형성된다. 따라서, 복수의 제1 사이드 배선(651) 및 복수의 제2 사이드 배선(652)을 패드를 사용하여 직접 프린팅하는 경우 요구되는 얼라인 공정이 단순화될 수 있다. 또한, 제1 기판(111) 및 제2 기판(112)을 패턴닝 한후 복수의 사이드 배선(650)을 형성하므로, 게이트 배선(GL), 게이트 링크 배선(GLL), 데이터 배선(DL), 데이터 링크 배선(DLL) 및 사이드 배선(650)에 금속 이온이 전이되는 마이그레이션 현상이 억제될 수 있다.
도 7a 및 도 7b는 비교예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 단면도들이다. 도 7c는 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법을 설명하기 위한 개략적인 단면도이다. 도 7c에 도시된 실시예는 도 1 및 도 2를 참조하여 설명한 실시예와 비교하여 사이드 배선(150) 제조 공정만이 상이할 뿐, 다른 구성요소들은 실질적으로 동일하므로 중복 설명을 생략한다.
사이드 배선(150)을 형성하기 위해, 패드(780)를 사용하여 사이드 배선(150)을 프린팅하는 공정이 사용될 수 있다. 구체적으로, 도 7a를 참조하면, 제1 기판(111) 및 제2 기판(112)의 모서리 측에 패드(780)를 사용하여 금속층을 제1 기판(111) 및 제2 기판(112)의 모서리에 프린팅하는 방식이 사용될 수 있다. 이때, 패드(780)는 지지 부재(781) 및 지지 부재(781)에 고정된 패드 몸체(782)를 포함할 수 있다. 이에, 도 7a에 도시된 바와 같이, 패드 몸체(782)에 금속층을 묻힌 상태에서 패드(780)를 사용하여 제2 기판(112)의 모서리에 금속층을 프린팅하고, 제1 기판(111) 및 제2 기판(112)을 뒤집은 후, 패드(780)를 사용하여 제1 기판(111)의 모서리에 금속층을 프린팅하는 방식으로 사이드 배선(150)을 형성할 수 있다.
다만, 도 7a에 도시된 바와 같이 제1 기판(111) 및 제2 기판(112)의 모서리가 각이 진 경우, 패드 몸체(782)가 제1 기판(111) 및 제2 기판(112)의 모서리에 의해 손상되어 패드 불량이 발생할 수 있고, 금속층이 정상적으로 프린팅되지 않을 수 있다. 또한, 패드 불량이 발생한 경우, 패드(780) 전체 또는 패드 몸체(782)를 교체하여야 하는데, 반복적으로 패드(780)를 교체함에 따라 패드 교체 비용이 증가하게 된다. 또한, 패드(780) 전체 또는 패드 몸체(782)를 교체한 경우, 교체된 패드(780)에 대한 조건에 맞게 패드 프린팅 공정에 대한 설정값을 다시 설정하여야 하므로 제조 공정 시간이 증가하는 문제점이 있다. 또한, 2회에 걸친 패드 프린팅 공정 및 2회에 걸친 금속층에 대한 건조 공정이 요구되므로, 이에 대한 제조 공정 시간이 증가하는 문제점이 있다.
이에, 도 7b에 도시된 바와 같이 제1 기판(111) 및 제2 기판(112)을 수직 방향으로 배치한 상태에서 패드(780)를 사용하여 사이드 배선(150)을 프린팅하는 공정이 사용될 수 있다. 도 7b에 도시된 바와 같은 패드 프린팅 공정을 사용하는 경우, 패드 프린팅 공정 및 건조 공정이 1회만 수행되어도 되므로, 제조 공정 시간이 단축되는 이점이 존재한다. 다만, 제1 기판(111) 및 제2 기판(112)의 모서리에 의해 여전히 패드(780)가 손상되는 문제가 존재한다. 또한, 패드 프린팅 공정이 1회만 수행되므로, 프린팅되는 사이드 배선(150)의 길이가 짧아지게 되어 게이트 배선(GL)과 게이트 링크 배선(GLL)의 연결 및 데이터 배선(DL)과 데이터 링크 배선(DLL)의 연결이 정확히 되지 않을 수도 있다.
이에, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 도 7c에 도시된 바와 같이, 패드(780)가 패드 몸체(782)를 둘러싸는 패드막(783)을 더 포함할 수 있다. 즉, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서 사용되는 패드(780)는 지지 부재(781), 지지 부재(781) 상에 배치된 패드 몸체(782) 및 지지 부재(781)에 고정되고 패드 몸체(782)를 둘러싸도록 배치된 패드막(783)을 포함할 수 있다. 여기서 패드 몸체(782) 및 패드막(783)은 연성의 절연 재료로 이루어질 수 있다. 예를 들어, 패드 몸체(782) 및 패드막(783)은 동일한 물질로 이루어질 수 있으며, 실리콘으로 이루어질 수 있다. 패드 몸체(782) 및 패드막(783)으로 필요한 요구 특성은 연성, 내구성, 가공성 등이 있으며, 패드 몸체(782) 및 패드막(783)으로 다양한 고무들이 사용될 수 있다. 다만, 실리콘의 경우 표면에 잉크 등이 묻는 경우에도 잘 제거되는 특성이 있으므로, 패드 프린팅 시에 사용되는 패드 몸체(782) 및 패드막(783)으로 실리콘이 사용되는 것이 바람직할 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 스크라이빙 라인(SL)을 따라 제1 기판(111) 및 제2 기판(112)을 스크라이빙한 후, 제1 기판(111) 및 제2 기판(112)의 모서리에 대한 그라인딩 공정이 수행될 수 있다. 상술한 바와 같이, 제1 기판(111) 및 제2 기판(112)의 모서리가 각이 진 경우, 패드 몸체(782)가 제1 기판(111) 및 제2 기판(112)의 모서리에 의해 손상되어 패드 불량이 발생할 수 있고, 금속층이 정상적으로 프린팅되지 않을 수 있다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 제1 기판(111)의 모서리 및 제2 기판(112)의 모서리가 도 7c에 도시된 바와 같이 라운드(round) 형상을 갖거나, 다각형 형상을 갖도록 그라인딩하는 공정을 추가적으로 수행할 수 있다.
따라서, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 제1 기판(111) 및 제2 기판(112)의 모서리에 대한 그라인딩 공정을 수행함에 의해 패드 프린팅 시에 패드(780)가 제1 기판(111) 및 제2 기판(112)의 모서리에 손상되는 것이 최소화될 수 있다. 이에, 패드(780)의 수명이 연장되어 패드 교체 비용이 절감될 수 있으며, 패드 프린팅 시에 제1 기판(111) 및 제2 기판(112)의 측면 및 모서리에서 사이드 배선(150)이 단선되는 것이 최소화되어 사이드 배선(150)의 프린팅 품질이 향상될 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는, 패드 몸체(782)를 둘러싸도록 배치되는 패드막(783)이 패드(780)에 더 포함되므로, 반복적인 패드 프린팅에 따라 패드막(783)이 손상되는 경우에 패드 몸체(782)가 아닌 패드 몸체(782)보다 저렴한 패드막(783)만 교체하면 되므로, 패드 몸체(782)를 교환하는 경우보다 패드막(783) 교체를 함에 따라 발생하는 비용이 저감될 수 있다. 또한, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 패드 몸체(782)가 아닌 패드막(783)만 교체하면 되므로, 패드 몸체(782) 교체에 따른 설정값 변경 공정이 생략될 수 있으므로, 제조 공정이 단순화될 수 있다.
도 8a 및 8b는 본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 단면도들이다. 도 8a 및 도 8b에 도시된 실시예는 도 7c를 참조하여 설명한 실시예와 비교하여 패드(880)의 형상만이 상이할 뿐, 다른 구성요소들은 실질적으로 동일하므로 중복 설명을 생략한다.
도 8a를 참조하면, 패드(880)는 중공(884)을 포함하는 패드 몸체(882)를 포함할 수 있다. 즉, 패드 몸체(882) 내부에는 중공(884)이 형성되어 빈 공간이 존재할 수 있다. 이때, 중공(884)은 패드(880)의 길이 방향으로 연장되도록 형성될 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 패드 몸체(882) 내부에 중공(884)이 존재함에 따라, 패드 프린팅 시에 패드(880)가 보다 많은 제1 기판(111) 및 제2 판의 영역을 감싸도록 배치될 수 있다. 즉, 패드 몸체(882) 내부에 중공(884)이 존재하지 않는 경우와 비교하여, 패드 몸체(882) 내부에 중공(884)이 존재하는 경우에는 패드 프린팅 시에 제1 기판(111) 및 제2 기판(112)과 닿는 패드 몸체(882)의 면적이 증가될 수 있다. 따라서, 패드 몸체(882) 내부에 중공(884)이 존재함에 따라 보다 많은 곡면 및 평면 영역에 사이드 배선(150)을 형성할 수 있고, 게이트 배선(GL)과 게이트 링크 배선(GLL) 및 데이터 배선(DL)과 데이터 링크 배선(DLL)이 보다 정확하게 연결될 수 있다.
도 8a 및 도 8b에서는 패드 몸체(882)에 하나의 중공(884)이 배치되는 것으로 도시되었으나, 패드 몸체(882) 내부에는 복수의 중공(884)이 배치될 수도 있다. 패드 몸체(882) 내에 하나의 중공(884)이 크게 형성되는 경우, 패드 몸체(882) 자체의 지지력이 저감될 수도 있다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 패드 몸체(882)의 연성, 프린팅하고자 하는 사이드 배선(150)의 길이 등을 고려하여, 패드 몸체(882) 내에 배치되는 중공(884)의 개수를 다양하게 설정할 수 있고, 중공(884)의 위치 또한 다양하게 설정할 수 있다.
도 9a 및 9b는 본 발명의 다양한 실시예들에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 단면도들이다. 도 9a 및 도 9b에 도시된 실시예는 도 8a 및 도 8b를 참조하여 설명한 실시예와 비교하여 패드(880, 880)를 사용한 공정만이 상이할 뿐, 다른 구성요소들은 실질적으로 동일하므로 중복 설명을 생략한다.
먼저, 도 9a를 참조하면, 패드(880)를 이용한 프린팅 시에, 패드(880)의 중공(884) 내에 공기를 흡입하여 중공(884) 내의 압력이 조절될 수 있다. 앞서 설명한 바와 같이, 패드 프린팅 시에 패드 몸체(882)가 제1 기판(111) 및 제2 기판(112)을 감싸는 구조로 형상이 변형되며, 중공(884)의 크기가 감소할 수 있다. 다만, 패드(880)의 중공(884) 내에 압력이 지나치게 작은 경우에는 제1 기판(111) 및 제2 기판(112)이 지나치게 패드 몸체(882)에 의해 감싸지거나 정확한 위치에 감싸지지 않을 수도 있다. 또한, 패드(880)의 중공(884) 내에 압력이 지나치게 높은 경우, 제1 기판(111) 및 제2 기판(112)에 충분할 길이로 사이드 배선(150)이 형성되지 않을 수도 있고, 패드 몸체(882)가 손상될 수도 있다.
이에, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는, 패드(880)의 중공(884)으로 공기를 주입하여 중공(884) 내의 압력을 조절할 수 있다. 이에, 제1 기판(111) 및 제2 기판(112)의 정확한 위치에 사이드 배선(150)이 프린팅될 수 있으며, 패드 프린팅 시에 패드(880)가 손상되지 않도록 할 수 있다.
다음으로, 도 9b를 참조하면, 패드(980)가 패드 몸체(882)를 둘러싸는 패드막(983)을 더 포함할 수 있다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는, 패드 몸체(882)를 둘러싸도록 배치되는 패드막(983)이 패드(980)에 더 포함되므로, 반복적인 패드 프린팅에 따라 패드막(983)이 손상되는 경우에 패드 몸체(882)가 아닌 패드 몸체(882)보다 저렴한 패드막(983)만 교체하면 되므로, 패드 몸체(882)를 교환하는 경우보다 패드막(983) 교체를 함에 따라 발생하는 비용이 저감될 수 있다. 또한, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 패드 몸체(882)가 아닌 패드막(983)만 교체하면 되므로, 패드 몸체(882) 교체에 따른 설정값 변경 공정이 생략될 수 있으므로, 제조 공정이 단순화될 수 있다.
이하에서는 사이드 배선에서 발생할 수 있는 마이그레이션 현상을 억제하거나 최소화할 수 있는 실시예들을 통하여 해결방안을 제시한다.
도 10a 내지 도 10c는 비교예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 10a를 참조하면, 제1 기판(111)과 제2 기판(112)이 서로 본딩된(S120) 후, 제1 기판(111)과 제2 기판(112)은 셀 단위로 스크라이빙된다(S130). 도 10a에 도시된 비교예는 제1 기판(111) 및 제2 기판(112)의 모서리에 대한 그라인딩을 수행하는 공정을 타나내는 도면으로서, 제1 기판(111), 제2 기판(112), 게이트 배선(GL), 및 게이트 링크 배선(GLL) 등에 대한 구성요소들은 도 2c 내지 도 2e와 실질적으로 동일하므로 중복 설명은 생략한다.
그라인더(GR)를 이용하여 제1 기판(111) 및 제2 기판(112)의 모서리에 대한 그라인딩 공정이 수행될 수 있다. 제1 기판(111) 및 제2 기판(112)의 모서리가 각이 진 경우, 패드 몸체(782)가 제1 기판(111) 및 제2 기판(112)의 모서리에 의해 손상되어 패드 불량이 발생할 수 있고, 금속층이 정상적으로 프린팅되지 않을 수 있다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 제1 기판(111)의 모서리 및 제2 기판(112)의 모서리가 다각형 형상을 갖도록 그라인딩하는 공정을 추가적으로 수행할 수 있다.도 10b는 그라인딩 공정을 수행하고 난 뒤의 단면도이다. 제1 기판(111) 및 제2 기판(112)의 모서리가 그라인딩 되어 각진 형태가 된다. 또한, 제1 기판(111) 상의 게이트 배선(GL)의 끝단도 그라인딩되는데, 그라인더(GR)의 회전 세기나 충격 등으로 인해 게이트 배선(GL)의 끝단이 파손되어, 결과적으로 제1 기판(111)의 모서리보다 더 그라인딩될 수 있다. 또는, 도 2a에서 설명한 게이트 배선(GL)을 형성하는 공정에서 상술한 파손 또는 그라인딩 공정 오차를 감안하여 도 10b에 도시된 길이만큼 게이트 배선(GL)을 형성할 수 있다. 제2 기판(112) 배면 상의 게이트 링크 배선(GLL) 역시 그라인딩되는데, 제2 기판(112)이 그라인딩되는 정도보다 더 그라인딩될 수 있다. 또는 도 2a에서 설명한 게이트 링크 배선(GLL)을 형성하는 공정에서 도 10b에 도시된 게이트 링크 배선(GLL)의 길이만큼 게이트 링크 배선(GLL)을 형성할 수 있다.
도 10c는 그라인딩 공정이 완료된 후의 그라인딩된 면을 보여주는 도면이다. 제1 기판(111) 및 제2 기판(112)의 측면, 그리고 제1 기판(111) 및 제2 기판(112)의 그라인딩된 면에는 스크래치(CR)가 발생할 수 있다. 도 10c는 그라인딩 공정을 통해 발생할 수 있는 문제점을 쉽게 설명하기 위한 것으로서, 스크래치(CR)의 모양이나 수준은 그라인더(GR)의 형상이나 회전 강도 등에 의해 변경될 수 있다. 그라인더(GR)에 의한 스크래치(CR)는 일부 영역에 한하여 형성될 수 있고, 마이크로 단위의 크랙 등으로 형성될 수 있다. 스크래치(CR)는 이웃한 사이드 배선을 향하는 방향으로 전개되므로, 도 10c에 도시된 스크래치(CR)로 인해 사이드 배선 간의 마이그레이션 발생이 촉진될 수 있다. 특히, 고해상도 표시 장치의 경우 사이드 배선 간의 간격이 매우 좁고, 사이니지(signage) 디스플레이 등과 같은 표시 장치의 경우 사이드 배선에 인가되는 전류는 매우 높다. 이러한 환경에서, 스크래치(CR)가 포함된 제1 기판(111) 및 제2 기판(112) 상에 사이드 배선이 형성될 경우 사이드 배선 간 마이그레이션 발생 가능성은 더욱 높아질 수 있다. 이에, 본 발명의 발명자들은 고해상도 또는 사이니지 디스플레이 등에서 사이드 배선의 마이그레이션 발생을 최소화할 수 있는 구조를 발명하였다.
도 11a 내지 도 11d는 본 발명의 또 다른 실시예들에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 11a는 제1 기판(111) 및 제2 기판(112)의 모서리에 대해 그라인딩 공정을 진행한 후의 단면도이며, 도 10b에 도시된 단면도와 실질적으로 동일하므로 중복된 설명은 생략한다. 도 10b에 도시된 제1 기판(111) 및 제2 기판(112)의 측면 및 제1 기판(111) 및 제2 기판(112)의 그라인딩된 면에는 도 10c에 도시된 스크래치(CR)가 형성된 상태일 수 있다.
도 11b는 본 발명의 일 실시예에 따른 마이그레이션 발생을 최소로 억제할 수 있는 구조를 나타내는 단면도이다. 도 11b를 참조하면, 기저층(1190)이 제1 기판(111) 및 제2 기판(112)의 측면을 덮도록 형성한다. 자세하게는, 게이트 배선(GL) 및 게이트 링크 배선(GLL)의 끝단, 제1 기판(111)의 상면 및 제2 기판(112)의 배면, 제1 기판(111) 및 제2 기판(112)의 그라인딩된 면, 그리고 제1 기판(111) 및 제2 기판(112)의 측면을 모두 덮도록 기저층(1190)이 형성된다. 기저층(1190)의 물질로는 다양한 레진이 사용될 수 있으며, 예를 들어 Bioresin Biovest 578, Bluestar Silicones BP 9710, 폴리이미드(Polyimide) 및 에폭시 레진(epoxy resin) 등이 사용될 수 있다. 또한 기저층(1190)은 패드프린팅, 스프레이, 디스펜싱, 잉크젯, 도팅, 디핑 등 다양한 방법으로 코팅될 수 있다.
기저층(1190)은 제1 기판(111) 및 제2 기판(112)의 날카로운 모서리를 보상한다. 도 11b를 참조하면 제1 기판(111) 및 제2 기판(112)의 모서리는 날카로울 수 있다. 그라인딩 공정에 의해 제1 기판(111) 및 제2 기판(112)의 모서리에 새로운 그라인딩 면이 형성되었으나, 그라인딩 면의 모서리는 사이드 배선(1150)이 프린팅되기에 여전히 날카로울 수 있다. 기저층(1190)은 날카로운 제1 기판(111) 및 제2 기판(112)의 모서리를 덮도록 코팅되어 사이드 배선(1150)의 단락을 억제할 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법에서는 사이드 배선(1150)을 기저층(1190) 상에 형성할 수 있다. 이때 사이드 배선(1150)은 기저층(1190)을 비롯하여 게이트 배선(GL) 및 게이트 링크 배선(GLL) 모두와 중첩하도록 형성한다. 이에, 제2 기판(112)의 배면 상의 회로부로부터 인가된 신호는 게이트 링크 배선(GLL)을 거쳐, 기저층(1190) 상에 배치된 사이드 배선(1150)으로 전해지고, 게이트 배선(GL)을 거쳐 각각의 화소(PX)로 전달된다.
제1 기판(111) 및 제2 기판(112)의 표면 상태는 마이그레이션 발생을 촉진시킬 수 있다. 기저층(1190)은 제1 기판(111) 및 제2 기판(112)에 형성된 스크래치(CR)를 보상한다. 기저층(1190)의 상면은 기저층(1190)의 하면과 접촉하는 제1 기판(111) 및 제2 기판(112)의 미세한 굴곡에 영향을 받지 않으며, 평평하게 코팅되므로 사이드 배선(1150) 간 마이그레이션의 발생이 최소 수준으로 억제될 수 있다.
도 11c를 참조하면, 기저층(1190)의 표면에는 기저패턴(1191)이 형성될 수 있다. 기저패턴(1191)은 사이드 배선(1150)이 연장되는 방향과 동일한 방향성을 갖도록 형성할 수 있다. 또한 기저패턴(1191)은 직선 형태일 수 있지만 이에 제한하는 것은 아니다. 예를 들어 도 11c에 도시된 바와 같이 미세한 주름 형태일 수 있으며, 사이드 배선(1150)과 평행한 방향성을 갖도록 가공될 수 있다. 따라서, 기저패턴(1191)은 마이그레이션의 진행 경로를 차단하여 마이그레이션으로 인한 배선 간 쇼트 불량을 최소 수준으로 억제할 수 있다.
도 11c 및 도 11d에 도시된 기저패턴(1191)은 기저층(1190)의 끝단에서 다른 끝단까지 연장되는 모양을 갖지만 반드시 이에 제한하는 것은 아니다. 예를 들어, 기저패턴(1191)은 동일 선 상에서 복수 개의 주름 등의 모양으로 형성될 수 있으며, 이때 기저패턴(1191)의 방향성은 사이드 배선(1190)이 연장되는 방향과 평행하도록 형성되는 것이 바람직하다. 한편, 기저층(1190)에 형성된 기저패턴(1191)의 폭은 사이드 배선(1150)의 선폭보다 미세한 수준일 수 있으며, 서로 인접한 사이드 배선(1150) 사이에는 복수 개의 기저패턴(1191)이 포함될 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 다양한 실시예에 따른 표시 장치에서는 기저층(1190) 상에 형성된 기저패턴(1191)이 랜덤한 그물 형태일 수 있다. 기저패턴(1191)이 특정한 방향성이 없는 랜덤한 그물 형태인 경우, 일부의 배선으로부터 마이그레이션이 진행되더라도 마이그레이션의 진행 경로를 연장함으로써 배선 간 쇼트 불량을 최소 수준으로 억제할 수 있다.
도 11d를 참조하면 하나의 게이트 배선(GL)은 복수 개의 사이드 배선(1150)과 연결되는 것으로 도시되었지만, 반드시 이에 제한하는 것은 아니다. 예를 들어, 하나의 게이트 배선(GL)은 하나의 사이드 배선과 연결될 수 있다. 이때 복수 개의 사이드 배선(1150) 사이에는 복수 개의 기저패턴(1191)이 배치될 수 있다. 이에 따라, 기저패턴(1191)은 사이드 배선(1150) 사이에서 마이그레이션의 진행 방향과 역행하는 방향성을 갖거나, 마이그레이션 진행 경로를 연장하도록 형성되어 마이그레이션 발생 가능성을 최소 수준으로 억제할 수 있다.
기저패턴(1191)은 다양한 방법으로 형성할 수 있다. 예를 들어, 기저층(1190)의 상부에 아르곤 이온빔을 노출시켜 기저층(1190)의 표면에 기저패턴(1191)을 형성할 수 있다. 도 11b에 도시된 기저층(1190) 상에 아르곤 이온빔을 노출시키는데 있어서 노출되는 시간을 다르게 설정함으로써 기저패턴(1191)의 방향성 및 모양을 결정할 수 있다. 한편, 기저패턴(1191)은 기저층(1190) 상에서 롤러의 러빙 공정이나 스탬프 공정 등으로 형성될 수 있으나 반드시 이에 제한하는 것은 아니다.
본 발명의 다양한 실시예에 따른 표시 장치 및 표시 장치 제조 방법에서는 기저패턴(1191) 상에 패턴강화층을 더 형성할 수 있다. 패턴강화층은 탄소층을 증착하여 형성할 수 있으며, 패턴강화층은 기저패턴(1191)의 패턴 깊이를 더욱 증가시켜 마이그레이션 진행경로를 더디게 할 수 있다. 즉, 패턴강화층은 기저층(1190)의 표면에 형성된 기저패턴(1191)의 주름을 더욱 뚜렷하게 형성하여 마이그레이션 현상을 최소 수준으로 억제할 수 있다. 패턴강화층은 블랙 물질을 포함할 수 있으며, 절연 특징을 부가하기 위한 공정이 더 추가될 수 있다.
본 발명의 예시적인 실시예는 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 표시 장치 제조 방법은 제1 기판의 상면에 복수의 박막 트랜지스터, 복수의 LED, 복수의 게이트 배선 및 복수의 데이터 배선을 형성하는 단계, 제2 기판의 배면에 복수의 게이트 링크 배선 및 복수의 데이터 링크 배선을 형성하는 단계, 제1 기판과 제2 기판을 본딩하는 단계, 제1 기판과 제2 기판을 셀 단위로 스크라이빙하는 단계, 복수의 게이트 배선과 복수의 게이트 링크 배선을 연결하고, 복수의 데이터 배선과 복수의 데이터 링크 배선을 연결하기 위해 복수의 사이드 배선을 형성하는 단계 및 복수의 사이드 배선을 덮는 절연층을 형성하는 단계를 포함한다.
본 발명의 다른 특징에 따르면, 표시 장치 제조 방법은 스크라이빙 하는 단계 이후에, 제1 기판의 모서리와 제2 기판의 모서리를 그라인딩하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 사이드 배선을 형성하는 단계는, 금속 전사층이 형성된 베이스 부재 상에 레이저를 조사함에 의해 금속 전사층을 제1 기판과 제2 기판의 측면에 전사하여 복수의 사이드 배선을 형성하는 단계를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 사이드 배선은 블랙 물질을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 절연층은 블랙 물질을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 사이드 배선을 형성하는 단계 및 절연층을 형성하는 단계는 동시에 수행될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 사이드 배선을 형성하는 단계 및 절연층을 형성하는 단계는, 금속 전사층 및 블랙 전사층이 순차적으로 형성된 베이스 부재 상에 레이저를 조사함에 의해 금속 전사층 및 블랙 전사층을 제1 기판과 제2 기판의 측면에 전사하여 복수의 사이드 배선 및 절연층을 형성함에 의해 동시에 수행될 수 있다.
본 발명의 또 다른 특징에 따르면, 절연층은 복수의 사이드 배선 각각에 대응하는 복수의 절연 패턴을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 서로 대응하는 복수의 사이드 배선 각각과 복수의 절연 패턴 각각은 동일한 형상을 가질 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 사이드 배선 중 적어도 일부는 복수의 게이트 배선 또는 복수의 데이터 배선과 동일한 방향으로 연장되는 제1 부분 및 제1 부분과 직접 연결되고 제1 부분과 상이한 방향으로 연장되는 제2 부분을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 사이드 배선 중 적어도 일부는 제2 기판의 하면에서 모서리에 인접하게 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 사이드 배선을 형성하는 단계는, 복수의 게이트 배선 모두와 복수의 게이트 링크 배선 모두를 연결하는 제1 사이드 금속층을 형성하는 단계, 복수의 데이터 배선 모두와 복수의 데이터 링크 배선 모두를 연결하는 제2 사이드 금속층을 형성하는 단계 및 복수의 사이드 배선을 형성하도록 제1 사이드 금속층 및 제2 사이드 금속층을 레이저 에칭하는 단계를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 레이저 에칭하는 단계는, 제1 기판 및 제2 기판의 측면에서 직선 방향으로 수행되어 제1 사이드 금속층, 제2 사이드 금속층, 제1 기판 및 제2 기판 모두를 패터닝하는 단계를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 사이드 배선을 형성하는 단계는, 제1 기판 및 제2 기판의 측면 중 복수의 게이트 배선 사이 및 복수의 데이터 배선 사이를 레이저 에칭하는 단계, 및 제1 기판 및 제2 기판의 측면에 단일 패드를 사용하여 금속 물질을 프린팅하거나 코팅하여 복수의 사이드 배선을 형성하는 단계를 포함할 후 있다.
본 발명의 또 다른 특징에 따르면, 복수의 사이드 배선을 형성하는 단계는 패드를 사용하여 복수의 사이드 배선을 프린팅하는 단계를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 패드는 하나 이상의 중공(hollow)를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 중공은 패드의 길이 방향으로 연장할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 사이드 배선을 형성하는 단계는 중공으로 공기를 주입하여 중공 내의 압력을 조절하는 단계를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 패드는, 지지 부재, 지지 부재 상에 배치된 패드 몸체, 및 지지 부재에 고정되고, 패드 몸체를 둘러싸도록 배치된 패드막을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 패드 몸체와 패드막은 동일한 물질로 이루어질 수 있다.
본 발명의 또 다른 특징에 따르면, 패드 몸체와 패드막은 실리콘으로 이루어질 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
111: 제1 기판
112: 제2 기판
113: 게이트 절연층
114: 패시베이션층
115: 접착층
116: 제1 평탄화층
117: 제2 평탄화층
118: 본딩층
120: 박막 트랜지스터
121: 게이트 전극
122: 액티브층
123: 소스 전극
124: 드레인 전극
130: LED
131: n형층
132: 활성층
133: p형층
134: p전극
135: n전극
141: 제1 전극
142: 제2 전극
143: 반사층
150, 350, 550: 사이드 배선
151, 351, 551: 제1 사이드 배선
152, 352, 552: 제2 사이드 배선
160, 460: 절연층
461: 제1 절연 패턴
462: 제2 절연 패턴
571: 제1 사이드 금속층
572: 제2 사이드 금속층
780, 880, 980: 패드
781: 지지 부재
782, 882: 패드 몸체
783, 983: 패드막
894: 중공
190, 490: 베이스 부재
191, 491: 금속 전사층
492: 블랙 전사층
1190: 기저층
1191: 기저패턴
L: 레이저
H: 홈
SL: 스크라이빙 라인
PX: 화소
DL: 데이터 배선
DLL: 데이터 링크 배선
GL: 게이트 배선
GLL: 게이트 링크 배선
CL: 공통 배선
AA: 표시 영역
NA: 비표시 영역

Claims (21)

  1. 복수의 화소가 배치되는 표시 영역 및 상기 표시 영역의 적어도 일측면에 배치되는 비표시 영역을 포함하는 기판;
    상기 복수의 화소에 배치되는 복수의 박막 트랜지스터;
    상기 복수의 박막 트랜지스터 상에 배치되는 패시베이션층;
    상기 패시베이션층 상에 배치되는 복수의 LED;
    상기 패시베이션층 상부 및 복수의 LED의 측면의 일부분을 둘러싸는 제1 평탄화층;
    상기 기판 상에서 상기 비표시 영역에 배치되는 복수의 배선;
    상기 기판의 하부 면에 배치되는 복수의 링크 배선; 및
    상기 복수의 배선 및 상기 복수의 링크 배선을 연결하고, 상기 기판의 측면에 배치되는 복수의 사이드 배선을 포함하는, 표시 장치.
  2. 제1항에 있어서
    상기 복수의 LED 각각은 n전극 및 p전극을 포함하고,
    상기 n전극 및 상기 p전극은 상기 복수의 LED 상측에 배치되는, 표시 장치.
  3. 제2항에 있어서
    상기 n전극 또는 상기 p전극과 전기적으로 연결되는 제1 전극을 더 포함하고,
    상기 제1 전극은 상기 복수의 박막 트랜지스터와 전기적으로 연결되는, 표시 장치.
  4. 제2항에 있어서
    상기 표시 영역에 배치되는 공통 배선을 더 포함하고, 상기 공통 배선은 상기 n전극 또는 상기 p전극과 전기적으로 연결되는, 표시 장치.
  5. 제1항에 있어서
    상기 기판은 상기 복수의 박막 트랜지스터가 배치되는 제1 기판과 상기 복수의 링크 배선이 배치되는 제2 기판을 포함하고,
    상기 제1 기판과 상기 제2 기판은 본딩층에 의해 본딩되는, 표시 장치.
  6. 제1항에 있어서
    상기 패시베이션층과 상기 복수의 LED 사이에 배치되는 반사층을 더 포함하는, 표시 장치.
  7. 제6항에 있어서
    상기 패시베이션층 및 상기 반사층 상에 배치되는 접착층을 더 포함하는, 표시 장치.
  8. 제1항에 있어서
    상기 제1 평탄화층 상에서 상기 복수의 LED를 덮는 제2 평탄화층을 더 포함하는, 표시 장치.
  9. 제1항에 있어서
    상기 복수의 사이드 배선 상에 배치되는 절연층을 더 포함하는, 표시 장치.
  10. 제9항에 있어서
    상기 절연층은 블랙 물질을 포함하는, 표시 장치.
  11. 제1항에 있어서
    상기 기판의 중심부에서 상기 기판의 폭은 상기 기판의 상부 또는 상기 기판의 하부에서 상기 기판의 폭보다 큰, 표시 장치.
  12. 제1항에 있어서
    상기 복수의 링크 배선 또는 상기 복수의 배선은 상기 복수의 박막 트랜지스터와 적어도 일부분이 중첩하는, 표시 장치.
  13. 제4항에 있어서,
    상기 공통 배선은 상기 복수의 박막 트랜지스터를 구성하는 복수의 전극 중 하나의 전극과 동일층에 배치되는, 표시 장치.
  14. 제1항에 있어서,
    상기 복수의 배선의 끝단은 상기 기판의 끝단보다 내측에 배치되는, 표시 장치.
  15. 제14항에 있어서,
    상기 복수의 배선과 상기 복수의 링크 배선의 외측에서 상기 기판의 상면의 일부가 노출되는, 표시 장치.
  16. 제2항에 있어서,
    상기 복수의 LED는 레터럴 구조인, 표시 장치.
  17. 제1항에 있어서,
    상기 복수의 배선은 상기 복수의 LED 및 상기 복수의 박막 트랜지스터와 연결되는, 표시 장치.
  18. 제1항에 있어서,
    상기 복수의 배선은 상기 복수의 박막 트랜지스터를 구성하는 전극과 동일 층에 배치되는, 표시 장치.
  19. 제1항에 있어서,
    상기 기판의 측면과 상기 복수의 사이드 배선 사이에 배치되고,
    상기 기판의 측면을 덮는 기저층을 더 포함하는, 표시 장치.
  20. 제1항에 있어서,
    상기 복수의 배선은 복수의 데이터 배선 및 복수의 게이트 배선을 포함하고,
    상기 복수의 링크 배선은 복수의 데이터 링크 배선 및 복수의 게이트 링크 배선을 포함하는, 표시 장치.
  21. 제11항에 있어서,
    상기 기판의 단면 형상에서 상기 기판의 끝단은 다각형 또는 라운드(round) 형상인, 표시 장치.
KR1020240024361A 2017-10-19 2024-02-20 표시 장치 및 표시 장치 제조 방법 KR102700525B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020240114209A KR20240135584A (ko) 2017-10-19 2024-08-26 표시 장치 및 표시 장치 제조 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170136060 2017-10-19
KR20170136060 2017-10-19
KR1020180124864A KR102640288B1 (ko) 2017-10-19 2018-10-19 표시 장치 및 표시 장치 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180124864A Division KR102640288B1 (ko) 2017-10-19 2018-10-19 표시 장치 및 표시 장치 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240114209A Division KR20240135584A (ko) 2017-10-19 2024-08-26 표시 장치 및 표시 장치 제조 방법

Publications (2)

Publication Number Publication Date
KR20240028391A true KR20240028391A (ko) 2024-03-05
KR102700525B1 KR102700525B1 (ko) 2024-08-30

Family

ID=66282482

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020180124882A KR102655727B1 (ko) 2017-10-19 2018-10-19 표시 장치 및 표시 장치 제조 방법
KR1020180124864A KR102640288B1 (ko) 2017-10-19 2018-10-19 표시 장치 및 표시 장치 제조 방법
KR1020180124861A KR102670836B1 (ko) 2017-10-19 2018-10-19 제조 장치
KR1020240024361A KR102700525B1 (ko) 2017-10-19 2024-02-20 표시 장치 및 표시 장치 제조 방법
KR1020240114209A KR20240135584A (ko) 2017-10-19 2024-08-26 표시 장치 및 표시 장치 제조 방법

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020180124882A KR102655727B1 (ko) 2017-10-19 2018-10-19 표시 장치 및 표시 장치 제조 방법
KR1020180124864A KR102640288B1 (ko) 2017-10-19 2018-10-19 표시 장치 및 표시 장치 제조 방법
KR1020180124861A KR102670836B1 (ko) 2017-10-19 2018-10-19 제조 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240114209A KR20240135584A (ko) 2017-10-19 2024-08-26 표시 장치 및 표시 장치 제조 방법

Country Status (1)

Country Link
KR (5) KR102655727B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102345738B1 (ko) * 2019-11-01 2022-01-03 주식회사 에이맵플러스 디스플레이 패널, 디스플레이 패널의 패턴 형성 방법 및 디스플레이 패널의 패턴 형성 장치
WO2021025514A2 (ko) * 2019-08-06 2021-02-11 주식회사 에이맵플러스 광원 모듈, 디스플레이 패널, 디스플레이 패널의 패턴, 디스플레이 장치 및 이의 제조 방법
CN114600227A (zh) * 2019-11-20 2022-06-07 乐金显示有限公司 侧布线制造装置、侧布线制造方法及显示装置制造方法
KR102696659B1 (ko) * 2019-11-22 2024-08-19 엘지디스플레이 주식회사 표시 장치
WO2021102810A1 (zh) * 2019-11-28 2021-06-03 京东方科技集团股份有限公司 显示基板、显示面板及拼接屏
TWI756939B (zh) * 2020-11-25 2022-03-01 友達光電股份有限公司 基板裝置、包含基板裝置之顯示面板及其製作方法
KR20230145099A (ko) * 2021-02-10 2023-10-17 코닝 인코포레이티드 랩 어라운드 전극을 갖는 기판을 제조하기 위한 방법 및 장치
KR102328078B1 (ko) 2021-04-13 2021-11-18 주식회사 에이맵플러스 디스플레이 패널, 디스플레이 장치 및 그 제조방법
CN114373775A (zh) * 2021-12-21 2022-04-19 Tcl华星光电技术有限公司 显示面板及其制备方法
US12080225B2 (en) 2022-10-11 2024-09-03 Samsung Display Co., Ltd. Display device and tiled display device including the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030041153A (ko) * 2001-08-09 2003-05-23 가부시끼가이샤 도시바 매트릭스형 표시 장치
KR20130081506A (ko) * 2012-01-09 2013-07-17 삼성전자주식회사 Ｃｏｆ 패키지 및 이를 포함하는 반도체 장치
KR20160075689A (ko) * 2013-12-17 2016-06-29 럭스뷰 테크놀로지 코포레이션 디스플레이 모듈 및 시스템 응용
KR20170026959A (ko) * 2015-08-31 2017-03-09 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3303109B2 (ja) * 1993-05-31 2002-07-15 シチズン時計株式会社 半田ボール供給装置と供給方法
JP4148085B2 (ja) * 2003-09-26 2008-09-10 セイコーエプソン株式会社 電気光学装置の製造方法、電気光学装置の製造方法で製造された電気光学装置、電気光学装置を搭載した電子機器。
JP2007266628A (ja) * 2007-06-18 2007-10-11 Fujitsu Ltd 半導体装置のアンダーフィル方法
US20090068790A1 (en) * 2007-09-07 2009-03-12 Vertical Circuits, Inc. Electrical Interconnect Formed by Pulsed Dispense
JP5076922B2 (ja) * 2008-01-25 2012-11-21 株式会社日立プラントテクノロジー ハンダボール印刷装置
JP2015175969A (ja) * 2014-03-14 2015-10-05 日本放送協会 タイル型ディスプレイ及びその作製方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030041153A (ko) * 2001-08-09 2003-05-23 가부시끼가이샤 도시바 매트릭스형 표시 장치
KR20130081506A (ko) * 2012-01-09 2013-07-17 삼성전자주식회사 Ｃｏｆ 패키지 및 이를 포함하는 반도체 장치
KR20160075689A (ko) * 2013-12-17 2016-06-29 럭스뷰 테크놀로지 코포레이션 디스플레이 모듈 및 시스템 응용
KR20170026959A (ko) * 2015-08-31 2017-03-09 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법

Also Published As

Publication number Publication date
KR20190044015A (ko) 2019-04-29
KR102655727B1 (ko) 2024-04-08
KR102700525B1 (ko) 2024-08-30
KR102670836B1 (ko) 2024-05-30
KR102640288B1 (ko) 2024-02-23
KR20240135584A (ko) 2024-09-11
KR20190044016A (ko) 2019-04-29
KR20190044014A (ko) 2019-04-29

Similar Documents

Publication Publication Date Title
KR102640288B1 (ko) 표시 장치 및 표시 장치 제조 방법
KR102554461B1 (ko) 스트레쳐블 표시 장치
KR102664207B1 (ko) 스트레쳐블 표시 장치 및 그 제조 방법
CN107564923B (zh) 一种阵列基板及其制备方法、柔性显示装置
KR102504073B1 (ko) 유기발광 표시장치
CN111129270B (zh) 微型led显示装置
KR102635781B1 (ko) 배선 필름 및 그를 포함한 표시 장치
KR102426624B1 (ko) 표시 장치 및 그 제조 방법
KR20190051629A (ko) 표시 장치 및 표시 장치 제조 방법
EP3883001B1 (en) Display device
KR102534135B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR20240040698A (ko) 표시 장치 및 표시 장치 제조 방법
US20220167537A1 (en) Device for manufacturing side line, method of manufacturing side line and method of manufacturing display device
KR102653774B1 (ko) 스트레쳐블 표시 장치
KR102401089B1 (ko) 표시 장치
KR102433358B1 (ko) 표시 장치
KR102696659B1 (ko) 표시 장치
KR20210060718A (ko) 표시 장치 및 표시 장치의 제조 방법
KR102569924B1 (ko) 유기발광 표시패널 및 그의 제조방법
US11824064B2 (en) Display device, method of manufacturing the same, and tiled display device including the same
KR20240058744A (ko) 디스플레이 장치
KR20230102354A (ko) 표시 장치
KR20240053189A (ko) 표시 장치
KR20240106307A (ko) 표시 장치
KR20230018894A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant