KR20230042480A - 기판 홀더 및, 본딩 시스템 및 본딩 방법 - Google Patents

기판 홀더 및, 본딩 시스템 및 본딩 방법 Download PDF

Info

Publication number
KR20230042480A
KR20230042480A KR1020237005323A KR20237005323A KR20230042480A KR 20230042480 A KR20230042480 A KR 20230042480A KR 1020237005323 A KR1020237005323 A KR 1020237005323A KR 20237005323 A KR20237005323 A KR 20237005323A KR 20230042480 A KR20230042480 A KR 20230042480A
Authority
KR
South Korea
Prior art keywords
substrate
base
bonding
stage
substrate holder
Prior art date
Application number
KR1020237005323A
Other languages
English (en)
Inventor
코헤이 세야마
Original Assignee
가부시키가이샤 신가와
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 신가와 filed Critical 가부시키가이샤 신가와
Publication of KR20230042480A publication Critical patent/KR20230042480A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/08—Auxiliary devices therefor
    • B23K3/087—Soldering or brazing jigs, fixtures or clamping means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H01L2224/75755—Guiding structures in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75982—Shape
    • H01L2224/75984—Shape of other portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

반도체 칩(45)을 개편(個片) 기판(41)에 본딩하는 본딩 장치(80)와, 개편 기판(41)을 홀딩하는 기판 홀더(10)를 구비하는 본딩 시스템(90)으로서, 본딩 장치(80)는 탑재면(13a) 위에 기판 홀더(10)를 흡착 고정하는 스테이지(31)를 구비하고, 기판 홀더(10)는 상부 표면(11a)에 개편 기판(41)이 탑재되고 하부 표면(11b)이 탑재면(31a)에 흡착 고정되는 판 형상의 베이스(11)와, 베이스(11) 위에 설치되어 개편 기판(41)의 위치를 규정하는 위치 결정 부재(21)를 구비한다.

Description

기판 홀더 및, 본딩 시스템 및 본딩 방법
본 발명은 개편(個片) 기판을 홀딩하는 기판 홀더와, 기판 홀더 및 본딩 장치로 구성되는 본딩 시스템과, 본딩 시스템에서의 본딩 방법에 관한 것이다.
반도체 칩의 본딩에서는, 반도체 칩을 본딩하는 본딩 영역이 복수개 배열된 다면 모따기 기판의 각 본딩 영역 위에 반도체 칩을 차례대로 본딩해 나가는 경우가 많다. 그러나, 본딩한 다음에 기판을 다이싱할 수 없는 경우, 혹은 다층 프린트 기판처럼 구조가 복잡하여 제품 수율이 나쁜 경우에는, 다면 모따기 기판으로부터 개편 기판을 절취하여 팔레트 위에 나란히 올려놓고, 본딩 장치의 스테이지까지 반송해, 각 개편 기판을 스테이지에 형성된 볼록부 위에 흡착 고정시키고, 그 위에 반도체 칩을 차례대로 본딩하는 방법이 사용된다(예를 들면, 특허문헌 1 참조).
한편, 최근에 전자 부품의 복수의 전극에 금 범프를 성형하고, 기판의 복수의 구리전극의 표면에 얇은 땜납의 피막을 형성하며, 복수의 금 범프의 금과 복수의 구리 전극 표면의 땜납을 동시에 열 용융 접합하는 금 땜납 용융 접합이 사용되고 있다(예를 들면, 특허문헌 2 참조).
일본 공개특허공보 제2000－21932호 일본 공개특허공보 제2011－254032호
그런데, 기판에 대한 반도체 칩의 접합에 특허문헌 2에 기재된 바와 같은 금 땜납 용융 접합을 사용하는 경우에는, 열과 프레스 하중을 반도체 칩과 기판에 동시에 인가할 필요가 있다. 하지만, 특허문헌 1에 기재된 본딩 장치의 스테이지의 볼록부는, 팔레트와의 간섭을 피하기 위해 개편 기판의 크기보다 작게 되어 있어 개편 기판은 주변부가 볼록부로부터 바깥쪽으로 튀어나온 상태로 지지되고 있다. 이 경우, 특허문헌 1의 도 9에 기재되어 있는 바와 같이, 반도체 칩의 크기가 볼록부의 크기보다 작을 경우에는 문제가 없다. 그러나, 최근 들어 개편 기판의 크기와 거의 동일한 크기의 반도체 칩을 개편 기판 위에 본딩하는 요구가 많아지고 있다.
이 경우, 특허문헌 1에 기재된 본딩 장치에서는, 둘레 가장자리부의 개편 기판이 볼록부에 지지되어 있지 않기 때문에, 둘레 가장자리부의 반도체 칩과 개편 기판에 열과 프레스 하중을 충분히 인가할 수 없어서, 반도체 칩을 개편 기판에 안정되게 본딩할 수 없는 경우가 있다.
따라서, 본 발명은, 반도체 칩을 개편 기판 위에 안정되게 본딩하는 것을 목적으로 한다.
본 발명의 기판 홀더는, 반도체 칩이 본딩되는 개편 기판을 홀딩하는 기판 홀더로서, 상부 표면에 개편 기판이 탑재되고, 하부 표면이 본딩 장치의 스테이지의 탑재면에 흡착 고정되는 판 형상의 베이스와, 베이스 위에 설치되어 베이스의 상부 표면에 탑재된 개편 기판의 위치를 규정하는 위치 결정 부재를 구비하는 것을 특징으로 한다.
이로써, 개편 기판의 전면(全面)이 베이스의 상부 표면에서 홀딩되므로, 개편 기판과 거의 동일한 크기의 반도체 칩을 개편 기판에 안정되게 본딩할 수 있다.
본 발명의 기판 홀더에 있어서, 베이스는 개편 기판이 탑재되는 영역에 두께 방향으로 관통하는 관통 구멍이 형성되어 있고, 관통 구멍은 하부 표면이 본딩 장치의 스테이지의 탑재면에 흡착 고정되었을 때에 본딩 장치의 스테이지에 형성된 흡착 구멍과 연통하고 있어도 무방하다.
이로써, 스테이지의 탑재면에 흡착 고정된 베이스의 상부 표면에 개편 기판을 흡착 고정할 수 있다.
본 발명의 기판 홀더에 있어서, 베이스는 상부 표면에 복수의 개편 기판이 탑재되고, 각 개편 기판이 탑재되는 각 영역에 두께 방향으로 관통하는 복수의 관통 구멍이 각각 형성되어 있으며, 각 관통 구멍은 하부 표면이 본딩 장치의 스테이지의 탑재면에 흡착 고정되었을 때에 본딩 장치의 스테이지에 형성된 적어도 1개의 흡착 구멍과 연통할 수도 있다.
이로써, 스테이지의 탑재면에 흡착 고정된 베이스의 상부 표면에 복수의 개편 기판을 동시에 흡착 고정할 수 있다.
본 발명의 기판 홀더에 있어서, 베이스는 하부 표면에 복수의 관통 구멍을 연통시키는 홈이 형성될 수도 있다.
이로써, 스테이지에 형성된 1개의 흡착 구멍에 의해 복수의 관통 구멍을 진공으로 해서 베이스의 상부 표면에 복수의 각 개편 기판을 동시에 흡착 고정할 수 있다.
본 발명의 기판 홀더에 있어서, 베이스는 상부 표면의 상부 평면도값과 하부 표면의 하부 평면도값이 기준 평면도값 이하이면서 또한 두께의 편차가 기준 편차 이하일 수 있다.
이로써, 베이스는 스테이지의 탑재면에 흡착 고정되었을 때에 상부 표면의 평면도값이 스테이지의 탑재면의 탑재 평면도값과 같아지고, 개편 기판을 스테이지의 탑재면에 대해 직접 흡착 고정하는 경우와 동일한 수평도로 개편 기판을 베이스 위에 홀딩할 수 있다.
본 발명의 기판 홀더에 있어서, 위치 결정 부재는 개편 기판이 끼워지는 적어도 1개의 개구가 형성된 판 형상 부재이고, 개구가 개편 기판이 탑재될 위치를 규정하는 오목부를 구성하도록 베이스 위에 중첩될 수도 있다.
이와 같이, 위치 결정 부재를 베이스와 별도의 부재로 해서 베이스 위에 중첩되게 하는 구성으로 함으로써, 베이스에 개편 기판의 위치를 규정하는 오목부의 가공을 수행할 필요가 없어진다. 이로써, 베이스의 가공이 간단해지는 동시에, 베이스의 평면도값을 작게 할 수 있다.
본 발명의 기판 홀더에 있어서, 베이스는 상부 표면과 하부 표면을 연마한 세라믹스 부재이고, 위치 결정 부재는 금속제일 수 있다.
이로써, 베이스의 상부 표면과 하부 표면의 평면도값을 작게 할 수 있는 동시에 두께의 편차를 작게 할 수 있다. 또한, 평면도값의 제한이 없는 위치 결정 부재를 저렴한 금속제로 함으로써 가공이 용이하게 되어 비용 절감을 꾀할 수 있다.
본 발명의 본딩 시스템은, 반도체 칩을 개편 기판에 본딩하는 본딩 장치와, 개편 기판을 홀딩하는 기판 홀더를 구비하는 본딩 시스템으로서, 본딩 장치는 탑재면 위에 기판 홀더를 흡착 고정하는 스테이지를 구비하고, 기판 홀더는 상부 표면에 개편 기판이 탑재되고 하부 표면이 스테이지의 탑재면에 흡착 고정되는 판 형상의 베이스와, 베이스 위에 설치되어 베이스의 상부 표면에 탑재된 개편 기판의 위치를 규정하는 위치 결정 부재를 구비하는 것을 특징으로 한다.
이와 같이, 개편 기판의 전면을 베이스의 상부 표면에서 홀딩하기 때문에, 개편 기판과 거의 동일한 크기의 반도체 칩을 개편 기판에 안정되게 본딩할 수 있다.
본 발명의 본딩 시스템에 있어서, 스테이지는 흡착 구멍을 구비하고, 베이스는 개편 기판이 탑재되는 영역에 두께 방향으로 관통하는 관통 구멍이 형성되어 있으며, 관통 구멍은 하부 표면이 탑재면 위에 흡착 고정되었을 때에 스테이지에 형성된 흡착 구멍과 연통하여, 개편 기판을 베이스의 상부 표면에 흡착 고정할 수도 있다.
이와 같이, 스테이지의 탑재면에 흡착 고정된 베이스의 상부 표면에 개편 기판을 흡착 고정할 수 있기 때문에, 개편 기판과 거의 동일한 크기의 반도체 칩을 개편 기판에 안정되게 본딩할 수 있다.
본 발명의 본딩 시스템에 있어서, 기판 홀더는 상부 표면에 복수의 개편 기판이 탑재되고, 위치 결정 부재는 베이스의 상부 표면에 탑재된 복수의 개편 기판의 각 위치를 각각 규정하며, 스테이지는 적어도 1개의 흡착 구멍을 구비하고, 베이스는 복수의 개편 기판이 탑재되는 각 영역에 두께 방향으로 관통하는 관통 구멍이 각각 형성되어 있으며, 각 관통 구멍은 하부 표면이 탑재면에 흡착 고정되었을 때에 적어도 1개의 흡착 구멍과 연통하여, 각 개편 기판을 베이스의 상부 표면에 각각 흡착 고정할 수도 있다.
이로써, 스테이지의 탑재면에 흡착 고정된 베이스의 상부 표면에 복수의 개편 기판을 동시에 흡착 고정하여 효율적으로 본딩을 실시할 수 있다.
본 발명의 본딩 시스템에 있어서, 베이스는 하부 표면에 복수의 관통 구멍을 연통시키는 홈이 형성될 수 있다.
이로써, 스테이지에 형성된 1개의 흡착 구멍에 의해 복수의 관통 구멍을 진공으로 해서 베이스의 상부 표면에 복수의 각 개편 기판을 동시에 흡착 고정할 수 있다.
본 발명의 본딩 시스템에 있어서, 베이스는 상부 표면의 상부 평면도값과 하부 표면의 하부 평면도값이 기준 평면도값 이하이면서 또한 두께의 편차가 기준 편차 이하일 수 있다.
이로써, 개편 기판을 스테이지의 탑재면에 대해서 직접 흡착 고정하는 경우와 동일한 수평도로 개편 기판을 베이스 위에 홀딩할 수 있어, 안정된 본딩을 할 수 있다.
본 발명의 본딩 시스템에 있어서, 위치 결정 부재는 개편 기판이 끼워지는 적어도 1개의 개구가 형성된 판 형상 부재이며, 개구가 개편 기판이 탑재될 위치를 규정하는 오목부를 구성하도록 베이스 위에 중첩될 수 있다.
본 발명의 본딩 시스템에 있어서, 베이스는 상부 표면과 하부 표면을 연마한 세라믹스 부재이고, 위치 결정 부재는 금속제이어도 무방하다.
본 발명의 본딩 방법은, 반도체 칩을 개편 기판에 본딩하는 본딩 방법으로서, 상부 표면에 복수의 개편 기판이 탑재되는 베이스, 및 베이스 위에 설치되어 베이스의 상부 표면에 탑재된 복수의 개편 기판의 각 위치를 규정하는 위치 결정 부재를 구비하며, 복수의 개편 기판이 탑재되는 각 영역에 두께 방향으로 관통하는 관통 구멍이 각각 형성된 기판 홀더와, 적어도 1개의 흡착 구멍을 가지는 스테이지를 구비하며 개편 기판에 반도체 칩을 눌러 본딩하는 본딩 장치를 준비하는 준비 공정과; 기판 홀더의 탑재면에 복수의 개편 기판을 탑재하고, 각 관통 구멍을 적어도 1개의 흡착 구멍에 연통시켜 기판 홀더를 스테이지의 탑재면에 탑재하는 탑재 공정과; 본딩 장치의 적어도 1개의 흡착 구멍을 진공으로 해서 기판 홀더를 스테이지의 탑재면에 흡착 고정하는 동시에 각 개편 기판을 베이스의 상부 표면에 각각 흡착 고정하는 흡착 고정 공정과; 반도체 칩을 복수의 개편 기판 위에 차례대로 본딩하는 본딩 공정;을 포함하는 것을 특징으로 한다.
이로써, 개편 기판과 거의 동일한 크기의 반도체 칩을 개편 기판에 안정되게 본딩할 수 있다.
본 발명의 본딩 방법에 있어서, 본딩 장치는 기판 홀더의 탑재면에 복수의 개편 기판을 탑재하는 탑재 스테이션을 포함하고,
탑재 공정은, 탑재 스테이션에서 기판 홀더의 탑재면에 복수의 개편 기판을 탑재한 후, 복수의 개편 기판을 탑재한 기판 홀더를 스테이지 위까지 반송하고, 반송된 기판 홀더를 스테이지의 탑재면 위에 탑재할 수도 있다.
기판 홀더로 개편 기판의 반송을 실시하기 때문에, 간편한 방법으로 본딩을 할 수가 있다.
본 발명은 반도체 칩을 개편 기판 위에 안정되게 본딩할 수 있다.
도 1은 실시예의 본딩 시스템을 나타내는 사시도이다.
도 2는 도 1에 도시된 본딩 시스템의 기판 홀더를 나타내는 사시도이다.
도 3은 도 2에 도시된 기판 홀더의 분해 단면도이다.
도 4는 실시예의 본딩 시스템에서 기판 홀더의 오목부에 홀딩된 개편 기판에 반도체 칩을 본딩하는 상태를 나타내는 입면도이다.
도 5는 도 1에 도시된 본딩 시스템에서 반도체 칩을 개편 기판에 본딩할 때의 개편 기판의 온도의 시간 변화를 나타내는 도면이다.
도 6은 다른 기판 홀더의 분해 단면도이다.
이하, 도면을 참조하면서 실시예의 본딩 시스템(90)에 대해 설명한다. 도 1에 도시하는 바와 같이, 본딩 시스템(90)은 반도체 칩(45)을 개편(個片) 기판(41)에 본딩하는 본딩 장치(80)와, 개편 기판(41)을 홀딩하는 기판 홀더(10)를 포함하고 있다. 한편, 이하의 설명에 있어서, 수평 방향을 XY 방향, 상하 방향을 Z 방향으로 하여 설명한다.
본딩 장치(80)는, 기판 홀더(10)를 흡착 고정하는 스테이지(31)를 구비하고 있다. 스테이지(31)의 상부 표면은 평탄한 탑재면(31a)이며, 탑재면(31a)에는 복수의 제 1 흡착 구멍(32)과 복수의 제 2 흡착 구멍(33)이 마련되어 있다. 제 1 흡착 구멍(32)과 제 2 흡착 구멍(33)은 진공 장치(미도시)에 접속되어 있어, 탑재면(31a) 위에 기판 홀더(10)를 진공으로 흡착 고정한다.
도 2, 도 3에 도시하는 바와 같이, 기판 홀더(10)는 베이스(11)와 위치 결정 부재(21)로 구성되어 있다. 베이스(11)는, 상부 표면(11a)과 하부 표면(11b)이 연마 가공된 판 형상의 세라믹스 부재이다. 한편, 도 2는 기판 홀더(10)가 본딩 장치(80)의 근방에 배치된 탑재 스테이션(50) 위로 설치되어 있는 상태를 나타내고 있다.
위치 결정 부재(21)는 개편 기판(41)이 끼워지는 적어도 1개의 개구(22)가 형성된 금속제의 판 형상 부재이다. 도 3에 도시하는 바와 같이, 위치 결정 부재(21)는 단부에 베이스(11)를 향해 연장되는 핀(23)이 설치되어 있고, 핀(23)이 베이스(11)에 형성된 구멍(14)에 결정됨으로써 베이스(11)의 상부 표면(11a) 상에 중첩된다. 위치 결정 부재(21)가 베이스(11)의 상부 표면(11a) 상에 중첩되면, 도 2에 도시하는 바와 같이, 개구(22)는 개편 기판(41)이 탑재되는 위치를 규정하는 오목부(13)를 구성한다. 오목부(13)는 개편 기판(41)이 탑재되는 영역을 구획한다. 또한, 베이스(11)와 위치 결정 부재(21)의 열 팽창 차를 흡수할 수 있도록, 베이스(11)의 구멍(14)의 크기는 위치 결정 부재(21)의 핀(23)보다 크게 되어 있다.
베이스(11)의 오목부(13)의 영역 안에는 베이스(11)를 두께 방향으로 관통하는 관통 구멍(12)이 형성되어 있다. 관통 구멍(12)은 도 4에 도시하는 바와 같이, 기판 홀더(10)를 스테이지(31)의 탑재면(31a) 위에 탑재했을 때에 탑재면(31a)에 형성된 제 2 흡착 구멍(33)과 연통한다.
베이스(11)의 상부 표면(11a)의 상부 평면도값과 하부 표면(11b)의 하부 평면도값은 각각 기준 평면도값 이하이며, 베이스(11)의 두께의 편차는 기준 편차 이하이다. 여기서, 평면도값이란, 평면 형체를 소정 길이의 기하학적 평행 2평면 사이에 끼웠을 때, 평행 2평면의 간격이 최소가 되는 경우의 2평면 간의 간격의 수치이며, 2평면 간의 간격값(μm)/소정 거리(mm)의 단위로 표시된다. 기준 평면도값은 자유롭게 설정할 수 있는데, 예를 들어 1(μm)/100(mm)~10(μm)/100(mm) 사이로 설정해도 무방하다. 또한, 두께의 편차는 소정 범위에서의 두께의 변화 정도이며, 예를 들어 1(μm)/100(mm)~10(μm)/100(mm) 사이로 설정해도 된다.
베이스(11)의 상부 표면(11a)의 상부 평면도값과 하부 표면(11b)의 하부 평면도값 및 두께의 편차를 규정함으로써, 기판 홀더(10)를 스테이지(31)의 탑재면(31a)에 흡착 고정했을 때에 상부 표면(11a)의 평면도값이 스테이지(31)의 탑재면(31a)의 탑재 평면도값과 같아지게 된다. 이 때문에, 개편 기판(41)을 스테이지(31)의 탑재면(31a)에 대해서 직접 흡착 고정하는 경우와 동일한 수평도로 개편 기판(41)을 베이스(11) 상에 홀딩할 수 있다.
이상과 같이 구성된 본딩 시스템(90)을 이용하여 개편 기판(41)과 거의 동일한 크기의 반도체 칩(45)을 개편 기판(41) 위에 본딩하는 방법에 대해 설명한다. 가장 먼저, 본딩 장치(80)와 기판 홀더(10)를 준비한다(준비 공정).
우선, 도 2에 도시하는 바와 같이, 기판 홀더(10)를 탑재 스테이션(50)에 설정한다. 그리고, 콜렛(미도시)으로 개편 기판(41)을 기판 홀더(10)의 오목부(13) 속에 탑재해 나간다. 각 개편 기판(41)의 상부 표면에 배치된 전극(42) 위에는, 도 4에 도시하는 바와 같이 땜납층(43)이 형성되어 있다.
모든 오목부(13)에 개편 기판(41)을 탑재하면, 개편 기판(41)의 상부 표면에 언더필제(44)를 도포하고, 도 4에 도시하는 바와 같이, 기판 홀더(10)를 본딩 장치(80)의 스테이지(31)의 탑재면(31a) 위에 탑재한다. 이 때, 기판 홀더(10)의 베이스(11)의 하부 표면(11b)은 탑재면(31a)에 형성된 제 1 흡착 구멍(32)을 덮고, 베이스(11)의 관통 구멍(12)은 탑재면(31a)에 형성된 제 2 흡착 구멍(33)과 연통하고 있다(탑재 공정).
그리고, 본딩 장치(80)의 진공 장치(미도시)에 의해 제 1 흡착 구멍(32)과 제 2 흡착 구멍(33)을 진공으로 하면, 베이스(11)의 하부 표면(11b)은 탑재면(31a)에 흡착 홀딩된다. 또한, 제 2 흡착 구멍(33)이 진공이 되면, 제 2 흡착 구멍(33)과 연통하고 있는 베이스(11)의 관통 구멍(12)도 진공이 된다. 이에 따라, 베이스(11)의 오목부(13)에 탑재되어 있는 개편 기판(41)은, 전면(全面)이 오목부(13) 영역의 베이스(11)의 상부 표면(11a)에 흡착 홀딩된다(흡착 고정 공정).
본딩 장치(80)는, 스테이지(31)에 내장된 히터로 스테이지(31)를 가열해, 도 5에 도시하는 바와 같이 개편 기판(41)의 온도를 본딩 개시 온도(T1)까지 상승시킨다. 여기서, 도 5의 실선 a는 열 전도율이 낮은 세라믹스로 베이스(11)를 구성했을 경우의 개편 기판(41)의 온도 변화를 나타내고, 도 5의 일점 쇄선 b는 열 전도율이 실선 a의 경우보다 높은 세라믹스로 베이스(11)를 구성했을 경우의 개편 기판(41)의 온도 변화를 나타낸다. 도 5의 실선 a와 일점 쇄선 b에 대해서는 나중에 설명한다.
한편, 본딩 장치(80)는, 본딩 헤드(35)의 선단에 부착한 본딩 툴(36)의 선단에 반도체 칩(45)을 흡착 홀딩해, 개편 기판(41)의 바로 위까지 이동시킨다. 반도체 칩(45)의 전극 위에는 금 범프(46)가 형성되어 있다. 본딩 헤드(35)는 반도체 칩(45)을 가열하기 위한 히터를 내장하고 있다.
본딩 장치(80)는, 개편 기판(41)의 온도가 본딩 개시 온도(T1)까지 상승하면, 본딩 헤드(35)에 내장된 히터로 반도체 칩(45)의 온도를 상승시키는 동시에, 본딩 헤드(35)를 하강시켜 반도체 칩(45)의 금 범프(46)를 개편 기판(41)의 전극(42) 상의 땜납층(43)에 가압한다. 그리고, 도 5에 도시하는 바와 같이 본딩 장치(80)는, 반도체 칩(45), 개편 기판(41)의 온도를 땜납의 용융 온도 이상의 본딩 온도(T2)까지 상승시켜서 금 범프(46)의 금과 땜납층(43)을 동시에 열 용융 접합하여 금 땜납 용융 접합을 실시한다. 또한, 개편 기판(41)의 상부 표면과 반도체 칩(45)의 하부 표면의 사이에는 용융된 언더필제(44)가 채워진다.
그 후, 본딩 장치(80)는 본딩 헤드(35)에 내장된 냉각 통로에 공기를 보내어 반도체 칩(45)과 개편 기판(41)의 온도를 저하시켜 용융 금속을 고체화시킨다. 이 때, 개편 기판(41)의 상부 표면과 반도체 칩(45)의 하부 표면 사이의 언더필제(44)가 고체화된다. 이로써 본딩이 종료된다(본딩 공정).
이상 설명한 바와 같이, 실시예의 본딩 시스템(90)은, 개편 기판(41)의 전면이 베이스(11)의 오목부(13) 영역의 상부 표면(11a)에서 홀딩되고, 관통 구멍(12)에 의해 상부 표면(11a)에 흡착 고정된다. 그렇기 때문에, 반도체 칩(45)의 크기가 개편 기판(41)의 크기와 거의 동일하더라도 열과 프레스 하중을 개편 기판(41)과 반도체 칩(45)에 충분히 인가할 수가 있고, 반도체 칩(45)을 개편 기판(41)에 안정되게 본딩할 수 있다.
또한, 베이스(11)는 상부 표면(11a)의 상부 평면도값과 하부 표면(11b)의 하부 평면도값 및 두께의 편차가 규정되어 있기 때문에, 개편 기판(41)을 스테이지(31)의 탑재면(31a)에 대해서 직접 흡착 고정하는 경우와 동일한 수평도로 개편 기판(41)을 베이스(11) 위에 홀딩할 수 있다. 이로써, 복수의 땜납층(43) 위에 반도체 칩(45)의 복수의 금 범프(46)를 균등하게 가압할 수 있어서 양호한 금 땜납 용융 접합을 실시할 수 있다. 특히, 땜납층(43)의 두께가 10 μm 정도로 얇은 경우라도, 양호한 금 땜납 용융 접합을 실시할 수 있다.
또한, 기판 홀더(10)는 상부 표면(11a)과 하부 표면(11b)을 연마한 판 형상의 세라믹스텝 부재인 베이스(11) 위에 금속제의 위치 결정 부재(21)를 중첩시킨 구성으로 하고 있으므로, 베이스(11)의 평면도값과 두께의 편차를 작게 할 수 있는 동시에, 평면도값의 제한이 없는 위치 결정 부재(21)를 저렴한 금속제로 함으로써 가공이 용이해져서 비용 절감을 꾀할 수 있다.
다음으로, 도 5의 실선 a와 일점 쇄선 b에 대해 설명한다. 세라믹스 재료에는, 열 전도율이 낮은 특성을 가지는 것과, 그보다 열 전도율이 높은 특성을 가지는 것이 있다. 앞서 설명한 바와 같이, 도 5의 실선 a는 열 전도율이 낮은 세라믹스로 베이스(11)를 구성했을 경우의 개편 기판(41)의 온도 변화를 나타내고, 도 5의 일점 쇄선 b는 열 전도율이 실선 a의 경우보다 높은 세라믹스로 베이스(11)를 구성했을 경우의 개편 기판(41)의 온도 변화를 나타낸다.
도 5의 실선 a로 도시하는 바와 같이, 열 전도율이 낮은 세라믹스 재료의 경우, 스테이지(31)의 히터에 의해 개편 기판(41)을 가열해도 스테이지(31)로부터의 열이 개편 기판(41)에 전달되는 속도가 느려 개편 기판(41)의 온도가 본딩 개시 온도(T1)에 이르기까지 시간이 걸린다. 그러나, 본딩 헤드(35)에 내장된 히터로 반도체 칩(45)이 가열되어 반도체 칩(45)으로부터의 열이 개편 기판(41)에 들어갈 때에는, 개편 기판(41)으로부터 스테이지(31)로 열이 달아나지 않기 때문에, 본딩 개시 온도(T1)으로부터 본딩 온도(T2)까지의 온도 상승의 시간이 짧아진다.
반대로, 열 전도율이 상기보다 높은 세라믹스로 베이스(11)를 구성하면, 스테이지(31)로부터 개편 기판(41)으로의 열의 전달 속도가 빨라, 일점 쇄선 b로 도시하는 바와 같이 실선 a의 경우보다 본딩 개시 온도(T1)에 도달할 때까지의 시간은 짧아진다. 한편, 반도체 칩(45)으로부터 개편 기판(41)에 유입된 열량 중에서 베이스(11)로부터 스테이지(31)로 달아나는 열량이 많아지기 때문에, 본딩 개시 온도(T1)로부터 본딩 온도(T2)로 온도가 상승하는 시간은 실선 a로 나타내는 경우보다 느려진다.
이 때문에, 베이스(11)를 구성하는 세라믹스 재료의 열 전도율을 적절히 선정한 기판 홀더(10)를 여러 종류 준비함으로써, 기판 홀더(10)를 교환하는 것만으로 개편 기판(41)이나 반도체 칩(45)의 특성에 맞춘 본딩을 실시할 수가 있다.
이어, 도 6을 참조하면서 다른 실시예의 기판 홀더(100)의 구조에 대해 설명한다. 기판 홀더(100)는 베이스(111)와 위치 결정 부재(121)로 구성되어 있다. 위치 결정 부재(121)는 개편 기판(41)이 끼워지는 복수의 개구(122)가 형성된 금속제의 판 형상 부재로서, 베이스(111) 위에 중첩된다. 위치 결정 부재(121)의 양단에는 아래쪽으로 돌출된 핀(124)이 설치되어 있다. 핀(124)은 베이스(11)의 바깥면에 결합되어 위치 결정 부재(121)의 베이스(111)에 대한 위치를 규정한다.
베이스(111)의 개편 기판(41)이 탑재되는 복수의 영역에는, 각각 상부 표면(111a)과 하부 표면(111b)을 관통하는 관통 구멍(112)이 형성되어 있다. 하부 표면(111b)에는 복수의 관통 구멍(112)을 옆으로 연통하는 홈(115)이 형성되어 있다.
도 6에 도시하는 바와 같이 스테이지(31)의 탑재면(31a)에 형성된 공통 흡착 구멍(34) 위에 기판 홀더(100)의 홈(115)이 덮어지도록 기판 홀더(100)를 스테이지(31) 위에 탑재하고, 공통 흡착 구멍(34)을 진공으로 하면, 각 관통 구멍(112)이 진공이 되어 베이스(111)의 상부 표면(111a)에 개편 기판(41)을 흡착 고정하는 동시에, 베이스(111)를 스테이지(31)의 탑재면(31a)에 흡착 홀딩할 수 있다.
이 구성에 의해, 스테이지(31)의 탑재면(31a)에 형성된 공통 흡착 구멍(34)의 수가 적은 경우나, 도 4에 도시하는 바와 같이 베이스(11)의 관통 구멍(12)과 제 2 흡착 구멍(33)의 위치가 맞지 않는 경우에도, 베이스(111)와 개편 기판(41)을 동시에 흡착 고정할 수가 있다. 여기서, 공통 흡착 구멍(34)은 스테이지(31)의 탑재면(31a)에 적어도 1개 마련되어 있으면 되고, 1개이든 복수개이든 상관없다.
10, 100: 기판 홀더 11, 111: 베이스
11a, 111a: 상부 표면 11b, 111b: 하부 표면
12, 112: 관통 구멍 13: 오목부
14: 구멍 21, 121: 위치 결정 부재
22, 122: 개구 23, 124: 핀
31: 스테이지 31a: 탑재면
32: 제 1 흡착 구멍 33: 제 2 흡착 구멍
34: 공통 흡착 구멍 35: 본딩 헤드
36: 본딩 툴 41: 개편 기판
42: 전극 43: 땜납층
44: 언더필제 45: 반도체 칩
46: 금 범프 50: 탑재 스테이션
80: 본딩 장치 90: 본딩 시스템
115: 홈

Claims (16)

  1. 반도체 칩이 본딩되는 개편(個片) 기판을 홀딩하는 기판 홀더로서,
    상부 표면에 상기 개편 기판이 탑재되고, 하부 표면이 본딩 장치의 스테이지의 탑재면에 흡착 고정되는 판 형상의 베이스와,
    상기 베이스 위에 설치되어 상기 베이스의 상기 상부 표면에 탑재된 상기 개편 기판의 위치를 규정하는 위치 결정 부재를 구비하는 것을 특징으로 하는 기판 홀더.
  2. 제 1 항에 있어서,
    상기 베이스는 상기 개편 기판이 탑재되는 영역에 두께 방향으로 관통하는 관통 구멍이 형성되어 있고,
    상기 관통 구멍은 상기 하부 표면이 상기 본딩 장치의 상기 스테이지의 탑재면에 흡착 고정되었을 때에 상기 본딩 장치의 상기 스테이지에 형성된 흡착 구멍과 연통하는 것을 특징으로 하는 기판 홀더.
  3. 제 1 항에 있어서,
    상기 베이스는 상부 표면에 복수의 상기 개편 기판이 탑재되고, 각 상기 개편 기판이 탑재되는 각 영역에 두께 방향으로 관통하는 복수의 관통 구멍이 각각 형성되어 있으며,
    각 상기 관통 구멍은 상기 하부 표면이 상기 본딩 장치의 상기 스테이지의 탑재면에 흡착 고정되었을 때에 상기 본딩 장치의 상기 스테이지에 형성된 적어도 1개의 흡착 구멍과 연통하는 것을 특징으로 하는 기판 홀더.
  4. 제 3 항에 있어서,
    상기 베이스는 상기 하부 표면에 상기 복수의 관통 구멍을 연통시키는 홈이 형성되어 있는 것을 특징으로 하는 기판 홀더.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 베이스는 상기 상부 표면의 상부 평면도값과 상기 하부 표면의 하부 평면도값이 기준 평면도값 이하이면서 또한 두께의 편차가 기준 편차 이하인 것을 특징으로 하는 기판 홀더.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 위치 결정 부재는 상기 개편 기판이 끼워지는 적어도 1개의 개구가 형성된 판 형상 부재이고, 상기 개구가 상기 개편 기판이 탑재될 위치를 규정하는 오목부를 구성하도록 상기 베이스 위에 중첩되어 있는 것을 특징으로 하는 기판 홀더.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 베이스는 상기 상부 표면과 상기 하부 표면을 연마한 세라믹스 부재이고,
    상기 위치 결정 부재는 금속제인 것을 특징으로 하는 기판 홀더.
  8. 반도체 칩을 개편 기판에 본딩하는 본딩 장치와,
    상기 개편 기판을 홀딩하는 기판 홀더를 구비하는 본딩 시스템으로서,
    상기 본딩 장치는 탑재면 위에 상기 기판 홀더를 흡착 고정하는 스테이지를 구비하고,
    상기 기판 홀더는, 상부 표면에 상기 개편 기판이 탑재되고 하부 표면이 상기 스테이지의 상기 탑재면에 흡착 고정되는 판 형상의 베이스와,
    상기 베이스 위에 설치되어 상기 베이스의 상기 상부 표면에 탑재된 상기 개편 기판의 위치를 규정하는 위치 결정 부재를 구비하는 것을 특징으로 하는 본딩 시스템.
  9. 제 8 항에 있어서,
    상기 스테이지는 흡착 구멍을 구비하고,
    상기 베이스는 상기 개편 기판이 탑재되는 영역에 두께 방향으로 관통하는 관통 구멍이 형성되어 있으며,
    상기 관통 구멍은 상기 하부 표면이 상기 탑재면 위에 흡착 고정되었을 때에 상기 스테이지에 형성된 상기 흡착 구멍과 연통하여, 상기 개편 기판을 상기 베이스의 상기 상부 표면에 흡착 고정하는 것을 특징으로 하는 본딩 시스템.
  10. 제 8 항에 있어서,
    상기 기판 홀더는 상기 상부 표면에 복수의 상기 개편 기판이 탑재되고,
    상기 위치 결정 부재는 상기 베이스의 상기 상부 표면에 탑재된 복수의 상기 개편 기판의 각 위치를 각각 규정하며,
    상기 스테이지는 적어도 1개의 흡착 구멍을 구비하고,
    상기 베이스는 복수의 상기 개편 기판이 탑재되는 각 영역에 두께 방향으로 관통하는 관통 구멍이 각각 형성되어 있으며,
    각 상기 관통 구멍은 상기 하부 표면이 상기 탑재면에 흡착 고정되었을 때에 적어도 1개의 상기 흡착 구멍과 연통하여, 각 상기 개편 기판을 상기 베이스의 상기 상부 표면에 각각 흡착 고정하는 것을 특징으로 하는 본딩 시스템.
  11. 제 10 항에 있어서,
    상기 베이스는 상기 하부 표면에 복수의 상기 관통 구멍을 연통시키는 홈이 형성되어 있는 것을 특징으로 하는 본딩 시스템.
  12. 제 8 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 베이스는 상기 상부 표면의 상부 평면도값과 상기 하부 표면의 하부 평면도값이 기준 평면도값 이하이면서 또한 두께의 편차가 기준 편차 이하인 것을 특징으로 하는 본딩 시스템.
  13. 제 8 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 위치 결정 부재는, 상기 개편 기판이 끼워지는 적어도 1개의 개구가 형성된 판 형상 부재이며, 상기 개구가 상기 개편 기판이 탑재될 위치를 규정하는 오목부를 구성하도록 상기 베이스 위에 중첩되어 있는 것을 특징으로 하는 본딩 시스템.
  14. 제 8 항 내지 제 13 항 중 어느 한 항에 기재된 기판 홀더에 있어서,
    상기 베이스는 상기 상부 표면과 상기 하부 표면을 연마한 세라믹스 부재이고,
    상기 위치 결정 부재는 금속제인 것을 특징으로 하는 본딩 시스템.
  15. 반도체 칩을 개편 기판에 본딩하는 본딩 방법으로서,
    상부 표면에 복수의 상기 개편 기판이 탑재되는 베이스, 및 상기 베이스 위에 설치되어 상기 베이스의 상기 상부 표면에 탑재된 복수의 상기 개편 기판의 각 위치를 규정하는 위치 결정 부재를 구비하며, 복수의 상기 개편 기판이 탑재되는 각 영역에 두께 방향으로 관통하는 관통 구멍이 각각 형성된 기판 홀더와, 적어도 1개의 흡착 구멍을 가지는 스테이지를 구비하며 상기 개편 기판에 상기 반도체 칩을 눌려 본딩하는 본딩 장치를 준비하는 준비 공정과,
    상기 기판 홀더의 상기 탑재면에 복수의 상기 개편 기판을 탑재하고, 각 상기 관통 구멍을 적어도 1개의 상기 흡착 구멍과 연통시켜 상기 기판 홀더를 상기 스테이지의 상기 탑재면에 탑재하는 탑재 공정과,
    상기 본딩 장치의 적어도 1개의 상기 흡착 구멍을 진공으로 해서 상기 기판 홀더를 상기 스테이지의 상기 탑재면에 흡착 고정하는 동시에 각 상기 개편 기판을 상기 베이스의 상기 상부 표면에 각각 흡착 고정하는 흡착 고정 공정과,
    상기 반도체 칩을 복수의 상기 개편 기판 위에 차례대로 본딩하는 본딩 공정을 포함하는 것을 특징으로 하는 본딩 방법.
  16. 제 15 항에 있어서,
    상기 본딩 장치는 상기 기판 홀더의 상기 탑재면에 복수의 상기 개편 기판을 탑재하는 탑재 스테이션을 포함하고,
    상기 탑재 공정은, 상기 탑재 스테이션에서 상기 기판 홀더의 상기 탑재면에 복수의 개편 기판을 탑재한 후, 상기 복수의 개편 기판을 탑재한 상기 기판 홀더를 상기 스테이지 위까지 반송하며, 반송된 상기 기판 홀더를 상기 스테이지의 상기 탑재면 위에 탑재하는 것을 특징으로 하는 본딩 방법.
KR1020237005323A 2020-08-19 2020-08-19 기판 홀더 및, 본딩 시스템 및 본딩 방법 KR20230042480A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/031226 WO2022038700A1 (ja) 2020-08-19 2020-08-19 基板保持具、並びに、ボンディングシステム及びボンディング方法

Publications (1)

Publication Number Publication Date
KR20230042480A true KR20230042480A (ko) 2023-03-28

Family

ID=80323528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237005323A KR20230042480A (ko) 2020-08-19 2020-08-19 기판 홀더 및, 본딩 시스템 및 본딩 방법

Country Status (5)

Country Link
US (1) US20240014167A1 (ko)
JP (1) JP7296174B2 (ko)
KR (1) KR20230042480A (ko)
CN (1) CN115997278A (ko)
WO (1) WO2022038700A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021932A (ja) 1998-07-03 2000-01-21 Matsushita Electric Ind Co Ltd 電子部品製造方法及び装置
JP2011254032A (ja) 2010-06-04 2011-12-15 Shinkawa Ltd 電子部品実装装置及びその方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3008675B2 (ja) * 1992-07-02 2000-02-14 富士電機株式会社 半導体チップの組立治具
JPH10189652A (ja) * 1996-12-25 1998-07-21 Hitachi Ltd 半導体装置
JP2000049210A (ja) 1998-07-30 2000-02-18 Matsushita Electric Ind Co Ltd 個片基板搬送パレット及び電子部品製造方法
JP3900166B2 (ja) 2003-03-14 2007-04-04 オムロン株式会社 部品実装基板の製造装置および製造方法
JP2008288460A (ja) 2007-05-18 2008-11-27 Toyota Motor Corp 部品実装用治具、部品実装装置、および部品実装方法
JP4367524B2 (ja) * 2007-05-22 2009-11-18 パナソニック株式会社 電子部品実装システムおよび電子部品実装方法
JP2010171172A (ja) 2009-01-22 2010-08-05 Eisaku Hibi 部品保持治具及び、該部品保持治具を用いた負圧吸着装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021932A (ja) 1998-07-03 2000-01-21 Matsushita Electric Ind Co Ltd 電子部品製造方法及び装置
JP2011254032A (ja) 2010-06-04 2011-12-15 Shinkawa Ltd 電子部品実装装置及びその方法

Also Published As

Publication number Publication date
CN115997278A (zh) 2023-04-21
WO2022038700A1 (ja) 2022-02-24
US20240014167A1 (en) 2024-01-11
JPWO2022038700A1 (ko) 2022-02-24
JP7296174B2 (ja) 2023-06-22

Similar Documents

Publication Publication Date Title
US7838987B2 (en) Electronic device, standoff member, and method of manufacturing electronic device
KR102592226B1 (ko) 반도체 패키지 본딩헤드 및 본딩방법
US8651359B2 (en) Flip chip bonder head for forming a uniform fillet
KR20160105332A (ko) 본드 헤드 어셈블리들, 열압착 본딩 시스템들 및 이들의 조립 및 동작 방법들
JP2008544554A (ja) 薄型可撓性基板を使用するフリップチップダイ組立体
JP2012199358A (ja) チップ加熱ヘッド
KR101764055B1 (ko) 전자 부품 본딩 헤드
US6220499B1 (en) Method for assembling a chip carrier to a semiconductor device
KR20230042480A (ko) 기판 홀더 및, 본딩 시스템 및 본딩 방법
KR102372519B1 (ko) 실장 장치
TWI790747B (zh) 基板保持具以及接合系統和接合方法
JPH02278831A (ja) はんだバンプの形成方法
KR102260077B1 (ko) 플럭스 전사 장치
CN110739238A (zh) Cof封装方法
KR101300573B1 (ko) 반도체 패키지 제조용 칩 이송 장치
JP5098939B2 (ja) ボンディング装置及びボンディング方法
JP2005252072A (ja) 素子の実装方法及び搬送装置
JP2012019096A (ja) 半導体チップの接合方法及び半導体チップの接合装置
JP4952527B2 (ja) 半導体装置の製造方法及び半導体装置
JPH1167852A (ja) 電子部品のボンディング装置
JPH08139096A (ja) 電子部品及び電子部品の実装方法並びに電子部品の実装装置
JPH09246419A (ja) ボールグリッドアレイ型パッケージのボールグリッド形成方法
JP2504466B2 (ja) 熱圧着ヘッド
JP3741578B2 (ja) 圧着装置
JPH11307579A (ja) フリップチップ実装用キャリア

Legal Events

Date Code Title Description
E902 Notification of reason for refusal