KR20220105849A - 인쇄회로용 기판의 제조방법 - Google Patents

인쇄회로용 기판의 제조방법 Download PDF

Info

Publication number
KR20220105849A
KR20220105849A KR1020210008707A KR20210008707A KR20220105849A KR 20220105849 A KR20220105849 A KR 20220105849A KR 1020210008707 A KR1020210008707 A KR 1020210008707A KR 20210008707 A KR20210008707 A KR 20210008707A KR 20220105849 A KR20220105849 A KR 20220105849A
Authority
KR
South Korea
Prior art keywords
ceramic substrate
metal sheet
area
deposition
printed circuit
Prior art date
Application number
KR1020210008707A
Other languages
English (en)
Inventor
이준호
조남태
에이키 츠시마
Original Assignee
주식회사 엘엑스세미콘
가부시키가이샤 에프제이 콤포지트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘엑스세미콘, 가부시키가이샤 에프제이 콤포지트 filed Critical 주식회사 엘엑스세미콘
Priority to KR1020210008707A priority Critical patent/KR20220105849A/ko
Priority to EP22742870.3A priority patent/EP4284125A1/en
Priority to JP2023544425A priority patent/JP2024504717A/ja
Priority to US18/262,334 priority patent/US20240090139A1/en
Priority to CN202280011258.4A priority patent/CN116746288A/zh
Priority to PCT/KR2022/001097 priority patent/WO2022158894A1/ko
Publication of KR20220105849A publication Critical patent/KR20220105849A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Products (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 출원은 인쇄회로용 기판의 제조방법에 관한 것이다. 본 출원에 따르면, 세라믹 기판과 금속 시트 사이의 접합력이 우수한 인쇄회로용 기판을 제조할 수 있고, 그 제조 비용이 절감될 수 있다.

Description

인쇄회로용 기판의 제조방법{METHOD FOR PREPARING PRINTED CIRCUIT BOARD}
본 출원은 인쇄회로용 기판의 제조방법에 관한 것이다. 보다 구체적으로, 본 출원은 생산 비용을 절감할 수 있고, 기판을 형성하는 층간 접합력을 향상시킬 수 있는 인쇄회로용 기판의 제조방법에 관한 것이다.
전자기기의 소형화, 경량화, 및 고기능화 추세에 따라, 소형 기기를 중심으로 빌드-업 인쇄회로용 기판(Build-up Printed Circuit Board)의 응용분야가 확대되면서, 다층 인쇄회로용 기판에 대한 수요가 증가하고 있다.
다층 인쇄회로용 기판은 평면적 배선부터 입체적인 배선이 가능하고, 특히 산업용 전자 분야에서는 기능소자(예: IC(integrated circuit) 또는 LSI(large scale integration) 등)의 집적도 향상뿐 아니라, 전자 기기의 소형화, 경량화, 고기능화, 구조적인 전기적 기능통합, 조립시간 단축, 및 원가절감 등에 유리한 제품이다.
인쇄회로용 기판은 알루미나(Al203), 질화알루미늄(AlN), 질화규소(Si3N4) 등의 세라믹 기판의 서로 대향하는 양 면에 구리 시트(Copper Sheet)와 같은 금속 시트를 접합하여 제조할 수 있다.
인쇄회로용 기판의 접합법은 다음과 같이 크게 3가지로 나눌 수 있다. 주로 Ag로 구성된 페이스트를 이용하는 활성 금속법(Active metal brazing, AMB), 세라믹 기판의 산화층을 이용하여 접합하는 다이렉트 접합법(Direct bonding), 금속의 증착 및 확산 반응을 이용하는 확산 접합법이 있다.
그 중 활성 금속법은 전력반도체 모듈의 동작시 Ag가 가장자리(Edge) 부분으로 확산하는 문제가 있고, 다이렉트 접합법은 산화층에 의해 열전도도가 낮아지는 문제가 있다. 이에 반해 확산 접합법은 고상반응에 의해 수백 나노미터 두께의 얇은 증착층을 형성할 수 있어 활성금속법에 비해 사용되는 Ag 등의 금속의 양이 극히 적고, 결합력이 우수하기 때문에 열충격 특성이 우수한 인쇄회로용 기판의 제조가 가능하다는 장점이 있다.
한편, 인쇄회로용 기판은 전압 인가에 의해 반복적으로 열에 노출되거나 주변 환경 변화에 의해 열충격 조건에 놓이게 된다. 이 때, 세라믹 기판과 금속 시트(예: 구리 시트)의 열 팽창 계수가 다르기 때문에 열응력이 발생하고, 반복적인 열충격으로 인해 박리가 일어나기 쉽다.
따라서, 생산 비용을 절감하면서도, 강한 층간 접합력을 갖는 인쇄회로용 기판을 제조하는 기술이 필요하다.
본 출원의 일 목적은, 생산 비용을 절감할 수 있는 인쇄회로용 기판의 제조방법을 제공하는 것이다.
본 출원의 다른 목적은, 열충격 환경에서도 박리가 발생하지 않도록 강한 층간 접합력을 갖는 인쇄회로용 기판을 제공하는 것이다.
본 출원의 상기 목적 및 기타 그 밖의 목적은 하기 상세히 설명되는 본 출원에 의해 모두 해결될 수 있다.
이하, 본 출원의 구체예에 관한 첨부 도면을 참조하여 본 출원을 상세히 설명한다.
명확한 설명을 위하여 설명과 관계없는 부분은 도면에서 생략되었고, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 사용하였다. 또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 과장 또는 축소하여 도시되었으므로, 본 출원 구성의 크기와 두께가 반드시 도시된 것에 한정되지 않는다.
본 명세서에서, 구성 간 위치에 관하여 사용되는 「상」이라는 용어는 ‘위’ 또는 ‘상부’에 대응하는 의미로 사용되고, 특별히 달리 기재하지 않은 이상, 해당 위치를 갖는 구성이 다른 구성에 직접 접하면서 그 위에 존재하는 경우를 의미할 수 있고, 또는 이들 사이에 다른 구성이 존재하는 경우를 의미할 수도 있다.
본 명세서에서, 「면적」은, 특별히 달리 정의되지 않는 이상, 각 구성을 그 표면의 법선 방향과 평행한 방향의 상부 또는 하부에서 관찰할 때, 해당 구성이 시인되는 면적, 예를 들어 정사영 면적을 의미할 수 있다. 따라서, 면적이 언급되는 대상 또는 면적 비교의 대상이 되는 구성이 갖는 요철 등에 따른 실제 면적의 증감은 고려되지 않는다.
본 명세서 전체에서, 「포함한다」 또는 「갖는다」는 용어는, 특별히 달리 기재하지 않는 이상, 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 명세서에서, 용어 「단계」와 「공정」은 동일한 의미로 혼용될 수 있다.
본 출원에 관한 일례에서, 본 출원은 인쇄회로용 기판의 제조방법에 관한 것이다. 상기 방법은 소정 구성이 적층된 적층체를 제조하고, 이를 열간가압하는 방식으로 수행될 수 있다.
예를 들어, 도 1에 도시된 것과 같이, 상기 제조방법은 세라믹 기판(100)을 준비하고, 상기 세라믹 기판(100)의 서로 대향하는 2 개 면 상에 증착층(200)을 형성하며, 이어서 상기 증착층(200) 상에 금속 시트(300)를 위치시킨 후, 상기 금속 시트의 외측에서 상기 금속 시트를 열간가압(hot pressing)하여 상기 세라믹 기판(100)과 상기 금속 시트(300)를 접합하는 방식으로 수행될 수 있다.
상기 제조 과정과 관련한 본 출원의 구체예에 따르면, 세라믹 기판과 금속 시트의 면적 및/또는 이들의 접합 전 적층 위치가 조절될 수 있고, 그에 따라 생산 비용이 절감될 수 있다. 또한, 본 출원의 구체예에 따르면 증착 성분 및 그 함량을 조절하여, 세라믹 기판과 금속 시트 사이에 우수한 접합력을 제공할 수 있다.
구체적으로, 상기 방법은,
서로 대향하는 상면과 하면의 면적이 SA 인 세라믹 기판(a)을 준비하고, 상기 면적 SA 를 갖는 세라믹 기판의 상면과 하면 상에 각각 증착층을 형성하여, 서로 대향하는 상면과 하면 상에 상부 증착층 및 하부 증착층이 각각 형성된 세라믹 기판(A)을 제조하는 제 1 단계;
상기 면적 SA 보다 1.5 배 이상 큰 면적 SB 의 일면을 갖는 상부 금속 시트(B) 및 하부 금속 시트(B’)를 준비하는 제 2 단계;
상기 상부 금속 시트(B)와 하부 금속 시트(B’)의 서로 마주하는 면적 SB 의 일면 사이에서, 2 개 이상의 세라믹 기판(A)이 평면으로 나란히 위치하도록, 상기 금속 시트(B, B’)와 상기 2 이상의 세라믹 기판(A)을 배치하는 제 3 단계; 및
상기 상부 및 하부 금속 시트(B, B’)를 열간가압하여, 상부 및 하부 증착층을 매개로 상기 금속 시트(B, B’)와 세라믹 기판(A)을 접합하는 제 4 단계;
를 포함한다.
이하에서는 각 단계 및 각 단계에서 사용되는 구성을 보다 상세히 설명한다.
상기 제 1 단계와 관련하여 언급된 세라믹 기판(a)은 인쇄회로용 기판에서 일종의 방열 성능을 제공할 수 있는 기판이다. 방열 성능을 제공할 수 있다면 세라믹 기판에 사용되는 성분의 종류는 특별히 제한되지 않는다.
하나의 예시에서, 상기 세라믹 기판(a)은 Si3N4, AlN 및 Al2O3 중 적어도 하나를 포함할 수 있다. 구체적으로, 상기 세라믹 기판(a)은 Si3N4 및 AlN 중에서 선택되는 하나 이상을 포함할 수 있다.
하나의 예시에서, 상기 세라믹 기판(a)은 적어도 Si3N4을 포함할 수 있다. Si3N4 의 굽힘 강도(flexural strength)는 일반적으로 600 내지 1,400 MPa 범위인데, 이는 세라믹 가운데 가장 우수한 수준이다. 또한, Si3N4 는 약 3.2 x 10-6/K 의 낮은 열팽창 계수를 갖기 때문에 고온 활용이 가능한 소재이다. 그 외에, Si3N4 는 약 3.2 g/cm3 의 밀도, 30 내지 178 W/(m·K)의 범위의 열전도도, 및 800 내지 1000 K 범위의 높은 열 충격저항성(Thermal shock resistance)을 갖는다. 이러한 특성의 Si3N4는 효과적인 방열 재료이다. 따라서, Si3N4 를 포함하는 세라믹 기판을 이용하여 제조된 인쇄회로용 기판은 방열 성능이 우수한 회로기판으로 기능할 수 있다.
상기 세라믹 기판(a)을 제조하는 상기 기판 제조하는 공정이나 방법은 특별히 제한되지 않는다.
예를 들어, 상기 세라믹 기판(a)은, 세라믹 분말을 포함한 슬러리 준비 공정, 테이프 캐스팅(Tape casting) 공정, 타발(Punching) 공정, 탈지(Burnout) 공정, 소결(Sintering) 공정 등을 거쳐 제조될 수 있다.
상기 슬러리 준비 공정은, 분말에 유기용매, 소결 조제, 가소제 및 분산제를 혼합하여 슬러리를 제조하는 공정일 수 있다. 이때, 상기 세라믹 분말은 Si3N4 분말, AlN 분말, 및 Al2O3 분말 중 적어도 하나 이상을 포함할 수 있다. 상기 분말은 볼밀(Ball Mill) 등을 이용하여 제조될 수 있는데, 이때, 분말의 평균 입경은 0.8 ㎛ 이하인 것이 바람직하다. 이때, 평균 입경이란, 사용되는 n개 입자의 입경 크기 분포에 있어서, 중간값(Median)인 입경의 크기를 의미한다. 예를 들어, 100개 입자의 크기를 크기가 크 것부터 작은 것으로 순서대로 나열하였을 때, 50 번째 크기를 갖는 입자의 크기를 평균 입경이라고 할 수 있다.
하나의 예시에서, Si3N4 분말이 사용될 경우, Si3N4 분말은 β- Si3N4 및 α-Si3N4 중 적어도 하나를 포함할 수 있다. Si3N4 분말로서 β-Si3N4와 α- Si3N4를 혼합해 사용하는 경우, 혼합되는 성분 간 함량(예: 중량) 비는 특별히 한정되지 않는다.
상기 유기 용매의 종류는 특별히 제한되지 않으나, 예를 들어, 톨루엔, 벤젠, 자일렌, 메틸에틸케톤(MEK), 프로필렌글리콜 모노메틸에테르 아세테이트(PGMEA), 프로필렌글리콜 모노메틸 에테르(PGME), 에탄올, 부탄올 및 메탄올으로 이루어지는 군에서 선택되는 1종 이상이 사용될 수 있다.
상기 소결 조제의 종류도 특별히 제한되지 않으나, 예를 들어, 희토류 원소 산화물, 알칼리토류 금속 산화물 및 이들의 조합이 사용될 수 있다.
상기 가소제의 종류도 특별히 제한되지 않는다. 예를 들어, 디-2-에틸헥실프탈레이트, 디-노말-부틸 부탈레이트, 부틸 프탈릴 부틸 글리콜레이트, 폴리에틸렌글리콜 및 프탈산 다이옥틸로 이루어지는 군에서 선택되는 1종 이상이 가소제로서 사용될 수 있다.
상기 분산제 역시 특별히 제한되지 않고, 예를 들어, 폴리에스터계 분산제, 폴리아크릴레이트계 분산제, 폴리우레탄계 분산제 및 폴리에테르계 분산제로 이루어지는 군에서 선택되는 1종 이상이 사용될 수 있다.
상기 테이프 캐스팅(Tape casting) 공정은, 상기 슬러리를 폴리머 필름 위에 일정한 두께로 도포한 뒤 건조 챔버에 통과 시켜, 예를 들어, Si3N4 테이프와 같은 세라믹 테이프를 제조하는 공정일 수 있다.
상기 타발(Punching) 공정은, 상기 세라믹 테이프를 압착(Pressing) 및 절삭(Cutting)하여, 예를 들어, Si3N4 그린시트(Green sheet)와 같은 세라믹 그린시트를 제조하는 공정일 수 있다.
상기 탈지(Burnout) 공정은, 상기 그린시트(예: Si3N4 그린시트)를 열처리하여 수행되는 공정일 수 있다. 구체적으로, 탈지 공정은 대기 또는 질소 분위기 중에서 열처리에 의하여 이루어질 수 있다. 구체적인 열처리 조건은 특별히 제한되지 않으나, 예를 들어, 400 내지 800 ℃ 범위 온도에서 6 내지 18 시간 동안 상기 열처리가 이루어질 수 있다.
상기 소결(Sintering) 공정은, 상기 탈지된 그린시트(예: Si3N4 그린시트)를 소결하는 공정일 수 있다. 상기 소결은 가스압소결법(Gas pressure sintering, GPS)에 의해 수행될 수 있다. 구체적인 가스압 소결의 조건은 특별히 제한되지 않으나, 예를 들어, 1600 내지 2000 ℃ 범위의 온도, 질소 분위기 및 8 내지 12 기압(atm) 조건이 형성된 가스압 소결로가 소결 공정에 사용될 수 있다.
상기 소결 이후, 연삭 등을 포함하는 후가공을 거쳐 Si3N4, AlN 및 Al2O3 중에서 하나 이상을 포함하는 세라믹 기판(a)이 제조될 수 있다.
상술한 바와 같은 과정을 거쳐 제조된 세라믹 기판(a)은 서로 대향하는 상면과 하면의 면적이 SA 인 기판일 수 있다. 이때, 상면과 하면이라는 표현은 서로 대향하는 2개 면의 상대적인 위치를 설명하기 위한 용어일뿐, 절대적인 위치를 의미하는 것이 아니다.
세라믹 기판이나, 이를 형성하는 상면과 하면의 형태는 특별히 제한되지 않는다. 예를 들어, 상기 세라믹 기판은 판상형 플레이트일 수 있고, 그 상면과 하면은 다각형(예: 사각형) 또는 원형의 형상을 가질 수 있다.
하나의 예시에서, 상기 세라믹 기판(a)의 서로 대향하는 상면과 하면의 형상(또는 이들 면의 면적 SA 가 시인되는 형상)은 사각형 형상일 수 있다. 특별히 제한되지는 않으나, 사각형 형상의 면적 SA 을 갖는 세라믹 기판(a)의 크기는 예를 들어, 가로가 150 내지 220 mm 이고, 세로가 100 내지 160 mm 일 수 있다.
또한, 특별히 제한되지는 않으나, 상기 세라믹 기판의 두께는 0.05 내지 2.0 mm 범위일 수 있다.
본 출원의 구체예에 따르면, 세라믹 기판(a)을 형성하는 세라믹 기판(a)의 서로 대향하는 상면과 하면 상에는, 각각 증착층이 형성될 수 있다. 상술한 바와 같이, 증착층이 형성되는 상기 서로 대향하는 상면과 하면은 면적 SA 를 갖는다.
상기 증착층은 아래 설명되는 열간가압이 가해진 후에 금속 시트와 세라믹 기판을 접합시킬 수 있다.
상기 증착층을 형성하는 증착(공정)은 특별히 제한되지 않는다. 예를 들어, 물리적 기상증착(Physical vapor deposition, PVD)을 위한 스퍼터링(Sputtering) 또는 화학적 기상증착(Chemical vapor deposition, CVD)과 같이 공지된 증착 방식이 사용될 수 있다.
특별히 제한되지는 않으나, 상기 증착층이 세라믹 기판 상에서 형성되는 면적은, 상기 SA 면적의 50 % 내지 100 % 크기일 수 있다. 예를 들어, 상기 세라믹 기판(a)의 상면과 하면 각각에 형성되는 증착층은, 상기 상면 및 하면과 동일한 면적 크기를 가질 수 있다.
하나의 예시에서, 상기 세라믹 기판(a)의 상면과 하면 각각에 형성되는 증착층은, 상기 상면 및 하면과 동일한 면적 형상을 가질 수 있다. 이때, 면적 형상이 동일하다는 것은, 면적과 모양이 모두 동일한 합동의 경우뿐 아니라 면적의 크기는 다르더라도 면적의 기하적 형상이 서로 닮은 경우(닮은꼴)를 포함한다.
하나의 예시에서, 상기 세라믹 기판(a)의 상면과 하면 각각에 형성되는 증착층은, 그것이 형성되는 상기 상면 및 하면과 동일한 면적 크기 및 면적 형상을 가질 수 있다.
상기 증착층 형성에 사용되는 성분의 종류는 특별히 제한되지 않는다. 예를 들어, 상기 증착층은 Ag 및 Ti 중에서 하나 이상을 포함할 수 있다.
하나의 예시에서, 상기 증착층은 Ag 및 Ti를 포함할 수 있다. 구체적으로, 상기 증착층에서 상기 Ag의 단위 면적당 증착량은 3.50 내지 6.10 g/m2 이고, 상기 Ti의 단위 면적당 증착량은 0.61 내지 1.30 g/m2 일 수 있다. 이때, 「단위 면적당 증착량」이란, 증착에 의해 형성된 증착층 면적(m2)에 대한 증착 성분(Ti 또는 Ag)의 함량(g)을 의미할 수 있다. 상기와 같이 증착층의 성분과 증착량을 조절하는 경우, 접합강도가 개선될 수 있다.
하나의 예시에서, 상기 증착층에 포함된 Ti의 단위 면적당 증착량은 0.61 내지 1.30 g/m2 범위일 수 있다. 금속 시트와 세라믹 기판 사이에 보다 강한 접합력을 제공하는 측면에서, 상기 Ti의 단위 면적당 증착량은 1.02 내지 1.30 g/m2 범위인 것이 바람직하고, 구체적으로는 1.04 내지 1.20 g/m2 범위인 것이 보다 바람직하다.
하나의 예시에서, 상기 증착층에 포함된 Ag의 단위 면적당 증착량은 3.50 내지 6.10 g/m2 범위일 수 있다. 금속 시트와 세라믹 기판 사이에 보다 강한 접합력을 제공하는 측면에서, 상기 Ag의 단위 면적당 증착량은 4.00 내지 4.60 g/m2 범위인 것이 바람직하다.
상기와 같이 서로 대향하는 세라믹 기판(a)의 상면과 하면 상에 증착층이 각각 형성된 결과로, 서로 대향하는 상면과 하면상에는 각각 상부 증착층 및 하부 증착층이 형성된 세라믹 기판(A)이 제조될 수 있다. 이때, 상기 상부 증착층은 상기 상면 상에 형성된 증착층이고, 상기 하부 증착층은 상기 하면 상에 형성된 증착층이다.
아래 제 3 및 제 4 단계와 관련하여 설명되는 것과 같이, 상기 상부 증착층은 상부 금속 시트(B)와 마주하면서 배치될 수 있고, 상기 하부 증착층은 하부 금속 시트(B’)와 마주하면서 배치될 수 있으며, 이어지는 열간가압을 거쳐 이들 증착층은 금속 시트(B, B’)와 세라믹 기판(A)을 접합시키는 매개체로 기능할 수 있다.
하나의 예시에서, 상기 상부 증착층 및 하부 증착층 중 하나 이상은, 서로 성분을 달리하는 제 1 증착층 및 제 2 증착층을 포함할 수 있다. 구체적으로, 상기 제 1 증착층은 Ti를 포함할 수 있고, 상기 제 2 증착층은 Ag를 포함할 수 있다. 이때, 제 1 증착층은 제 2 증착층 보다 세라믹 기판(a)에 근접한 층을 의미한다. 즉, 상기 제 1 증착층은 상기 세라믹 기판의 상면 및 하면 상에 형성된 층을 의미하고, 상기 제 2 증착층은 상기 제 1 증창측 상에 형성된 층을 의미할 수 있다. 예를 들어, 도 1에서와 같이, 세라믹 기판(100) 상에 제 1 증착층(210)이 형성될 수 있고, 상기 제 1 증착층 상에 제 2 증착층(220)이 형성될 수 있다.
상기 제 1 증착층 및 제 2 증착층과 관련하여, 상기 방법의 증착(공정)은, 세라믹 기판(a)의 상면과 하면 상에 각각 Ti를 포함하는 제 1 증착층을 형성(증착)하는 단계; 및 제 1 층 상에 Ag를 포함하는 제 2 증착층을 형성(증착)하는 단계를 포함할 수 있다. 그에 따라, 도 1에서와 같이, 제 2 증착층(220), 제 1 증착층(210), 세라믹 기판(100), 제 1 증착층(210) 및 제 2 증착층(220)이 순차로 위치한 적층체(즉, 세라믹 기판 (A))가 제조될 수 있다.
하나의 예시에서, 상기 제 1 증착층은 상기 세라믹 기판의 상면과 하면 상에 직접 형성된 증착층을 의미할 수 있다.
하나의 예시에서, 상기 제 2 증착층은 상기 제 1 층 상에 직접 형성된 증착층을 의미할 수 있다.
특별히 제한되지는 않으나, 상기 제 1 증착층 및 제 2 증착층이 상기 세라믹 기판 상에서 형성되는 면적은, 상기 SA 면적의 50 % 내지 100 % 크기일 수 있다.
하나의 예시에서, 상기 제 1 증착층은 상기 상면 및 하면과 동일한 면적 형상을 가질 수 있다.
하나의 예시에서, 상기 제 1 증착층은 상기 상면 및 하면과 동일한 면적 크기 및 면적 형상을 가질 수 있다.
하나의 예시에서, 상기 제 2 증착층은 상기 제 1 증착층과 동일한 면적 형상을 가질 수 있다.
하나의 예시에서, 상기 제 2 증착층은 상기 제 1 증착층과 동일한 면적 크기 및 면적 형상을 가질 수 있다.
하나의 예시에서, 상기 제 1 증착층에 포함된 Ti의 단위 면적당 증착량은 0.61 내지 1.30 g/m2 범위일 수 있다. 구체적으로, 상기 Ti의 단위 면적당 증착량이 1.02 내지 1.30 g/m2 범위일 수 있고, 보다 구체적으로는 1.04 내지 1.20 g/m2 범위인 것이, 금속 시트와 세라믹 기판 사이에 보다 강한 접합력을 제공하는 측면에서 바람직하다.
하나의 예시에서, 상기 제 2 증착층에 포함된 Ag의 단위 면적당 증착량은 3.50 내지 6.10 g/m2 범위일 수 있다. 구체적으로, 상기 Ag의 단위 면적당 증착량이 4.00 내지 4.60 g/m2 범위인 것이, 금속 시트와 세라믹 기판 사이에 보다 강한 접합력을 제공하는 측면에서 바람직하다.
상기 제 2 단계는, 상부 및 하부 증착층 상에 위치하게 되는 상부 금속 시트(B) 및 하부 금속 시트(B’)를 준비하는 단계이다. 예를 들어, 도 1에서와 같이, 준비된 2 개의 금속 시트(300)는 각 증착층(200) 상에 위치하게 된다.
제 3 단계 및 제 4 단계의 수행 방식을 설명하기 위하여 세라믹 기판(A)를 제조하는 제 1 단계 이후에 금속 시트(B)를 준비하는 제 2 단계가 수행되는 것으로 기재하였으나, 제 1 단계와 제 2 단계의 순서를 변경하는 것은 당업자에 의해 이루어질 수 있는 자명한 변형이다.
본 출원의 구체예에서 사용되는 금속 시트(B, B’)는 소정 면적 크기의 일면을 갖는다. 구체적으로, 상기 금속 시트(B, B’)의 일면은 상기 세라믹 기판의 상면 및 하면 면적 SA 보다 큰 면적 SB를 갖는다. 보다 구체적으로, 상기 금속 시트(B)의 일면이 갖는 면적 SB 는 상기 면적 SA 보다 1.5 배 이상 크다. 아래 설명되는 것과 같이, 면적 SB 를 갖는 금속 시트는 2 개 이상의 세라믹 기판(A)이 평면으로 나란하게 SB 면적의 일면 상에 배치될 수 있도록 하고, 그 결과 생산 비용을 절감할 수 있다.
하나의 예시에서, 상기 면적(SB)은 상기 면적(SA)의 6.0 배 이하, 5.0 배 이하, 4.0 배 이하, 3.0 배 또는 2.5 배 이하일 수 있다. 보다 구체적으로, 상기 면적(SB)은 상기 면적(SA)의 1.6 배 이상, 1.7 배 이상, 1.8 배 이상, 1.9 배 이상 또는 2.0 배 이상일 수 있고, 그리고 2.4 배 이하, 2.3 배 이하, 2.2 배 이하, 또는 2.1 배 이하일 수 있다. 상기 면적(SB)이 지나치게 큰 경우에는 에칭액이 잘 씻겨나가지 않고 기판 위에 고이거나(에칭액의 잔류), 에칭이 불균일하게 이루어지는 문제가 있을 수 있다.
하나의 예시에서, 상기 금속 시트의 형상은 상기 세라믹 기판의 형상과 동일할 수 있다.
본 출원의 구체예예서, 면적 SA 인 상기 세라믹 기판의 상면과 하면이, 그리고 면적 SB 인 상기 금속 시트(B, B’)의 일면이 사각형 형상을 갖는 경우, 상기 금속 시트(B, B’)의 크기는 예를 들어, 가로가 250 내지 300 mm 이고, 세로가 160 내지 210 mm 일 수 있다.
또한, 특별히 제한되지는 않으나, 상기 금속 시트(B, B’) 두께는 0.05 내지 3.0 mm 범위일 수 있다.
상기 금속 시트(B)에 포함되는 금속의 종류는 특별히 제한되지 않는다. 예를 들어, 상기 금속 시트(B)는 Cu, Al, Ni 및 Fe 중에서 선택되는 1 이상을 포함할 수 있다.
상기 제 3 단계는, 2 개 이상의 상기 세라믹 기판(A)이 평면으로 나란하게 금속시트 상에 위치하도록, 상기 세라믹 기판(A)과 금속시트(B, B’)를 배치하는 단계이다. 본 출원의 구체예에 따르면, 2 개 이상 사용되는 세라믹 기판(A)의 크기와 형상은 동일할 수 있다.
구체적으로, 제 3 단계는, 상기 상부 금속 시트(B)와 하부 금속 시트(B’)의 서로 마주하는 면적 SB 의 일면 사이에서, 2 개 이상의 세라믹 기판(A)이 평면으로 나란히 위치하도록, 상기 금속 시트(B, B’)와 상기 2 이상의 세라믹 기판(A)을 배치하는 단계이다.
상기 3 단계와 관련하여, 2 개 이상의 세라믹 기판(A)이 평면으로 나란히 위치한다는 것은, 금속 시트(B, B’) 상에 위치하게 되는 2 개 이상의 세라믹 기판(A)이 서로 포개어 지지 않는 것, 즉 적층되지 않는 것을 의미한다. 따라서, 제 3 단계를 통해 금속 시트 상에 위치하게된 2 이상의 세라믹 기판(A)들은 서로 중첩되는 면적을 갖지 않으며, 이들 세라믹 기판(A) 사이의 중첩면적은 0(zero) 이다.
상기 3 단계의 배치에 따라, 상기 상부 금속 시트(B)는 상기 면적 SB를 갖는 상부 금속 시트(B)의 일면이 (2개 이상인 세라믹 기판 모두의) 상부 증착층과 마주하도록 위치하게 된다 또한, 상기 하부 금속 시트(B’)는 상기 면적 SB를 갖는 하부 금속 시트(B’)의 일면이 (2개 이상인 세라믹 기판 모두의) 하부 증착층과 마주하도록 위치하게 된다. 그리고 이어지는 제 4 단계의 열간가압은, 금속시트(B, B’) 사이에서 평면으로 나란하게 위치하는 2 이상의 세라믹 기판(A)을 (상부 및 하부 증착층을 매개로) 금속시트(B, B’)와 접합시킨다. 예를 들어, 상부 금속 시트(B)는 상부 증착층을 매개로 2개 이상인 세라믹 기판 모두의 상면과 접합되고, 하부 금속 시트(B’)는 하부 증착층을 매개로 2개 이상인 세라믹 기판 모두의 하면에 접합된다.
하나의 예시에서, 상기 상부 증착층은 상기 금속 시트의 면적 SB인 일면과 직접 접하도록 또는 집접 마주하도록 배치될 수 있다.
하나의 예시에서, 상기 하부 증착층은 상기 금속 시트의 면적 SB인 일면과 직접 접하도록 또는 집접 마주하도록 배치될 수 있다.
하나의 예시에서, 상기 금속 시트(B, B’) 및 세라믹 기판(A)의 배치와 관련하여, 상기 3 단계는, 상기 면적이 SB 인 금속 시트의 일면과 상기 2 개 이상인 세리믹 기판(A) 사이의 중첩 면적이, 상부 금속시트(B)와 하부 금속 시트(B’) 사이에 위치하는 세라믹 기판(A)의 총 면적(ST = n x SA, n 은 2 이상의 자연수로서 금속시트(B, B’) 사이에 위치하는 세라믹 기판의 개수를 의미한다)의 70 % 이상이 되도록 수행될 수 있다. 예를 들어, 상기 중첩 면적은, 상부 금속시트(B)와 하부 금속 시트(B’) 사이에 위치하는 세라믹 기판(A) 총 면적의 75 % 이상, 80 % 이상, 85 % 이상, 90 % 이상 똔느 95 % 이상일 수 있다.
상기와 같이 배치된 적층체에 대하여 후술하는 열간가압이 이루어지면, 상부 금속 시트(B) 및 하부 금속 시트(B’) 사이에서 동일 평면상에서 나란하게 위치한 2 개 이상의 세라믹 기판(A)이 증착층 또는 그 유래 구성을 매개로 상부 금속 시트(B) 및 하부 금속 시트(B’)에 접합될 수 있다.
종래 기술에서는 동일한 수준의 면적을 갖는 세라믹 기판과 금속 시트가 접합되는 것이 일반적이었다. 그러나, 본 출원에서는 세라믹 기판의 면적(SA) 보다 그 면적(SB)이 최소 1.5 배 이상인 금속 시트가 사용된다(도 2 참조). 인쇄회로용 기판 제조에서는 에칭이 이루어지는데, 상기와 같은 배치를 통해 1회 에칭 공정의 대상이 되는 세라믹 기판이 2개 이상이 되면 유효 면적이 증가하여 더 많은 에칭 조각이 생산될 수 있고, 동시에 버려지는 부분이 감소된다. 그리고, 종래 기술에서는 에칭 공정을 위한 라인에 에칭 대상 기판을 1장씩 투입하였으나, 상기와 같이 배치시키는 경우, 종래 기술과 비교할 때 에칭 라인에 2 장씩 투입하는 효과가 있기 때문에 공정 시간이 단축되고, 관련 비용(예: 인건비 등)이 줄어드는 효과가 있다. 또한, 인쇄 과정에서는 에칭이 이루어지지 않아야 할 부분에 보호필름을 부착하는 공정이 추가될 수 있는데, 상술한 것과 마찬가지로 2 장의 면적에 필름을 부착하는 효과가 있기 때문에, 관련 공정에 대해서도 시간을 단축하고 비용(예: 인건비 등)을 절감하는 효과가 있다. 이처럼, 본 출원에 따르면 생산 비용이 절감될 수 있다.
하나의 예시에서, 상기 금속 시트(B, B’) 및 세라믹 기판(A)의 배치와 관련하여, 상기 적어도 2 개의 세라믹 기판(A)은 금속 시트(B, B’)의 가장자리로부터 소정 간격 이격된 상태로 금속 시트의 일면 상에 위치하도록 배치될 수 있다. 금속 시트의 가장자리로부터 이격되는 경우, 공정 중에 지그(zig)에 의해 물리는 자리를 확보할 수 있고, 2개 이상인 세라믹 기판 간 거리가 가까워 지기 때문에 데드 존(dead zone)이 줄어들고, 원재료의 낭비를 막을 수 있다.
본 출원의 구체예에 따르면, 상기 3 단계를 거쳐 얻어진 비접합 적층체, 즉 금속 시트(B)/ (평면으로 나란히 위치하는) 2 개 이상의 세라믹 기판(A)/금속 시트(B’)의 구조를 갖는 비접합 적층체를 1 세트의 마스터 카드(master card: MC)로 호칭할 수 있다.
하나의 예시에서, 상기 방법은 상기 마스터 카드의 스택(stack)을 제조하는 단계를 더 포함할 수 있다. 이때, 각 1세트 사이에는 금속 시트(300) 간 응착이 발생하지 않도록 상이한 재료로 형성된 응착방지용 시트(sheet) 등이 삽입될 수 있다. 상기와 같은 응착방지용 시트는 예를 들어, 그라파이트를 포함할 수 있다. 특별히 제한되지는 않으나, 상기 스택을 형성하는 데에는, 공지된 접합 기술 또는 접합 물질이 사용될 수 있다.
상기 제 4 단계는 증착층 상에 위치한 상부 및 하부 금속 시트(B, B’)를 열간 가압(Hot pressing)하여, 세라믹 기판(A)과 상부 및 하부 금속 시트(B, B’)를 접합하는 단계이다.
상기 제 4 단계는 예를 들어, 450 내지 1,300 ℃ 의 온도에서, 1 내지 25 MPa의 압력으로, 금속 시트(B, B’)를 세라믹 기판(A)이 위치한 방향으로 열간 가압(Hot pressing)하면서 수행될 수 있다. 특별히 제한되지는 않으나, 상기 열간가압은 예를 들어, 약 10-1 내지 10-5 torr의 진공 분위기에서 이루어질 수 있다.
하나의 예시에서, 상기 접합시 온도의 하한은 500 ℃ 이상, 600 ℃ 이상, 700 ℃ 이상 또는 800 ℃ 이상일 수 있다. 그리고, 그 상한은 예를 들어, 1050 ℃ 이하, 1000 ℃ 이하, 950 ℃ 이하 또는 900 ℃ 이하일 수 있다.
하나의 예시에서, 상기 접합시 압력의 하한은 예를 들어, 5 Mpa 이상 또는 10 Mpa 이상일 수 있다. 그리고, 그 상한은 예를 들어, 20 Mpa 이하 또는 15 Mpa 이하일 수 있다.
상기 열간가압을 통해 금속 시트(B, B’)와 세라믹 기판(A)은 증착층(또는 증착층 유래의 성분을 포함하는 층)을 매개로 접합되어 있을 수 있다. 예를 들어, 도 3은 본 출원의 일 실시예에 따른 접합 단계를 거치고 얻어진 기판 또는 적층체의 단면 모습을 나타낸 개략도이다. 도 3에 도시된 것과 같이, 접합이후 얻어진 적층체는, 세라믹 기판(100)의 상부면과 하부면 각각에 접합층(200a) 및 금속 시트(300)가 차례로 형성된 구조를 갖는다. 이때, 상기 접합층(200a)은 접합 단계를 거친 증착층 또는 증착층 유래의 층이다.
도 1 및 도 3 내지 도 5를 참조하여 설명하면, 열간 가압으로 인해 세라믹 기판(100), 증착층(200) 및 금속 시트(300) 각각에 포함된 물질 간의 확산이 이루어질 수 있다. 예를 들어, 제 1 증착층(210)에 Ti가 포함되고, 세라믹 기판(a)(100)에 Si3N4 가 포함되는 경우, Ti와 Si3N4 사이에는 하기 반응식 1과 같은 반응이 일어날 수 있다.
[반응식 1]
4Ti+Si3N4 →3Si+4TiN
즉, 상기 열간가압에 의해, 증착층(200)에 포함된 물질과 세라믹 기판(100)에 포함된 물질이 반응하여 접합층(200a)을 형성할 수 있고, 접합층(200a)은 TiN을 포함할 수 있다.
본 실시예에 따른 접합층(200a)은 TiN을 포함하는 층으로, 세라믹 기판(100)과 금속 시트(300) 간의 강한 접합 매개층으로써 작용할 수 있다. 즉, 확산 접합법을 통해 접합층(200a)이 형성됨으로써, 세라믹 기판(100)과 금속 시트(300)의 접합이 이루어질 수 있다.
상술한 것과 같이, 상기 증착 단계에 있어서 제 2 증착층(220)에 포함된 Ag는 단위 면적당 증착량이 3.50 내지 6.10 g/m2 범위일 수 있다. 보다 구체적으로, 제 2 증착층(220)에 포함된 Ag의 단위 면적당 증착량은 예를 들어, 4.00 내지 4.60 g/m2 범위일 수 있다. 서로 다른 재료를 포함하는 층 간 접합이 이루어지는 경우, 상대적으로 강도가 약한 재료를 포함하는 층에 응력 전달이 발생하면서, 층 간 탈착이 쉽게 발생할 수 있다. 따라서, 상대적으로 강도가 약한 재료를 포함하는 층의 강도를 증가시키는 것은 서로 다른 재료를 포함하는 층 간 접합에서 접합력을 향상시키는데 보다 효과적일 수 있다. 예를 들어, 제 2 증착층(220)에 포함된 Ag는, 상기 열간 가압 시, Cu를 포함하는 금속 시트(300) 쪽으로 확산되어 계면에서의 약한 금속 시트(300)의 강도를 보완할 수 있다. 상기와 같은 원리로 제 2 증착층(220)에 포함된 Ag는 세라믹 기판(100)과 금속 시트(300) 간의 접합력을 향상시킬 수 있다. 또한, 제 2 증착층(220)에 포함된 Ag는 제 1 증착층(210)에 포함된 Ti 및 금속 시트(300)에 포함된 Cu와 함께 Cu-Ti-Ag 3원계로 이루어진 액상을 형성하여 젖음성을 향상시켜 반응층 형성을 촉진하는데 도움이 될 수 있다.
제 2 증착층(220)에 포함된 Ag의 단위 면적당 증착량이 상기 범위 미만인 경우, 금속 시트(300)의 강도를 충분히 증가시키지 못해 세라믹 기판(100)과 금속 시트(300) 간의 접합력이 좋지 못하다. 그리고, 제 2 증착층(220)에 포함된 Ag의 단위 면적당 증착량이 상기 범위를 초과하는 경우, 필요 이상의 Ag가 증착되어 확산되지 않는 Ag 잔존물을 형성하기 때문에 오히려 세라믹 기판(100)과 금속 시트(300) 간의 접합력이 감소하는 문제가 있다.
상기 제 1 증착층(210)에 포함된 Ti의 단위 면적당 증착량은 0.61 내지 1.30 g/m2 범위이고, 구체적으로는 예를 들어, 1.02 내지 1.30 g/m2 범위인 것이 바람직하며, 1.04 내지 1.20 g/m2 범위인 것이 보다 바람직하다. Ti의 단위 면적당 증착량은 접합층(200a)의 두께에 관여되어, 세라믹 기판(100)과 금속 시트(300) 간의 접합력에 영항을 미친다.
제 1 증착층(210)에 포함된 Ti의 단위 면적당 증착량이 상기 범위 미만인 경우, 접합층(200a)의 두께가 충분하지 못해 세라믹 기판(100)과 금속 시트(300) 간의 접합력이 좋지 못하다. 예를 들어, 아래 비교예에서와 같이 세라믹 기판(100)과 금속 시트(300) 간 접합력이 9 N/mm 미만일 수 있다. 그리고, 제 1 증착층(210)에 포함된 Ti의 단위 면적당 증착량이 상기 범위를 초과하는 경우, 증착량이 포화 값에 도달하여 접합력의 증가 정도가 작고, 원재료가 낭비되는 문제도 있다.
상기와 같이 본 출원에 따른 인쇄회로용 기판의 제조방법은, Ag의 단위 면적당 증착량을 3.50 내지 6.10 g/m2 범위로 조절하고, Ti의 단위 면적당 증착량을 0.61 내지 1.30 g/m2 범위로 조절함으로써, 층간 접합력이 우수한 인쇄회로용 기판을 제조할 수 있다. 그에 따라, 상기와 같이 제조된 인쇄회로용 기판은 반복적인 열충격 환경에 노출되어도 박리가 발생하지 않거나 박리 발생이 크게 억제된다.
하나의 예시에서, 상기 방법은 상기 금속 시트(B, B’)에 대한 에칭(Etching) 단계를 더 포함할 수 있다. 구체적으로, 상기 접합 단계 이후, 접합된 세라믹 기판(100) 및/또는 금속 시트(300)에 대해 인쇄(Resist printing) 공정, 에칭(Etching) 공정, 도금(Ni Plating) 공정 등을 거쳐 인쇄회로용 기판이 제조될 수 있다.
본 출원에 따르면, 세라믹 기판과 금속 시트 간 접합력이 우수한 인쇄회로용 기판을 제조할 수 있고, 그 제조 비용이 절감될 수 있다.
도 1은 본 출원의 일 실시예에 따른 인쇄회로용 기판 제조과정과 관련하여, 세라믹 기판(100), 증착층(200) 및 금속 시트(300)가 개략적으로 도시된 단면도이다.
도 2는, 종래기술과 본 출원에서 금속 시트와 세라믹 기판의 배치 관계를 개략적으로 도시한 것이다. 도면에서 빨간색 화살표는 열간가압의 방향을 의미하고, MC(master card)는 금속시트/세라믹 기판/금속시트인 형태의 적층체를 의미한다. 세라믹 기판 2개가 평면상에서 나란히 배열된 후 접합되는 본원발명은, 종래 기술 대비 생산량이 높고, 에칭 단가는 낮다.
도 3은 본 출원의 일 실시예에 따라 세라믹 기판(100), 접합층(200a) 및 금속 시트(300)를 포함하는 인쇄회로용 기판의 단면도이다.
도 4는 본 출원의 일 실시예에 따라 형성된 세라믹 기판 및 증착층의 단면을 주사전자현미경(SEM)으로 촬영한 이미지이다. 구체적으로, 도 4는 증착 단계 이후 및 접합 단계 이전의 단면 이미지이다. 도 4로부터, 세라믹 기판(100) 상에 Ti를 포함하는 제1 층(210)과 Ag를 포함하는 제2 층(220)이 형성된 것을 확인할 수 있다.
도 5는 본 출원의 일 실시예에 따라 형성된 세라믹 기판, 접합층 및 금속 시트의 단면을 주사전자현미경(SEM)으로 촬영한 이미지이다. 구체적으로, 도 5는 접합 단계 이후의 단면 사진이다. 도 5로부터, 확산 접합법을 통한 접합 단계 이후에는 접합층(200a)이 형성되어, 세라믹 기판(100)과 금속 시트(300)가 접합된 것을 확인할 수 있다.
이하 발명의 구체적인 실시예를 통해 발명의 작용, 효과를 보다 구체적으로 설명하기로 한다. 다만, 이는 발명의 예시로서 제시된 것으로 이에 의해 발명의 권리범위가 어떠한 의미로든 한정되는 것은 아니다.
제조예(세라믹 기판(a)의 제조)
볼밀(Ball Mill)을 통해 평균 입경은 0.8 ㎛ 이하의 Si3N4 분말을 제조한다. Si3N4 분말에 유기용매(예: 톨루엔, 메탄올, 에탄올), 소결조제(예: Y2O3, MgO), 가소제(예: Dioctyl Phthalate(DOP), Polyethylen glycol(PEG)) 및 분산제(예: BYK-111)를 첨가하여 슬러리를 제조한 후 건조 챔버에 통과시켜 Si3N4 테이프를 제조한다. Si3N4 테이프를 압착(Pressing) 및 절삭(Cutting)하여 Si3N4 그린시트(Green sheet)를 제조하고, 600 °C에서 12시간 열처리하여 탈지 공정을 실시하였다. 그 후 가스압 소결법으로 질소 분위기 하에서 1850 °C, 1 MPa 조건으로 소결하여 소정 크기(가로 190 mm x 세로 138 mm x 두께 0.32 mm)의 세라믹 기판(a)(질화규소 Si3N4 기판)을 제조하였다.
실험례 1: 생산 비용 절감 확인
제조예의 세라믹 기판의 대향하는 상면과 하면에 순차로 Ti(제 1 증착층)와 Ag(제 2 증착층)를 증착하였다. 이때, Ti는 약 1.0 g/m2 증착되었고, Ag는 약 6.08 g/m2 증착되었다. 상기와 같이 제조되어 제 1 증착층과 제 2 증착층이 서로 대향하는 상면과 하면 모두에 증착된 세라믹 기판(A)을 2 장 준비하였다.
또한, 270 mm x 190 mm x 0.3 mm 크기의 구리 시트(Cu sheet)를 2장 준비하였다.
상기 구리 시트 1장을 놓고, 세라믹 기판(A) 2장 사이에 서로 틈이 최대한 발생하지 않도록 인접하게 위치시켜 구리 시트의 일면 상에 세라믹 기판(A) 2장을 배치하고(이때, 2 개 이상의 세라믹 기판(A)은 구리 시트 상에서 평면으로 나란히 위치하고, 각 세라믹 기판(A)의 증착층(Ag 증착층)이 구리시트와 접하면서 위치하도록 배치됨), 그 위에 나머지 1 장의 구리 시트를 동일한 방식으로 위치시켜 구리 시트/(평면으로 나란히 위치하는) 세라믹 기판(A) 2 장/구리 시트 형태의 비접합 적층체를 제조하였다. 이때, 2 장의 세라믹 기판과 구리시트 간 중첩면적은 약 90% 로 하였다.
이후, 핫 프레스(hot press) 장비로 상기 적층체를 약 10-4 torr의 분위기 및 980°C 의 온도에서 15 MPa로 가압하며 처리 하였다. 그 결과, 구리 시트와 질화규소 기판이 서로 접합된 구리 시트/(평면으로 나란히 위치하는) 세라믹 기판(A) 2 장/구리 시트의 샘플이 얻어졌다.
상기 샘플을 이를 이용하여 구리 회로를 제조하고자 구리를 에칭하였다. 구체적으로, 적층체의 외측 양면에 드라이 필름(dry film)을 부착한 후, 필름에 UV를 조사하여 구리가 에칭되지 않아야 할 부분(회로 부분)을 남겨두고, 회로부분 외 나머지 부분의 필름은 박리하였다. 이를 에칭 라인에 투입하여 구리 에칭을 하였다.
그 결과, 세라믹기판이 1개씩 접합된 비교 샘플(구리 시트/세라믹 기판(A) 1장/구리 시트)을 2개 에칭할 때보다, 본 출원에서와 같이 제조된 샘플(구리 시트/(평면으로 나란히 위치하는) 세라믹 기판(A) 2 장/구리 시트)를 에칭하는 것이 동일한 개수의 회로를 만드는데 소요되는 시간을 거의 절반 가량 줄일 수 있고, 동일한 에칭 공정 시간 동안에도 더 많은 회로기판 조각을 생산(예를 들어, 약 30 % 이상 생산량 증가)할 수 있음을 확인하였다. 이처럼, 본 출원에 따르면 비용 절감 효과가 크다.
실험례 2: 접합강도 평가
ASTM D6682에 준하여, 아래 실시예 1 내지 6 및 비교예 1 내지 6의 시편들에 대해 접합력(N/mm)을 측정하였다. 구체적으로, 구리 시트와 질화규소 기판이 서로 접합된 구리 시트/질화규소 기판/구리 시트 구조의 샘플을 에칭하고, 너비 5 mm, 길이 100 mm 의 구리 스트립(strip)이 세라믹기판과 접합된 샘플을 준비하였다. 만능 시험기 (장비 업체 및 모델명: Ametek, LS5)의 그립(grip)으로 Cu 스트립(strip)을 잡을 수 있도록, 시험 전에 Cu 스트립(strip) 끝의 약 10 mm를 수동으로 분리하였다. 만능시험기에 시편을 고정시켜 Cu 스트립(strip)을 그립(grip)으로 잡고, 50 mm/min의 속도로 분리하며 이에 대한 응력을 측정하여 접합강도를 계산하였다.
그 결과는 아래 표 1 내지 3과 같다.
실시예 1 (Ti 증착량 1.076 g/m 2 , Ag 증착량 4.005g/m 2 )
제조예의 상기 세라믹 기판에 대해 스퍼터링(Sputtering) 방법을 통해 70초 동안 0.0282 g의 Ti를 증착하여 제 1 증착층을 형성하였다. 그리고, 상기 제 1 층 상에 30초 동안 0.105 g의 Ag를 증착하여 제 2 증착층을 형성하였다. 이때, 제 1 증착층과 제 2 증착층의 형성 면적은 상기 세라믹 기판(a)의 그것(가로 190 mm x 세로 138 mm)과 동일하게 조절하였다. 여기서, Ti의 단위 면적당 증착량은 1.076 g/m2이고, Ag의 단위 면적당 증착량은 4.005 g/m2이다.
그리고, 상기와 같이 제조된 세라믹 기판(A) 2 장과 구리 시트(가로 270 mm x 세로 185 mm x 두께 0.3 mm) 2 장을 준비하였다. 서로 틈이 최대한 발생하지 않도록 세라믹 기판(A) 2장을 인접하게 위치시키면서 준비된 구리 시트 1 장의 일면 상에 세라믹 기판(A) 2장을 배치하고(이때, 2 개의 세라믹 기판(A)은 구리 시트 상에서 평면으로 나란히 위치하고, 각 세라믹 기판(A)의 증착층(Ag를 포함하는 제2 증착층)이 구리시트와 접하면서 위치하도록 배치됨), 그 위에 나머지 1 장의 구리 시트를 동일한 방식으로 위치시켜 구리 시트/(평면으로 나란히 위치하는) 세라믹 기판(A) 2 장/구리 시트 형태의 비접합 적층체를 제조하였다. 이때, 2 장의 세라믹 기판과 구리시트 간 중첩면적은 약 95% 로 하였다.
이후, 상기 적층체를 약 10-4 torr의 분위기에서 980 °C 온도 및 15 MPa의 압력으로 열간가압 하였다.
상기 일련의 공정을 통해 Cu의 금속 시트, TiN의 접합층 및 Si3N4을 포함하는 시편을 제조하였다.
실시예 2(Ti 증착량 1.194 g/m 2 , Ag 증착량 4.005g/m 2 )
0.0313 g의 Ti를 증착하여 제1 층을 형성한 것을 제외하고, 실시예 1과 동일한 방법으로 Cu의 금속 시트, TiN의 접합층 및 Si3N4의 세라믹 기판을 포함하는 시편을 제조하였다. 이때, Ti의 단위 면적당 증착량은 1.194 g/m2이고, Ag의 단위 면적당 증착량은 4.005 g/m2이다.
실시예 3(Ti 증착량 1.030g/m2, Ag 증착량 5.339g/m 2 )
0.0270 g의 Ti를 증착하여 제1 층을 형성하고, 0.1400 g의 Ag를 증착하여 제2 층을 형성한 것을 제외하고, 실시예 1과 동일한 방법으로 Cu의 금속 시트, TiN의 접합층 및 Si3N4의 세라믹 기판을 포함하는 시편을 제조하였다. 이때, Ti의 단위 면적당 증착량은 1.030 g/m2이고, Ag의 단위 면적당 증착량은 5.339 g/m2이다.
실시예 4(Ti 증착량 1.220g/m 2 , Ag 증착량 5.339g/m 2 )
0.0320 g의 Ti를 증착하여 제1 층을 형성하고, 0.1400 g의 Ag를 증착하여 제2 층을 형성한 것을 제외하고, 실시예 1과 동일한 방법으로 Cu의 금속 시트, TiN의 접합층 및 Si3N4의 세라믹 기판을 포함하는 시편을 제조하였다. 이때, Ti의 단위 면적당 증착량은 1.220 g/m2이고, Ag의 단위 면적당 증착량은 5.339 g/m2이다.
실시예 5(Ti 증착량 1.003g/m 2 , Ag 증착량 4.005g/m 2 )
0.0263 g의 Ti를 증착하여 제1 층을 형성한 것을 제외하고, 실시예 1과 동일한 방법으로 Cu의 금속 시트, TiN의 접합층 및 Si3N4의 세라믹 기판을 포함하는 시편을 제조하였다. 이때, Ti의 단위 면적당 증착량은 1.003 g/m2이고, Ag의 단위 면적당 증착량은 4.005 g/m2이다.
실시예 6(Ti 증착량 0.961 g/m 2 , Ag 증착량 4.005g/m 2 )
0.0252 g의 Ti를 증착하여 제1 층을 형성한 것을 제외하고, 실시예 1과 동일한 방법으로 Cu의 금속 시트, TiN의 접합층 및 Si3N4의 세라믹 기판을 포함하는 시편을 제조하였다. 이때, Ti의 단위 면적당 증착량은 0.961 g/m2이고, Ag의 단위 면적당 증착량은 4.005 g/m2이다.
비교예 1(Ti 증착량 0.374 g/m 2 , Ag 증착량 2.868 g/m 2 )
0.0098 g의 Ti를 증착하여 제1 층을 형성하고, 0.0752 g의 Ag를 증착하여 제2 층을 형성한 것을 제외하고, 실시예 1과 동일한 방법으로 Cu의 금속 시트, TiN의 접합층 및 Si3N4의 세라믹 기판을 포함하는 시편을 제조하였다. 이때, Ti의 단위 면적당 증착량은 0.374 g/m2이고, Ag의 단위 면적당 증착량은 2.868 g/m2이다.
비교예 2(Ti 증착량 0.599g/m 2 , Ag 증착량 2.868g/m 2 )
0.0157 g의 Ti를 증착하여 제1 층을 형성하고, 0.0752 g의 Ag를 증착하여 제2 층을 형성한 것을 제외하고, 실시예 1과 동일한 방법으로 Cu의 금속 시트, TiN의 접합층 및 Si3N4의 세라믹 기판을 포함하는 시편을 제조하였다. 이때, Ti의 단위 면적당 증착량은 0.599 g/m2이고, Ag의 단위 면적당 증착량은 2.868 g/m2이다.
비교예 3(Ti 증착량 0.843 g/m 2 , Ag 증착량 2.868g/m 2 )
0.0221 g의 Ti를 증착하여 제1 층을 형성하고, 0.0752 g의 Ag를 증착하여 제2 층을 형성한 것을 제외하고, 실시예 1과 동일한 방법으로 Cu의 금속 시트, TiN의 접합층 및 Si3N4의 세라믹 기판을 포함하는 시편을 제조하였다. 이때, Ti의 단위 면적당 증착량은 0.843 g/m2이고, Ag의 단위 면적당 증착량은 2.868 g/m2이다.
비교예 4(Ti 증착량 1.034g/m 2 , Ag 증착량 2.868g/m 2 )
0.0342 g의 Ti를 증착하여 제1 층을 형성하고, 0.0752 g의 Ag를 증착하여 제2 층을 형성한 것을 제외하고, 실시예 1과 동일한 방법으로 Cu의 금속 시트, TiN의 접합층 및 Si3N4의 세라믹 기판을 포함하는 시편을 제조하였다. 이때, Ti의 단위 면적당 증착량은 1.304 g/m2이고, Ag의 단위 면적당 증착량은 2.868 g/m2이다.
비교예 5(Ti 증착량 1.041g/m 2 , Ag 증착량 6.808g/m 2 )
0.0273 g의 Ti를 증착하여 제1 층을 형성하고, 0.1785 g의 Ag를 증착하여 제2 층을 형성한 것을 제외하고, 실시예 1과 동일한 방법으로 Cu의 금속 시트, TiN의 접합층 및 Si3N4의 세라믹 기판을 포함하는 시편을 제조하였다. 이때, Ti의 단위 면적당 증착량은 1.041 g/m2이고, Ag의 단위 면적당 증착량은 6.808g/m2이다.
비교예 6(Ti 증착량 0.599g/m 2 , Ag 증착량 4.005g/m 2 )
0.0157g의 Ti를 증착하여 제1 층을 형성한 것을 제외하고, 실시예 1과 동일한 방법으로 Cu의 금속 시트, TiN의 접합층 및 Si3N4의 세라믹 기판을 포함하는 시편을 제조하였다. 이때, Ti의 단위 면적당 증착량은 0.599 g/m2이고, Ag의 단위 면적당 증착량은 4.005 g/m2이다.
실시예 1 실시예 2 실시예 3 실시예 4
Ti 증착량 (g) 0.0282 0.0313 0.0270 0.0320
Ag 증착량 (g) 0.105 0.105 0.1400 0.1400
Ti 단위 면적당증착량 (g/m2) 1.076 1.194 1.030 1.220
Ag 단위 면적당 증착량 (g/m2) 4.005 4.005 5.339 5.339
접합력 (N/mm) 21.4 22.1 16.3 20.3
비교예 1 비교예 2 비교예 3 비교예 4 비교예 5
Ti 증착량 (g) 0.0098 0.0157 0.0221 0.0342 0.0273
Ag 증착량 (g) 0.0752 0.0752 0.0752 0.0752 0.1785
Ti 단위 면적당 증착량 (g/m2) 0.374 0.599 0.843 1.304 1.041
Ag 단위 면적당 증착량 (g/m2) 2.868 2.868 2.868 2.868 6.808
접합력 (N/mm) 0.6 3.7 4.8 7.5 15.6
실시예 5 실시예 6 비교예 6
Ti 증착량 (g) 0.0263 0.0252 0.0157
Ag 증착량 (g) 0.105 0.105 0.105
Ti 단위 면적당 증착량 (g/m2) 1.003 0.961 0.599
Ag 단위 면적당 증착량 (g/m2) 4.005 4.005 4.005
접합력 (N/mm) 9.6 9.4 8.6
우선, 실시예 1, 2 및 비교예 1 내지 4의 시편들을 비교하면, Ag의 단위 면적당 증착량이 3.50 g/m2 이상인 실시예 1, 2의 시편들은 각각 21.4 N/mm 및 22.1N/mm의 우수한 접합력을 보인 반면, Ag의 단위 면적당 증착량이 3.50 g/m2 미만인 비교예 1 내지 4의 시편들은 모두 7.5 N/mm 이하의 낮은 접합력을 보였다. 특히, Ti의 단위 면적당 증착량은 비교예 4의 시편이 실시예 1 및 2의 시편보다 높았음에도 적은 Ag 함량으로 인해 비교예 4의 시편이 훨씬 더 낮은 접합력을 보였다. 이는 Ag의 증착량에 따라 금속 시트의 강도가 변화(향상)되어 나타난 결과로 생각된다.
다음, 실시예 1,3 및 비교예 5의 시편들을 비교하면, Ti의 단위 면적당 증착량에 큰 차이가 없다. 그러나, Ag의 단위 면적당 증착량이 6.10 g/m2 이하인 실시예 1, 3의 시편들은 각각 21.4 N/mm 및 16.3 N/mm의 우수한 접합력을 보인 반면, 비교예 5의 시편은 오히려 접착력이 15.6 N/mm로 감소하였다. 이는 과량의 Ag 증착으로 인해 계면에 Ag 잔존물이 형성되어 나타난 결과로 판단된다.
다음, 실시예 1, 2, 5, 6 및 비교예 6의 시편들을 비교하면, Ag의 단위 면적당 증착량은 거의 동일하다. Ti의 단위 면적당 증착량이 0.61 g/m2 이상인 실시예 1, 2, 5, 6의 시편들은 최소 9.4 N/mm 이상의 접합력을 보인 반면, Ti의 단위 면적당 증착량이 0.61 g/m2 미만인 비교예 6의 시편은 8.6 N/mm 이하의 낮은 접합력을 보였다. 이는 Ti의 증착량에 따라 접합층의 강도가 변화(향상)되어 나타난 결과로 생각된다. 특히, Ti의 단위 면적당 증착량이 1.02 g/m2 이상인 실시예 1, 2의 시편들은 각각 21.4 N/mm 및 22.1 N/mm의 우수한 접합력을 보였다.
다음, 실시예 1, 2, 4의 시편들을 살펴보면, Ti의 단위 면적당 증착량이 1.30 g/m2 이하인 실시예 1, 2, 4의 시편들은 모두 20 N/mm 이상의 우수한 접합력을 보였다. 다만, Ti의 단위 면적당 증착량이 1.02 g/m2 이상이 되면 Ti의 증착량이 증가하여도 접합력 향상 폭이 미비하여 포화값에 도달하는 것을 확인할 수 있다. 이에 원재료의 비용 낭비를 막음과 동시에 최적의 계면간 접합력을 갖추기 위해서, Ti의 단위 면적당 증착량은 1.30 g/m2 이하인 것이 바람직하다.
100: 세라믹 기판
200: 증착층
200a: 접합층
210: 제1 층
220: 제2 층
300: 금속 시트

Claims (15)

  1. 서로 대향하는 상면과 하면의 면적이 SA 인 세라믹 기판(a)을 준비하고, 상기 면적 SA 를 갖는 세라믹 기판의 상면과 하면 상에 각각 증착층을 형성하여, 서로 대향하는 상면과 하면 상에 상부 증착층 및 하부 증착층이 각각 형성된 세라믹 기판(A)을 제조하는 제 1 단계;
    상기 면적 SA 보다 1.5 배 이상 큰 면적 SB 의 일면을 갖는 상부 금속 시트(B) 및 하부 금속 시트(B’)를 준비하는 제 2 단계;
    상기 상부 금속 시트(B)와 하부 금속 시트(B’)의 서로 마주하는 면적 SB 의 일면 사이에서, 2 개 이상의 세라믹 기판(A)이 평면으로 나란히 위치하도록, 상기 금속 시트(B, B’)와 상기 2 이상의 세라믹 기판(A)을 배치하는 제 3 단계; 및
    상기 상부 및 하부 금속 시트(B, B’)를 열간가압하여, 상부 및 하부 증착층을 매개로 상기 금속 시트(B, B’)와 세라믹 기판(A)을 접합하는 제 4 단계;
    를 포함하는, 인쇄회로용 기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 상부 금속 시트(B) 및 하부 금속 시트(B’)의 일면 면적 SB는 상기 면적 SA 대비 1.5 내지 6.0 배의 크기인, 인쇄회로용 기판의 제조방법.
  3. 제 1 항에 있어서,
    상기 상부 금속 시트(B) 및 하부 금속 시트(B’)의 일면 면적 SB는 상기 면적 SA 대비 1.5 내지 2.5 배의 크기인, 인쇄회로용 기판의 제조방법.
  4. 제 1 항에 있어서,
    상기 3 단계는,
    상기 면적이 SB 인 금속 시트(B, B’)의 일면과 상기 2 개 이상인 세리믹 기판(A) 사이의 중첩 면적이 상부 금속시트(B)와 하부 금속 시트(B’) 사이에 위치하는 세리믹 기판(A)의 총 면적(ST = n x SA, n 은 2 이상의 자연수로서 금속시트(B, B’) 사이에 위치하는 세라믹 기판의 개수를 의미한다)의 70 % 이상이 되도록, 상기 금속 시트(B, B’)와 세라믹 기판(A)을 배치하는, 인쇄회로용 기판의 제조방법.
  5. 제 1 항에 있어서,
    상기 면적이 SB 인 금속 시트(B, B’)의 일면과 상기 2 개 이상인 세리믹 기판(A) 사이의 중첩 면적이 상부 금속시트(B)와 하부 금속 시트(B’) 사이에 위치하는 세리믹 기판(A)의 총 면적(ST = n x SA, n 은 2 이상의 자연수로서 금속시트(B, B’) 사이에 위치하는 세라믹 기판의 개수를 의미한다)의 90 % 이상이 되도록, 상기 금속 시트(B, B’)와 세라믹 기판(A)을 배치하는, 인쇄회로용 기판의 제조방법.
  6. 제 1 항에 있어서,
    상기 증착층은 Ag 및 Ti를 포함하며,
    상기 Ag의 단위 면적당 증착량은 3.50 내지 6.10 g/m2 범위이고,
    상기 Ti의 단위 면적당 증착량은 0.61 내지 1.30 g/m2 범위인, 인쇄회로용 기판의 제조방법.
  7. 제 1 항에 있어서,
    450 내지 1,300 ℃ 의 온도에서, 1 내지 25 MPa의 압력을 가하면서 상기 열간가압을 수행하는, 인쇄회로용 기판의 제조방법.
  8. 제 1 항에서,
    상기 Ag의 단위 면적당 증착량은 4.00 내지 4.60 g/m2 범위인, 인쇄회로용 기판의 제조방법.
  9. 제 1 항에서,
    상기 Ti의 단위 면적당 증착량은 1.02 내지 1.30 g/m2 범위인, 인쇄회로용 기판의 제조방법.
  10. 제 5 항에서,
    상기 제 1 단계의 증착은, 세라믹 기판(a)의 상면과 하면 상에 각각 Ti를 포함하는 제 1 증착층을 형성하는 단계; 및 상기 제 1 증착층 상에 Ag를 포함하는 제 2 증착층을 형성하는 단계를 포함하는, 인쇄회로용 기판의 제조방법.
  11. 제 1 항에서,
    상기 세라믹 기판(a)은 Si3N4, AlN 및 Al2O3 중 적어도 하나를 포함하는, 인쇄회로용 기판의 제조방법.
  12. 제 11 항에서,
    상기 금속 시트는 Cu, Al, Ni 및 Fe 중 적어도 하나를 포함하는, 인쇄회로용 기판의 제조방법.
  13. 제 11 항에 있어서,
    상기 세라믹 기판은 Si3N4 및 AlN 중에서 하나 이상을 포함하는, 인쇄회로용 기판의 제조방법.
  14. 제 12 항에서,
    상기 열간가압에 의해 상기 증착층에 포함된 물질과 상기 세라믹 기판에 포함된 물질이 반응하여 접합층이 형성되고,
    상기 접합층은 적어도 TiN을 포함하는, 인쇄회로용 기판의 제조방법.
  15. 제 1 항에 있어서,
    상기 금속 시트(B, B’)에 대한 에칭(Etching) 단계를 더 포함하는, 인쇄회로용 기판의 제조방법.
KR1020210008707A 2021-01-21 2021-01-21 인쇄회로용 기판의 제조방법 KR20220105849A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020210008707A KR20220105849A (ko) 2021-01-21 2021-01-21 인쇄회로용 기판의 제조방법
EP22742870.3A EP4284125A1 (en) 2021-01-21 2022-01-21 Method for manufacturing printed circuit board
JP2023544425A JP2024504717A (ja) 2021-01-21 2022-01-21 プリント回路用基板の製造方法
US18/262,334 US20240090139A1 (en) 2021-01-21 2022-01-21 Method for manufacturing printed circuit board
CN202280011258.4A CN116746288A (zh) 2021-01-21 2022-01-21 印刷电路板的制造方法
PCT/KR2022/001097 WO2022158894A1 (ko) 2021-01-21 2022-01-21 인쇄회로용 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210008707A KR20220105849A (ko) 2021-01-21 2021-01-21 인쇄회로용 기판의 제조방법

Publications (1)

Publication Number Publication Date
KR20220105849A true KR20220105849A (ko) 2022-07-28

Family

ID=82548874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210008707A KR20220105849A (ko) 2021-01-21 2021-01-21 인쇄회로용 기판의 제조방법

Country Status (6)

Country Link
US (1) US20240090139A1 (ko)
EP (1) EP4284125A1 (ko)
JP (1) JP2024504717A (ko)
KR (1) KR20220105849A (ko)
CN (1) CN116746288A (ko)
WO (1) WO2022158894A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9307648B2 (en) * 2004-01-21 2016-04-05 Microcontinuum, Inc. Roll-to-roll patterning of transparent and metallic layers
CN103619779B (zh) * 2011-06-30 2015-07-01 日立金属株式会社 钎料、钎料膏、陶瓷电路板、陶瓷主电路板及功率半导体模块
KR101856109B1 (ko) * 2015-04-24 2018-05-09 주식회사 아모센스 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
KR102496716B1 (ko) * 2015-10-27 2023-02-07 주식회사 아모센스 세라믹 기판 제조 방법
KR102030688B1 (ko) * 2017-01-17 2019-10-10 주식회사 케이씨씨 세라믹 회로기판 및 이의 제조방법

Also Published As

Publication number Publication date
WO2022158894A1 (ko) 2022-07-28
JP2024504717A (ja) 2024-02-01
EP4284125A1 (en) 2023-11-29
CN116746288A (zh) 2023-09-12
US20240090139A1 (en) 2024-03-14

Similar Documents

Publication Publication Date Title
JP4013386B2 (ja) 半導体製造用保持体およびその製造方法
US6426154B1 (en) Ceramic circuit board
KR100200902B1 (ko) 다층세라믹 소결체 및 그 제조방법
KR100451955B1 (ko) 세라믹 다층 기판의 제조방법 및 미소성의 복합 적층체
US11021406B2 (en) Copper-ceramic composite
EP3761764A1 (en) Insulating circuit board
KR20210144343A (ko) 인쇄회로기판의 제조 방법
KR20220105849A (ko) 인쇄회로용 기판의 제조방법
JP2000119071A (ja) 半導体装置用セラミックス基板
JP7203286B2 (ja) 窒化アルミニウム焼結体及びその製造方法、回路基板、並びに接合基板
JP2634133B2 (ja) 高誘電体層を有する窒化アルミニウム多層配線基板及びその製造方法
JPWO2007000963A1 (ja) 段差を有するセラミックス基板の製造方法
KR20230097341A (ko) 회로기판의 제조방법
EP3761351B1 (en) Insulated circuit board
EP4456681A1 (en) Method for manufacturing circuit board
JP4731790B2 (ja) 半導体搭載基板用小チップの製造方法
JP3454331B2 (ja) 回路基板及びその製造方法
JP3991887B2 (ja) 半導体製造装置用ウェハ保持体およびそれを搭載した半導体製造装置
JP2006319344A (ja) 半導体製造装置用ウェハ保持体およびそれを搭載した半導体製造装置
JPH05163072A (ja) 多層セラミック焼結体の製造方法
KR102529238B1 (ko) 세라믹 기판 및 이의 제조방법
JP3560357B2 (ja) 窒化アルミニウム焼結体の製造方法
JP7307171B2 (ja) 基板及び基板の製造方法
EP4310065A1 (en) Composite substrate
WO2019188884A1 (ja) ヒートシンク付き絶縁回路基板