JP4731790B2 - 半導体搭載基板用小チップの製造方法 - Google Patents

半導体搭載基板用小チップの製造方法 Download PDF

Info

Publication number
JP4731790B2
JP4731790B2 JP2002501791A JP2002501791A JP4731790B2 JP 4731790 B2 JP4731790 B2 JP 4731790B2 JP 2002501791 A JP2002501791 A JP 2002501791A JP 2002501791 A JP2002501791 A JP 2002501791A JP 4731790 B2 JP4731790 B2 JP 4731790B2
Authority
JP
Japan
Prior art keywords
hole
aluminum nitride
via hole
forming
sintered body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002501791A
Other languages
English (en)
Inventor
本 玲 緒 山
山 美 英 神
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokuyama Corp
Original Assignee
Tokuyama Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Corp filed Critical Tokuyama Corp
Priority to JP2002501791A priority Critical patent/JP4731790B2/ja
Application granted granted Critical
Publication of JP4731790B2 publication Critical patent/JP4731790B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/58—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides
    • C04B35/581—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides based on aluminium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Products (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【０００１】
【技術分野】
本発明は、ビアホールが形成された窒化アルミニウム焼結体の製造方法に関する。特に、孤立性の高いビアホールを有し、かつ該孤立性の高いビアホールが十分に緻密化し亀裂を有さない窒化アルミニウム焼結体の製造方法に関する。
【０００２】
【背景技術】
窒化アルミニウム焼結体は、高い熱伝導率を有し、電気絶縁性が良く、集積回路を形成するシリコン（Ｓｉ）とほぼ同じ熱膨張率を有する等の優れた性質を持つため、半導体回路部品の基板等として汎用されている。
【０００３】
こうしたなか、焼結体の貫通孔に導電層が充填されてなる、いわゆるビアホールを含む窒化アルミニウム焼結体は、該ビアホールを中継して半導体外部回路間の電気的接続をとることができるため、極めて有用に使用されている。ここで、窒化アルミニウム焼結体に形成されるビアホールは、目的とする半導体搭載用基板の設計仕様に合せて、その配置や数、孔径などが種々決められる。
【０００４】
窒化アルミニウム焼結体に、ビアホールを形成する有利な方法のひとつとして同時焼成法がある。同時焼成法は、窒化アルミニウム成形体に形成されたビアホール形成用貫通孔に導電ペーストを充填した後、該成形体を焼成することにより、ビアホールの焼成と基板の焼結とを一回の焼成で同時に行う方法である。この方法は、少ない工程で効率的に、ビアホールが形成された窒化アルミニウム焼結体を製造することができるため、有用な方法である。
【０００５】
しかしながら、同時焼成法は、ビアホール形成用貫通孔の孤立性が高い場合（すなわちひとつのビアホール形成用貫通孔の周囲に、他のビアホール形成用貫通孔が密に存在しない場合）には、該孤立性の高いビアホール形成用貫通孔の周囲において、導電層部分と窒化アルミニウム焼結体部分との収縮率の差の影響を大きく受けて焼結のバランスが悪くなり、窒化アルミニウム焼結体内部にクラックが発生したり、ビアホールの緻密化不足、またそれにより内部の導電層に亀裂が発生し、外観不良が生じていた。
【０００６】
そして、このようにして発生した亀裂には、焼結体表面への導体金属薄膜等の薄膜形成工程において、ガスまたは液体、不純物などがトラップされ、その膨張による膜の膨れや、焼結体表面に汚れが付着することによる膜の密着強度の低下を引き起こしていた。さらに、このように孤立性の高いビアホールにおいて、緻密化不足が起こると、該ビアホールの位置精度の低下を招くことがある。
【０００７】
従って、孤立性の高いビアホール形成用貫通孔を有する窒化アルミニウム成形体を焼成しても、上記問題の生じ難い方法を開発することが望まれていた。
【０００８】
【発明の開示】
本発明者らは、上記課題を解決すべく鋭意研究を重ねてきた。その結果、窒化アルミニウム成形体に、孤立性の高いビアホール形成用貫通孔とともに、電気的接続に利用しないダミーのビアホール形成用貫通孔を形成させることにより、上記の課題が解決できることを見出し、本発明を完成させるに至った。
【０００９】
より具体的には、本発明は、直径が０．３〜０．５ｍｍのビアホール形成用貫通孔が形成された、複数の小チップ域に区画された窒化アルミニウム成形シートを、上記各ビアホール形成用貫通孔に導電ペーストを充填した後焼成し、得られた窒化アルミニウム焼結体から、ビアホールが形成された各小チップを切り出す半導体搭載基板用小チップの製造方法において、
各小チップ域に形成されたビアホール形成用貫通孔がその孔中心から半径５．０ｍｍの範囲内において、該範囲内に存在する他のビアホール形成用貫通孔の合計体積が、該範囲内の全体積に対して０．９％以下である孤立性の高いものであり、該孤立性の高いビアホール形成用貫通孔の周囲に、ビアホール形成用貫通孔と電気的接続に利用しない、直径が０．３〜０．５ｍｍのダミービアホール形成用貫通孔を、上記夫々の小チップ域に形成されたビアホール形成用貫通孔が、その孔中心から半径５．０ｍｍの範囲内において、該範囲内に存在するダミービアホール形成用貫通孔および他のビアホール形成用貫通孔の合計体積が、該範囲内の全体積に対して１〜６％になるように形成することを特徴としている。
【００１０】
【発明を実施するための最良の形態】
本発明において、窒化アルミニウム成形体は、窒化アルミニウム粉末、焼結助剤、および有機結合剤等の有機物成分からなる組成物を成形したものである。形態は、特に制限されるものではないが、通常は、シート状であるのが好ましい。
【００１１】
窒化アルミニウム成形体には、ビアホール形成用貫通孔が１つ以上形成されている。そして、その内の少なくとも一個は、周囲に他のビアホール形成用貫通孔が密に存在しない孤立性の高い状態で設けられている。前記したとおり、孤立性の高いビアホール形成用貫通孔を有する窒化アルミニウム成形体を焼成する場合、導電層部分と窒化アルミニウム焼結体部分との収縮率の差の影響を強く受け、焼結のバランスが悪くなり、ビアホールの緻密化不足、またそれによる亀裂発生などの外観不良が生じ易い。従って、こうした窒化アルミニウム成形体を対象とすることにより、本発明の効果は良好に達成される。
【００１２】
本発明では、導電ペースト充填後のビアホール形成用貫通孔の焼成収縮率（Ｘｖ、％）と、窒化アルミニウム成形体の焼成収縮率（Ｘｓ、％）との差（Ｘｖ−Ｘｓ）が−１．０〜９．５％、好ましくは１．０〜５．５％、さらに好ましくは１．７〜４．５％となるように、窒化アルミニウム成形体に、ビアホール形成用貫通孔と、電気的接続に利用しないダミービアホール形成用貫通孔を形成することで上記問題を解消している。
【００１３】
貫通孔に充填される導電ペーストは、後述するように高融点金属を含有している。このような高融点金属が窒化アルミニウム成形体中に埋め込まれた場合、その含量の増減により、窒化アルミニウム成形体の焼成収縮率（Ｘｓ）は、ほとんど変動しないのに対し、ビアホール形成用貫通孔の焼成収縮率（Ｘｖ）は、埋め込まれる高融点金属含量が多くなると、Ｘｓに比べて同程度あるいは大きくなり、反対に埋め込まれる金属含量が少なくなると、Ｘｓに比べて小さくなる。ＸｓとＸｖは必ずしも一致する必要はなく、ある程度の範囲内に入りバランスが取れていれば、問題ない。しかし、この焼成収縮率の差（Ｘｖ−Ｘｓ）が−１．０％未満の場合は、ビアホールの緻密化不足、またそれにより内部の導電層に亀裂が発生し、外観不良が生じる。９．５％を超える場合は、窒化アルミニウム焼結体部分にクラックが発生する。
【００１４】
したがって、本発明では、導電層部分と窒化アルミニウム焼結体部分との収縮率の差の影響を解消するために、ビアホール形成用貫通孔だけではなく、電気的接続に利用しないダミービアホール形成用貫通孔を設けて、（Ｘｖ）と（Ｘｓ）を適宜に調整している。
【００１５】
なお、導電ペースト充填後のビアホール形成用貫通孔の焼成収縮率（Ｘｖ、％）は、下記式により定義される。
Ｘｖ（％）＝（１−Ｒａ／Ｒｂ）×１００
Ｒａは、窒化アルミニウム焼結体を鏡面加工した後の測定したビアホールの直径であり、Ｒｂは、ビアホール形成用貫通孔を形成するのに使用した金型の直径である。
また窒化アルミニウム成形体の焼成収縮率（Ｘｓ、％）は、下記式により定義される。
Ｘｓ（％）＝（１−Ｌａ／Ｌｂ）×１００
【００１６】
Ｌａは、焼成収縮率（Ｘｖ）を求めるビアホール形成用貫通孔に由来して形成されたビアホールの周囲、即ち、後述するようなビアホール形成用貫通孔の中心から半径５．０ｍｍ以内の部分に存在する、ダミービアホールや他のビアホールのうち、上記Ｘｖを求めるビアホールの少なくとも一部を挟んで対向する最も離れた二つのビアホールの中心間距離である。このＬａは、窒化アルミニウム焼結体を鏡面加工した後に測定する。なお、ダミービアホールを１つしか形成しなかったり、あるいはダミービアホールや他のビアホールから選ばれるいずれの２つもが、（Ｘｖ）を求めるビアホールを挟んで対向した位置関係にない場合には、これらの他のビアホールやダミービアホールのうちの最も離れたものの中心と、（Ｘｖ）を求めるビアホールの中心とを結ぶ延長線上の、前記ビアホールの周囲の外縁付近に当たる位置に、凹部やスルーホールを形成する等してマーキングし、前記中心間距離に相当する距離を求めればよい。
【００１７】
ビアホール形成用貫通孔が孤立性の高いものである場合、すなわち、ビアホール形成用貫通孔の周囲に、他のビアホール形成用貫通孔が密に存在しない場合には、ビアホール形成用貫通孔の焼成収縮率（Ｘｖ）と窒化アルミニウム成形体の焼成収縮率（Ｘｓ）とを調整するために、該孤立性の高いビアホール形成用貫通孔の周囲に、ダミービアホール形成用貫通孔を一個以上形成する。
【００１８】
ここで、ビアホール形成用貫通孔の周囲とは、窒化アルミニウム成形体において、該貫通孔の中心から半径５．０ｍｍ以内の部分をいう。貫通孔の中心から半径５．０ｍｍを超えた場所に、他のビアホール形成用貫通孔が形成されていても、ビアホール形成用貫通孔の焼結性にはほとんど影響しない。
【００１９】
また、ビアホール形成用貫通孔において、周囲に他のビアホール形成用貫通孔が密に存在しない状態、即ち、ビアホール形成用貫通孔の孤立性の高い状態とは、通常、上記貫通孔の周囲に存在する他のビアホール形成用貫通孔の総体積が、該周囲の体積に対して０．９％以下である状態をいう。無論、孤立性の高いビアホール形成用貫通孔は、その周囲に、他のビアホール形成用貫通孔が全く存在していなくても良い。
【００２０】
なお、上記周囲の境界線上に跨って存在する他のビアホール形成用貫通孔においては、該周囲内に含まれる部分のみの体積を対象にすればよい。
ビアホール形成用貫通孔の周囲に、上記形成量よりも更に密に他のビアホール形成用貫通孔が形成されるにつれて、焼結後のビアホールの緻密化不足は解消され、またそれにより亀裂発生などの外観不良の問題は解決される。
【００２１】
なお、本発明において、窒化アルミニウム成形体に形成させるビアホール形成用貫通孔のサイズは、特に限定されないが、通常は、直径が０．０３〜０．５ｍｍ、好適には、０．０５〜０．４ｍｍであるのが好ましい。また、貫通孔の長さと直径の比（長さ／直径）は４０以下であるのが好ましい。
【００２２】
本発明の最大の特徴は、上記孤立性の高いビアホール形成用貫通孔を有する窒化アルミニウム成形体を用いて窒化アルミニウム焼結体基板を製造するに際して、該孤立性の高いビアホール形成用貫通孔の周囲に、焼成後の基板において、電気的接続に利用されないダミービアホール形成用貫通孔を一個以上形成させる点にある。
【００２３】
このようにダミービアホール形成用貫通孔を形成させることにより、孤立性の高い状態であったビアホール形成用貫通孔は、その周囲に、ダミービアホール形成用貫通孔と他のビアホール形成用貫通孔とが密に存在したものになる。その結果、これらの貫通孔に導電ペーストを充填して焼成した窒化アルミニウム焼結体は、ビアホールの緻密化不足が大幅に改善され、前記外観不良の問題も大きく改善されたものになる。
【００２４】
ここで、孤立性の高いビアホール形成用貫通孔の周囲に形成するダミービアホール形成用貫通孔の形成量は、前記孤立性の高いビアホール形成用貫通孔の中心から半径５．０ｍｍの範囲内において、ダミービアホール形成用貫通孔と他のビアホール形成用貫通孔との合計体積が、上記範囲の体積に対して１〜６％、好適には１．２〜４％の範囲であるのが好ましい。かかる形成量でダミービアホール形成用貫通孔を形成することにより、特に、ビアホールの緻密化不足により生じる亀裂発生などの外観不良、ビアホールの位置精度の低下、さらには、焼結体の反りや変形を良好に抑制することができる。
【００２５】
本発明において、ダミービアホール形成用貫通孔の形成箇所は、孤立性の高いビアホール形成用貫通孔の周囲であれば、特に制限はなく、窒化アルミニウム焼結体に施される半導体回路の電気的接続に影響しない位置に適宜設ければ良い。ビアホール形成用貫通孔の周囲において、偏在しないように設けるのが好ましい。特に、ビアホール形成用貫通孔の周囲を四分割する各半径上には少なくとも、ダミービアホール形成用貫通孔及び他のビアホール形成用貫通孔のどちらかが形成されているのが好ましい。
【００２６】
なお、ダミービアホール形成用貫通孔のサイズ及び貫通孔の長さと直径の比（長さ／直径）は、前記ビアホール形成用貫通孔のそれと同様の範囲から採択するのが好ましい。
【００２７】
本発明により製造される窒化アルミニウム焼結体は、これを半導体搭載用基板として用いる際には、方形等の形状をした複数の小チップに切り出されるのが一般的である。その場合、窒化アルミニウム焼結体の外縁や隣接する小チップ間の区画域は、切断などの機械加工により廃棄される。従って、本発明において、上記ダミービアホール形成用貫通孔は、前記孤立性の高いビアホール形成用貫通孔の周囲内に位置する窒化アルミニウム焼結体の上記廃棄域に形成させるのが好ましい。
【００２８】
窒化アルミニウム成形体がシート形状の場合、上記廃棄域は、シート外縁及び切り出す小チップの区画域として０．３〜２ｍｍの幅で形成されるのが一般的である。
【００２９】
このようにして窒化アルミニウム成形体にダミービアホール形成用貫通孔を形成する方法を、従来における、窒化アルミニウム成形体に対して、ビアホール形成用貫通孔を形成した状態を示す図２、及び該図２の窒化アルミニウム成形体に対して、上記本発明に従ってダミービアホール形成用貫通孔を形成した状態を示す図１により具体的に説明する。図２において、窒化アルミニウム成形体１は、焼成されて窒化アルミニウム焼結体とされた後、区画線で示されているように多数の方形状の小チップが切り出されるものである。この窒化アルミニウム成形体１において、各小チップの区画内には、中央に、基板の両面間を電気的に接続するために利用されるビアホール形成用貫通孔２が形成されている。そして、各々のビアホール形成用貫通孔２は、該貫通孔の中心から半径５．０ｍｍ以内（点線円内）には、他のビアホール形成用貫通孔は、前記した形成量の範囲内でしか存在しておらず、それぞれ孤立性が高いものである。このような窒化アルミニウム成形体１をそのまま焼成すると、得られる窒化アルミニウム焼結体は、前記したようにビアホールが緻密化不足になり易く、亀裂発生、ビアホールの位置精度の低下の問題が生じ易い。
【００３０】
これに対して、窒化アルミニウム成形体１に本発明の方法に従ってダミービアホール形成用貫通孔を形成させた状態が図１である。ビアホール形成用貫通孔２の周囲には、電気的接続に利用されないダミービアホール形成用貫通孔３が形成されている。その形成量は、前記した値になる量であるのが好適である。また、このダミーのビアホール形成用貫通孔３は、窒化アルミニウム焼結体における廃棄域４に当たる箇所に形成されている。このようにダミービアホール形成用貫通孔を形成させて窒化アルミニウム成形体を焼成することにより、得られる窒化アルミニウム焼結体は、前記問題が大幅に改善されたものになる。
【００３１】
本発明において窒化アルミニウム成形体を構成する窒化アルミニウム粉末は特に限定されず、公知のものが使用できる。特に、沈降法で測定した平均粒径が５μｍ以下の粉末が好適であり、３μｍ以下の粉末がさらに好適であり、０．５〜２μｍの範囲にある粉末が最も好適である。また、比表面積から算出した平均粒径Ｄ１と沈降法で測定した平均粒径Ｄ２とが下記式
０．２μｍ≦Ｄ１≦１．５μｍ
Ｄ２／Ｄ１≦２．６０
を満足する窒化アルミニウム粉末は、焼成時における線収縮率を小さくすることができ焼結体の寸法安定性が向上するばかりでなく、導電ペーストの線収縮率に近づくため、窒化アルミニウム焼結体とビアホールに充填される導電層との密着強度を一層高めることができ好適である。
【００３２】
また、上記窒化アルミニウム粉末は、酸素含有量が３．０重量％以下、かつ窒化アルミニウム組成をＡｌＮとするとき含有する陽イオン不純物が０．５重量％以下、特に、酸素含有量が０．４〜１．０重量％の範囲であり、そして陽イオン不純物の含有量が０．２重量％以下でありかつ陽イオン不純物のうちＦｅ、Ｃａ、Ｓｉ及びＣの合計含有量が０．１７重量％以下である窒化アルミニウム粉末が好適である。このような窒化アルミニウム粉末を用いた場合には、得られる窒化アルミニウム焼結体の熱伝導率は、大きく向上する。
【００３３】
本発明において使用される焼結助剤は、公知のものが特に制限なく使用される。具体的には、アルカリ土類金属化合物、例えば酸化カルシウムなどの酸化物、イットリウムまたはランタニド元素よりなる化合物、例えば酸化イットリウムなどの酸化物等が好適に使用される。
【００３４】
また、本発明において使用される有機結合剤も公知のものが特に制限なく使用される。具体的には、ポリアクリル酸エステル、ポリメタクリル酸エステル等のアクリル樹脂、メチルセルロース、ヒドロキシメチルセルロース、ニトロセルロース、セルロースアセテートブチレート等のセルロース系樹脂、ポリビニルブチラール、ポリビニルアルコール、ポリ塩化ビニル等のビニル基含有樹脂、ポリオレフィン等の炭化水素樹脂、ポリエチレンオキサイド等の含酸素樹脂などが一種または二種以上混合して使用される。この中でアクリル樹脂は、脱脂性が良好で、ビアホールに充填される導電層の抵抗が低減できるため、好適に使用される。その他、溶媒、分散剤、可塑剤等、他の成分も公知のものが特に制限なく使用される。
【００３５】
本発明において、窒化アルミニウム成形体を構成する上記各成分の割合は、公知の配合割合が特に制限なく採用される。例えば、窒化アルミニウム粉末１００重量部に対して焼結助剤０．０１〜１０重量部、有機結合剤０．１〜３０重量部が好適である。特に、焼結助剤を２〜７重量部の割合で配合することは高熱伝導化に有利である。
【００３６】
また、これら各成分により構成される窒化アルミニウム成形体を作製する方法は特に限定されないが、一般的には、上記成形材料を金型に充填し、いわゆるプレス体として加圧成形、あるいは、ドクターブレード方式によりグリーンシートとして成形される。このグリーンシートは、単独で用いても良いし、複数枚積層して用いても良い。
【００３７】
本発明において、窒化アルミニウム成形体に、ビアホール形成用貫通孔及びダミービアホール形成用貫通孔を形成する方法は、特に限定されず、一般的に用いられているパンチング加工、ドリル加工、レーザー加工等が特に限定なく採用される。
【００３８】
このようにして形成されたビアホール形成用貫通孔及びダミービアホール形成用貫通孔へ充填する導電ペーストは、高融点金属粉末と有機ビヒクルとが混合されてペースト化されたものが使用される。
【００３９】
高融点金属粉末は、窒化アルミニウムの焼結温度より高い融点を有するものであれば特に制限なく使用される。具体的には、タングステン、モリブデン等の金属が好適に使用される。一般に好適に用いられる高融点金属粉末としては、フィッシャー法で測定した平均粒径が１〜２．５μｍであり、最も好適には、平均粒径１．６〜２μｍの範囲のものが、焼成後のビアホールの亀裂発生防止には効果的である。
【００４０】
高融点金属粉末をペースト化するための有機ビヒクル成分は、特に限定されず公知のものが使用できる。一般に、有機ビヒクル成分としては、バインダー、溶媒からなり、更に、可塑剤や分散剤が添加されることがある。該バインダー成分としては、特に限定されず、ポリアクリル酸エステル、ポリメタクリル酸エステル等のアクリル系樹脂、メチルセルロース、エチルセルロース、ヒドロキシメチルセルロース、ニトロセルロース、セルロースアセテートブチレート等のセルロース系樹脂、ポリビニルブチラール、ポリビニルアルコール、ポリ塩化ビニル等のビニル基含有樹脂、ポリオレフィン等の炭化水素樹脂、ポリエチレンオキサイド等の有機結合剤が好適に使用される。
【００４１】
また、溶媒成分も、メタライズ組成物のペースト化用途として広く知られているものが制限なく使用される。特に、フタル酸−ジ−ｎ−ブチル、ジエチレングリコールモノ−ｎ−ヘキシルエーテル、酢酸２−（２−ブトキシエトキシ）エチル、テルピネオール等の有機溶剤が好適に使用される。
【００４２】
これらの有機ビヒクル成分の配合量は、一般に、高融点金属粉末１００重量部に対して、２〜９重量部であるのが好ましい。有機ビヒクルの割合が２重量部より少ない場合は、無機物粉末が十分に分散されずペースト状にし難いため、充填性が低下する。また、有機ビヒクルの割合が９重量部より多い場合は、導電ペースト中の無機物濃度が相対的に低くなり、ビアホールの緻密化不足が起こり易くなるため、好ましくない。
【００４３】
また、本発明において、導電ペーストには、窒化アルミニウム粉末が含有されるのが好適である。窒化アルミニウム粉末は、高融点金属の焼結性を向上させ、窒化アルミニウム焼結体への密着性を向上させるのに効果がある。また、導電ペースト中に窒化アルミニウム粉末が存在することにより、窒化アルミニウム部分と導電層部分との収縮率の差が減少し、焼結体の寸法安定性が向上し、本発明の目的がさらに良好に達成される。
【００４４】
ここで、窒化アルミニウム粉末は、公知のものが特に制限なく使用される。特に、前記した窒化アルミニウム成形体において好適に使用される性状の窒化アルミニウム粉末は、高融点金属との焼結性が良く、導電層の密着性を向上させるのに効果がある。窒化アルミニウム粉末の配合量は、一般に、高融点金属粉末１００重量部に対して、２〜１０重量部、より好適には３〜７重量部であるのが好ましい。
【００４５】
上記導電ペーストの組成において、窒化アルミニウムの割合が２重量部より少ない場合は、導電層と窒化アルミニウム焼結体との密着強度が低くなったり、窒化アルミニウム焼結体部分と導電層部分の収縮率の差が増加することにより、接合界面に空隙が生じるおそれが高まる。また、窒化アルミニウムの割合が１０重量部より多い場合は、導電ペーストの粘度が高くなり充填性が悪化し、その結果、導電層内に発生した空隙により導電層と窒化アルミニウム焼結体との密着強度が低くなったり、導電層表面に窒化アルミニウムによる変色が発生し易くなり、ビアホールの電気抵抗値が上昇するおそれがある。さらに、上記の如く接合界面や導電層内に空隙が生じた場合には、薄膜形成工程において、該空隙内に、ガスまたは液体がトラップされ、その膨張により膜に剥がれが生じたり、焼結体表面に汚れが付着することによる膜の密着強度の低下が生じ易くなる。
【００４６】
これらの原料を混合、分散してペースト状にする方法は特に限定されないが、通常３本ロールミル等が好適に使用される。到達粘度は、一般的には、２５℃／５ｒｐｍで、１００〜３００００ポイズ（ｐｏｉｓｅ）であるのが好ましい。
【００４７】
ビアホール形成用貫通孔及びダミービアホール形成用貫通孔に導電ペーストを充填する方法は、印刷法、圧入法等の公知の方法が制限なく採用される。貫通孔の長さと直径の比（長さ／直径）が２．５より大きい場合は、圧入法が好適に使用される。
【００４８】
以上により得られる、ビアホール形成用貫通孔及びダミービアホール形成用貫通孔に導電ペーストが充填された窒化アルミニウム成形体の焼成は、公知の方法が特に制限なく採用できる。焼成は、焼成の前に予備焼成として脱脂を行うのが好ましい。
【００４９】
脱脂方法は、一般的に行われている方法が制限なく採用される。脱脂の雰囲気としては、高融点金属を酸化させるおそれのある大気等の酸化性雰囲気を除けば、特に限定されない。具体的には、窒素、アルゴン、ヘリウム等の不活性ガス雰囲気、水素等の還元性ガス雰囲気、それらの混合ガス雰囲気、それらの加湿ガス雰囲気、真空などが好適に使用される。
【００５０】
また、上記の脱脂温度は、適宜選択されるが通常５００〜１２００℃、好ましくは、７００〜９００℃の温度が採用される。また、かかる温度への昇温速度は、特に限定されるものでないが、一般的に１０℃／分以下が好ましい。
【００５１】
さらに、脱脂時間は、脱脂後の窒化アルミニウム成形体中の残留炭素率が、８００〜３０００ｐｐｍの範内となる時間を設定すればよい。かかる時間は、成形体の厚み、成形体密度、ビアホールおよびダミービアホールの占める割合、脱脂温度等により多少異なるため、一概に特定することはできないが、一般に１〜６００分の範囲で決定される。
【００５２】
窒化アルミニウム焼結体の緻密化を十分に進めるためには、脱脂後の窒化アルミニウム成形体中の残留炭素率は、７００ｐｐｍ以下であるのが一般的であるが、高熱伝導度の窒化アルミニウム焼結体を得る目的からは、８００〜３０００ｐｐｍ、好ましくは、１２００〜２５００ｐｐｍの範囲となるように脱脂することが必要である。
【００５３】
即ち、残留炭素率が８００ｐｐｍに満たない場合、窒化アルミニウム焼結体の熱伝導率を十分に高くできなくなる。また、残留炭素率が３０００ｐｐｍを超えた場合、高融点金属粉の焼結性が低下し、ビアホールの緻密化が十分に進み難くなるため、亀裂発生、ビアホールの位置精度の低下などの問題が発生し易くなる。また、窒化アルミニウム焼結体部分にクラックが発生したり、窒化アルミニウム焼結体の反りが大きくなり、本発明の目的が充分に達成し難くなる。
【００５４】
本発明において焼成は、公知の方法が特に制限なく採用される。一般には、非酸化性または還元性雰囲気中で焼成する。非酸化性雰囲気としては例えば、窒素、アルゴン、ヘリウム等のガスの単独或いは混合ガスよりなる雰囲気又は真空（又は減圧）雰囲気が使用される。また、還元性ガス雰囲気としては、水素や水素と不活性ガスの混合雰囲気が使われ、充分に乾燥したものを用いるのが好ましい。焼成温度条件は、特に限定されないが、１４００〜２０００℃であるのが一般的である。昇温速度は１〜４０℃／ｍｉｎであり、上記から採択される焼成温度での保持時間は、１分〜２０時間であるのが一般的である。
【００５５】
前記、窒化アルミニウム成形体中の残留炭素率が８００〜３０００ｐｐｍの範囲内に脱脂された窒化アルミニウム成形体（以下、「脱脂体」という）は、高熱伝導度を有する窒化アルミニウム焼結体を得る目的から、１２００〜１７００℃、好ましくは、１５００〜１６５０℃の温度で焼成し、次いで１８００〜１９５０℃、好ましくは、１８２０〜１９００℃の温度で焼成するのが望ましい。一般には、高い残留炭素率を有するように脱脂すると、得られる窒化アルミニウム焼結体は、上記の如く高熱伝導度を有するものになる反面、ビアホールの緻密化不足、亀裂発生などの外観不良の問題が発生し易くなる。しかし、上記のような２段加熱を行うことで、このような問題を解消できる。
【００５６】
ここで、一段目の焼成温度が１２００℃に満たない場合、脱脂体に残留させた炭素による窒化アルミニウム中の酸素の還元除去反応が進み難くなり、窒化アルミニウム焼結体の熱伝導率を充分に高くできなくなる。一方、一段目の焼成温度が１７００℃を越えた場合、残留炭素による窒化アルミニウム中の酸素の還元除去反応が十分進行する前に窒化アルミニウムの焼結が進行してしまい、結果的に酸素が窒化アルミウム中に拡散固溶し、窒化アルミニウム焼結体の高熱伝導化が阻害される。
【００５７】
なお、一段目の焼成温度が１５００〜１６５０℃の場合、酸素の還元除去反応が特に効果的に進むため、焼結体の熱伝導率を高められて好ましい。また、二段目の焼成温度が１８００℃に満たない場合、窒化アルミニウムを十分に焼結することができず、窒化アルミニウム焼結体の熱伝導率を十分に高くできなくなる。
【００５８】
また、二段目の焼成温度が１９５０℃を越えた場合、ビアホールと窒化アルミニウム焼結体との密着強度が低下するだけでなく、焼結体の反りや変形などの不具合も発生し易くなる。
【００５９】
上記二段焼成を行う場合において、各焼成温度での保持時間は、特に限定されないが、１段目は３０分〜１０時間、２段目は１分〜２０時間の範囲に設定するのが好ましい。さらに、１段目および２段目の焼成は、途中で降温せずに１回の焼成で行っても良いし、１段目と２段目の間で降温し、２回の焼成に分けても良い。ただし、時間およびエネルギー効率を考えると途中で降温せずに１回の焼成で行う方が好ましい。
【００６０】
本発明を適用するのが最も好適な実施態様は、導電ペーストとして、高融点金属１００重量部、窒化アルミニウム粉末２〜１０重量部、及び有機ビヒクル２〜９重量部からなる組成物を使用し、窒化アルミニウム成形体を、窒化アルミニウム成形体中の残留炭素率が８００〜３０００ｐｐｍの範囲になるように脱脂した後、１２００〜１７００℃の温度で焼成し、次いで１８００〜１９５０℃の温度で焼成する方法により実施する場合である。
【００６１】
上記のような２段加熱を採用した同時焼成法によれば、従来法では２５℃で１７０Ｗ／ｍ・Ｋ程度を有する窒化アルミニウム焼結体基板しか得られていなかったのに対して、１９０Ｗ／ｍ・Ｋ以上の高い熱伝導率を有する焼結体基板を製造することが可能である。しかしながら、その反面、前記したように残留炭素率が特定の高い範囲にあることに起因して、得られる焼結体基板は、ビアホールの緻密化不足による亀裂発生などの外観不良の問題が特に激しく生じるようになる。ところが、このような２段加熱を採用した場合であっても、本発明のように所定要件を充足するようにダミービアホール形成用貫通孔を設けておくと、極めて高い熱伝導率を有しながら、ビアホールの緻密化不足による亀裂発生などの外観不良、ビアホールの位置精度の低下、反りや変形などの不具合などの問題も生じない窒化アルミニウム焼結体を製造することが可能になる。
【００６２】
本発明により得られるビアホールが形成された窒化アルミニウム焼結体は、通常、表面に薄膜などのメタライズを施して使用される。例えば、表面に薄膜を形成する場合は、薄膜と焼結体との密着強度を上げるために焼結体表面の研磨を行うことが好ましい。一般的には、研磨後の窒化アルミニウム焼結体部分の表面粗さが、Ｒａ１．０μｍ以下、より好ましくは、Ｒａ０．１μｍ以下になるように研磨を行うことが望ましい。
【００６３】
また、薄膜を形成する方法は、公知の方法が制限なく使用でき、具体的にはスパッタ法、蒸着法、溶射法、スピンコートやディップ方式を使用したゾル−ゲルコーティング法などが好適に使用される。薄膜の材料としては、Ｔｉ、Ｚｒ、Ｐｄ、Ｐｔ、Ａｕ、Ｃｕ、Ｎｉなど回路用の一般的な導体金属、ＴａＮなどの抵抗体、また、Ｐｂ−Ｓｎ、Ａｕ−Ｓｎ、Ａｕ−Ｇｅなどの半田、あるいは、窒化アルミニウム薄膜やムライト組成薄膜（複合酸化膜を含む）などを適用することができる。
【００６４】
さらに、形成された薄膜は、所望の形状にパターニングすることができ、メタルマスク法、湿式エッチング法、リフトオフ法、ドライエッチングなど公知の技術が、特に制限なく採用できる。本発明において、ダミービアホール形成用貫通孔を焼結して得られたダミービアホールは、上記薄膜パターンと接触しない箇所に形成されており、相対する二面間の電気的接続には利用されない。
【００６５】
このようにしてメタライズが施された窒化アルミニウム焼結体は、次いで、研削、切断などの機械加工により、廃棄域の除去、小チップへの分割、その他の成形加工等が行われる。その際、ダミービアホールが該廃棄域に形成されている場合、上記加工により基板から除くことができるため好ましい。
【００６６】
【発明の効果】
以上の説明より理解されるように、本発明によれば、同時焼成法によりビアホールが形成された窒化アルミニウム焼結体を製造する方法において、ビアホール形成用貫通孔に孤立性の高いものがある場合でも、緻密化不足による導電層への亀裂発生などの外観不良、ビアホールの位置精度の低下などの不具合を良好に抑えることができる。従って、歩留り良く、上記窒化アルミニウム焼結体を得ることができ、その工業的価値は大きい。
【００６７】
本発明によって得られるビアホールが形成された窒化アルミニウム焼結体は、表面に薄膜メタライズを形成することにより、レーザーダイオードのサブマウントやチップキャリア、およびヒートシンク、ＩＣパッケージなどの電子・半導体機器部品に好適に利用され得る。
【００６８】
【実施例】
以下、実施例によって本発明を具体的に例示するが、本発明はこれらの実施例に限定されるものではない。
【００６９】
尚、実施例、比較例において、各種物性は以下の方法により測定した。
１）窒化アルミニウム成形体の残留炭素率
非分散型赤外吸収法炭素分析装置（ＥＭＩＡ−１１０、（株）堀場製作所製）により分析した。
２）窒化アルミニウム粉末の平均粒径
比表面積から算出した平均粒径Ｄ１は、下記式により算出した。
Ｄ１（μｍ）＝６／（Ｓ×３．２６）
〔Ｓ：ＡｌＮ粉末比表面積（ｍ2／ｇ）〕
また、沈降法による平均粒径Ｄ２は、（株）堀場製作所製遠心式粒度分布測定装置ＣＡＰＡ５０００で測定した。
【００７０】
３）「（Ｘｖ）−（Ｘｓ）」
３−１）ビアホール形成用貫通孔の焼成収縮率（Ｘｖ、％）
窒化アルミニウム焼結体に鏡面加工を施した後、ビアホールの直径Ｒａを任意に５箇所計測した平均値を用い、下記式により算出した。
Ｘｖ（％）＝（１−Ｒａ／Ｒｂ）×１００
Ｒａは、窒化アルミニウム焼結体を鏡面加工した後測定した５つのビアホールの平均直径であり、Ｒｂは、ビアホール形成用貫通孔を形成するのに使用した金型の直径である。
【００７１】
３−２）窒化アルミニウム成形体の焼成収縮率（Ｘｓ、％）
窒化アルミニウム成形体の上記（Ｘｖ）の測定に選定した５つのビアホール形成用貫通孔について、その中心から半径５．０ｍｍ以内の部分に存在する他のビアホール形成用貫通孔やダミービアホール形成用貫通孔のうち、上記ビアホール形成用貫通孔の少なくとも一部を挟んで対向する最も離れた位置関係にある二つのビアホールの中心間距離を、メジャースコープにて各測定し、その平均値をＬｂとして求めた。また、窒化アルミニウム成形体の焼結体について、鏡面加工を施した後に、上記Ｌｂを求めるのに測定した各ビアホール形成用貫通孔やダミービアホール形成用貫通孔に由来して形成された二つのビアホールの中心間距離を各測定し、その平均値をＬａとして求めた。
このようにして求めたＬａとＬｂを用いて下記式により算出した。
Ｘｓ（％）＝（１−Ｌａ／Ｌｂ）×１００
【００７２】
４）ビアホールにおける導電層への亀裂発生率
窒化アルミニウム焼結体に鏡面加工を施した後、金属顕微鏡（×４００）により観察し、長さが１２．５μｍ以上の亀裂が発生しているビアホールの数を計測し、亀裂発生率を算出した。
【００７３】
５）表面に形成した金属薄膜の耐熱性
窒化アルミニウム焼結体に鏡面加工を施した後、１０-3Ｔｏｒｒの高真空中にて、該加工面上に、Ｔｉ０．０６μｍ、Ｐｔ０．２μｍ、Ａｕ０．６μｍの順にスパッタを行い金属薄膜を形成し、次いで、大気中４５０℃×５分間放置した。放置後、窒化アルミニウム焼結体の外観を、目視及び実体顕微鏡（×４０）により観察し、下記の判断基準により評価した。
○：変色及び膨れのいずれもなし
×：変色及び膨れの少なくとも一方が発生
【００７４】
６）ビアホール／金属薄膜間の密着強度
金属薄膜を形成した窒化アルミニウム焼結体上に、ビアホールを覆うように半田プリフォームを置き、Ｎｉメッキを施したピンを２３０℃ホットプレート上にて垂直に半田付けした。ピンは、先端が平坦で、ピン径φ０．９５ｍｍ、４２−アロイ製であり、半田は、スズ６０質量％、鉛４０質量％の組成のものである。これを、東洋精機製作所製ストログラフＭ２にセットし、ピンを垂直方向に引っ張った際の破壊強度を測定した。引っ張り速度は、１０ｍｍ／分とした。また、剥離界面の位置（剥離モード）を、試験後のピンおよび焼結体の破壊面を、実体顕微鏡（×４０）、金属顕微鏡（×４００）およびＸ線マイクロアナライザーにより観察することにより調べた。
【００７５】
７）ビアホールの電気抵抗
窒化アルミニウム焼結体に鏡面加工を施した後、該焼結体を切断した。さらに該焼結体を小チップへ分割した後、ビアホールの電気抵抗値を測定した。
【００７６】
８）窒化アルミニウム焼結体の反り
（株）ミツトヨ製定盤付きマイクロメーターにより測定した。
実施例１
沈降法による平均粒径が１．５０μｍで、比表面積が２．５０ｍ2／ｇ（比表面積から算出された平均粒径が０．７４μｍ）で、表１に示す組成
【００７７】
【表１】
Figure 0004731790
の窒化アルミニウム粉１００重量部、イットリア５重量部、分散剤としてｎ−ブチルメタクリレート２重量部、有機結合剤としてポリブチルアクリレート１１重量部、可塑剤としてジオクチルフタレート７重量部、トルエン、イソプロピルアルコール混合溶媒５０重量部を秤量し、これらをボールミルポットに投入し、ナイロンボールを使用して、十分混合した。こうして得られたスラリーを脱泡装置にかけ、粘度を２００００ｃｐｓとした後、ドクターブレード方式のシート成形機を用いてポリプロピレンフィルム上にシート状に成形し、厚さ約０．５０ｍｍの窒化アルミニウムグリーンシートを作製した。
【００７８】
上記窒化アルミニウムグリーンシートを６５×６５ｍｍに切断した。続いて、この窒化アルミニウムグリーンシートを３枚積層した。積層圧力は、５０ｋｇｆ／ｃｍ2、積層温度８０℃、積層時間は１５分であった。なお、この積層グリーンシートは、窒化アルミニウム焼結体とした際には、図２の概略図に示されるように９５個の方形状の小チップを切り出すことが予定されたものであった。
【００７９】
次に、この積層グリーンシート６５×６５ｍｍを、φ０．２８ｍｍのパンチング用金型にて、Ｘ方向に１０．０ｍｍピッチで５個、Ｙ方向に２．５ｍｍピッチで１９個打抜きビアホール形成用貫通孔を、前記切り出し予定の各小チップの中央部に形成した。各ビアホール形成用貫通孔において、その中心から半径５．０ｍｍの周囲（点線円内）に存在する他のビアホール形成用貫通孔の総体積は、上記周囲の体積に対して０．４％であった（以下、この値を「ビアホール形成用貫通孔の孤立性」という）。
【００８０】
さらに、これらビアホール形成用貫通孔の上記周囲に、φ０．３６ｍｍのパンチング用金型にて、ダミービアホール形成用貫通孔を計６３０個作製した。なお、このダミービアホール形成用貫通孔は、いずれもシート外縁や隣接する小チップ間の区画域に位置する廃棄域４の部分に設けた。各ビアホール形成用貫通孔において、上記周囲に形成される、ダミービアホール形成用貫通孔の総体積と他のビアホール形成用貫通孔の総体積との合計体積は、上記周囲の体積に対して２．７％であった（以下、この値を「ビアホール貫通孔＋ダミービアホール貫通孔の形成量」という）。
【００８１】
次に、フィッシャー法測定による平均粒径１．８μｍのタングステン粉末１００重量部に対して、上記窒化アルミニウム粉末５重量部、有機結合剤としてエチルセルロース１．５重量部、溶媒として酢酸２−（２−ブトキシエトキシ）エチル５．０重量部、その他可塑剤、分散剤を自動乳鉢、続いて３本ロールミルで十分に混練して導電ペーストを製造した。そして、この導電ペーストを、圧入法により積層グリーンシートのビアホール形成用貫通孔及びダミービアホール形成用貫通孔内に充填した。充填圧力は、８０ｐｓｉ、充填時間は、３１０秒であった。
【００８２】
このようにして作製した窒化アルミニウム成形体を、乾燥窒素ガスを２５Ｌ／分流通させながら９００℃で２時間加熱脱脂を行った。昇温速度は２．５℃／分であった。同時に加熱脱脂したテストサンプルの窒化アルミニウム成形体中の残留炭素率を調べたところ、１８５０ｐｐｍであった。脱脂後、前記脱脂体を窒化アルミニウム製の容器に入れ、窒素雰囲気中１５８０℃で６時間加熱し（１段目焼成）、さらに１８７０℃で１０時間加熱し（２段目焼成）、窒化アルミニウム焼結体を得た。
【００８３】
得られた窒化アルミニウム焼結体の物性を表４に示した。
なお、該窒化アルミニウム焼結体から、前記廃棄域４を切り捨てることにより、ダミービアホールが存在しない小チップを切り出すことができた。
【００８４】
実施例２〜５、比較例１〜３
実施例１において、ビアホール形成用貫通孔あるいはダミービアホール形成用貫通孔を打抜く際の直径、ピッチおよび打抜き総数を変更することで、ビアホール形成用貫通孔の孤立性、及びダミービアホール形成用貫通孔の形成量を、表２に示すように変更した以外は、実施例１と同様にした。
得られた各窒化アルミニウム焼結体の物性を表４に示した。
【００８５】
実施例６〜８
実施例１において、表２に示す導電ペーストにおける窒化アルミニウム粉末の添加量を変更した以外は、実施例１と同様にした。
得られた各窒化アルミニウム焼結体の各物性を表４に示した。
【００８６】
実施例９〜１１
実施例１において、表２及び表３に示す導電ペーストにおける有機ビヒクルの添加量を変更した以外は、実施例１と同様にした。
得られた各窒化アルミニウム焼結体の物性を表４及び表５に示した。
【００８７】
実施例１２
実施例１で作製した窒化アルミニウム成形体を、乾燥窒素／水素の混合ガスを３０Ｌ／分流通させながら９００℃、２時間加熱脱脂を行った。昇温速度は２．５℃／分であった。同時に加熱脱脂した窒化アルミニウム成形体中のテストサンプルの残留炭素率を調べたところ、８１０ｐｐｍであった。脱脂後、前記脱脂体を窒化アルミニウム製の容器に入れ、窒素雰囲気中１５８０℃で６時間加熱し（１段目焼成）、さらに１８７０℃で１０時間加熱し（２段目焼成）、窒化アルミニウム焼結体を得た。
得られた窒化アルミニウム焼結体の物性を表５に示した。
【００８８】
実施例１３
実施例１で作製した窒化アルミニウム成形体を、乾燥窒素ガスを３７Ｌ／分流通させながら９００℃、２時間加熱脱脂を行った。昇温速度は２．５℃／分であった。同時に加熱脱脂したテストサンプルの窒化アルミニウム成形体中の残留炭素率を調べたところ、１３００ｐｐｍであった。
【００８９】
脱脂後、前記脱脂体を窒化アルミニウム製の容器に入れ、窒素雰囲気中１５８０℃で６時間加熱し（１段目焼成）、さらに１８７０℃で１０時間加熱し（２段目焼成）、窒化アルミニウム焼結体を得た。
得られた窒化アルミニウム焼結体の物性を表５に示した。
【００９０】
実施例１４
実施例１で作製した窒化アルミニウム成形体を、乾燥窒素ガスを３０Ｌ／分流通させながら９００℃、２時間加熱脱脂を行った。昇温速度は２．５℃／分であった。同時に加熱脱脂したテストサンプルの窒化アルミニウム成形体中の残留炭素率を調べたところ、２２１０ｐｐｍであった。脱脂後、前記脱脂体を窒化アルミニウム製の容器に入れ、窒素雰囲気中１５８０℃で６時間加熱し（１段目焼成）、さらに１８７０℃で１０時間加熱し（２段目焼成）、窒化アルミニウム焼結体を得た。
得られた窒化アルミニウム焼結体の物性を表５に示した。
【００９１】
実施例１５
実施例１で作製した窒化アルミニウム成形体を、乾燥窒素ガスを１８Ｌ／分流通させながら９００℃、２時間加熱脱脂を行った。昇温速度は２．５℃／分であった。同時に加熱脱脂したテストサンプルの窒化アルミニウム成形体中の残留炭素率を調べたところ、２７６０ｐｐｍであった。
【００９２】
脱脂後、前記脱脂体を窒化アルミニウム製の容器に入れ、窒素雰囲気中１５８０℃で６時間加熱し（１段目焼成）、さらに１８７０℃で１０時間加熱し（２段目焼成）、窒化アルミニウム焼結体を得た。
得られた窒化アルミニウム焼結体の物性を表５に示した。
【００９３】
実施例１６〜１８
実施例１において表４に示す１段目の焼成温度を変更した以外は、実施例１と同様にした。
得られた各窒化アルミニウム焼結体の物性を表５に示した。
【００９４】
実施例１９〜２１
実施例１において表４に示す２段目の焼成温度を変更した以外は、実施例１と同様にした。
得られた各窒化アルミニウム焼結体の物性を表５に示した。
【００９５】
【表２】
Figure 0004731790
【００９６】
【表３】
Figure 0004731790
【００９７】
【表４】
Figure 0004731790
【００９８】
【表５】
Figure 0004731790

【図面の簡単な説明】
図１は、本発明における、窒化アルミニウム成形体に対して、ビアホール形成用貫通孔とダミービアホール形成用貫通孔とを形成した状態を示す平面図である。点線円は、ビアホール形成用貫通孔の中心から半径５．０ｍｍの周囲を示している。
図２は、従来における、窒化アルミニウム成形体に対して、ビアホール形成用貫通孔を形成した状態を示す平面図である。
１；窒化アルミニウム成形体
２；ビアホール形成用貫通孔
３；ダミービアホール形成用貫通孔
４；廃棄域

Claims (5)

  1. 直径が０．３〜０．５ｍｍのビアホール形成用貫通孔が形成された、複数の小チップ域に区画された窒化アルミニウム成形シートを、上記各ビアホール形成用貫通孔に導電ペーストを充填した後焼成し、得られた窒化アルミニウム焼結体から、ビアホールが形成された各小チップを切り出す半導体搭載基板用小チップの製造方法において、
    各小チップ域に形成されたビアホール形成用貫通孔がその孔中心から半径５．０ｍｍの範囲内において、該範囲内に存在する他のビアホール形成用貫通孔の合計体積が、該範囲内の全体積に対して０．９％以下である孤立性の高いものであり、該孤立性の高いビアホール形成用貫通孔の周囲に、ビアホール形成用貫通孔と電気的接続に利用しない、直径が０．３〜０．５ｍｍのダミービアホール形成用貫通孔を、上記夫々の小チップ域に形成されたビアホール形成用貫通孔が、その孔中心から半径５．０ｍｍの範囲内において、該範囲内に存在するダミービアホール形成用貫通孔および他のビアホール形成用貫通孔の合計体積が、該範囲内の全体積に対して１〜６％になるように形成することを特徴とする半導体搭載基板用小チップの製造方法。
  2. ダミービアホール形成用貫通孔の形成箇所が、窒化アルミニウム焼結体における廃棄域である請求項１に記載の半導体搭載基板用小チップの製造方法。
  3. 焼成後に、窒化アルミニウム焼結体における廃棄域を切断、除去する請求項１または２に記載の半導体搭載基板用小チップの製造方法。
  4. 導電ペーストとして、高融点金属１００重量部、窒化アルミニウム粉末２〜１０重量部、及び有機ビヒクル２〜９重量部からなる組成物を使用する請求項１〜３のいずれかに記載の半導体搭載基板用小チップの製造方法。
  5. ビアホール形成用貫通孔およびダミービアホール形成用貫通孔に導電ペーストを充填した窒化アルミニウム成形体を、該窒化アルミニウム成形体中の残留炭素率が８００〜３０００ｐｐｍの範囲になるように脱脂した後、１２００〜１７００℃の温度で焼成し、次いで１８００〜１９５０℃の温度で焼成することを特徴とする請求項１〜４のいずれかに記載の半導体搭載基板用小チップの製造方法。
JP2002501791A 2000-06-07 2001-05-31 半導体搭載基板用小チップの製造方法 Expired - Fee Related JP4731790B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002501791A JP4731790B2 (ja) 2000-06-07 2001-05-31 半導体搭載基板用小チップの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000170961 2000-06-07
JP2000170961 2000-06-07
PCT/JP2001/004617 WO2001094273A1 (en) 2000-06-07 2001-05-31 Method for manufacturing aluminum nitride sintered body in which via hole is made
JP2002501791A JP4731790B2 (ja) 2000-06-07 2001-05-31 半導体搭載基板用小チップの製造方法

Publications (1)

Publication Number Publication Date
JP4731790B2 true JP4731790B2 (ja) 2011-07-27

Family

ID=18673581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002501791A Expired - Fee Related JP4731790B2 (ja) 2000-06-07 2001-05-31 半導体搭載基板用小チップの製造方法

Country Status (5)

Country Link
US (1) US6733822B2 (ja)
JP (1) JP4731790B2 (ja)
CA (1) CA2381403C (ja)
GB (1) GB2368851B (ja)
WO (1) WO2001094273A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070300150A1 (en) * 2006-06-22 2007-12-27 Lantronix, Inc. Building rich web site applications with an embedded device
US7736544B2 (en) * 2007-04-26 2010-06-15 E. I. Du Pont De Nemours And Company Electrically conductive composition for via-holes
US7952282B2 (en) * 2008-04-29 2011-05-31 Osram Sylvania Inc. Brazing alloy and ceramic discharge lamp employing same
US9225313B2 (en) 2012-10-27 2015-12-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator having doped piezoelectric layer with improved piezoelectric characteristics
CN116410000A (zh) * 2021-12-31 2023-07-11 江苏博睿光电股份有限公司 一种基板、制备方法及应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136561A (ja) * 1991-11-12 1993-06-01 Ibiden Co Ltd スルーホールを有するセラミツクス基板の製造方法
JPH0888453A (ja) * 1994-09-16 1996-04-02 Toshiba Corp セラミック回路基板およびセラミック回路基板の製造方法
JPH10107437A (ja) * 1996-09-30 1998-04-24 Kyocera Corp 回路基板の製造方法
JPH11135906A (ja) * 1997-10-29 1999-05-21 Tokuyama Corp 基板およびその製造方法
JPH11251531A (ja) * 1997-12-31 1999-09-17 Samsung Electronics Co Ltd 半導体装置レイアウト構造
JP2000150521A (ja) * 1998-11-13 2000-05-30 Motorola Inc 集積回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888451A (ja) * 1994-09-16 1996-04-02 Toshiba Corp セラミック回路基板およびその製造方法
JPH1131881A (ja) * 1997-07-11 1999-02-02 Sumitomo Kinzoku Electro Device:Kk セラミック多層基板
CA2252113A1 (en) * 1997-10-29 1999-04-29 Yoshihiko Numata Substrate and process for producing the same
JP2000008453A (ja) * 1998-04-20 2000-01-11 Toto Ltd 人体洗浄装置
JP2000008451A (ja) * 1998-06-19 2000-01-11 Inax Corp 温水タンク構造
JP2000290748A (ja) 1999-04-08 2000-10-17 Kawasaki Steel Corp 耐切欠き疲労特性に優れる加工用熱延鋼板およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136561A (ja) * 1991-11-12 1993-06-01 Ibiden Co Ltd スルーホールを有するセラミツクス基板の製造方法
JPH0888453A (ja) * 1994-09-16 1996-04-02 Toshiba Corp セラミック回路基板およびセラミック回路基板の製造方法
JPH10107437A (ja) * 1996-09-30 1998-04-24 Kyocera Corp 回路基板の製造方法
JPH11135906A (ja) * 1997-10-29 1999-05-21 Tokuyama Corp 基板およびその製造方法
JPH11251531A (ja) * 1997-12-31 1999-09-17 Samsung Electronics Co Ltd 半導体装置レイアウト構造
JP2000150521A (ja) * 1998-11-13 2000-05-30 Motorola Inc 集積回路

Also Published As

Publication number Publication date
WO2001094273A1 (en) 2001-12-13
GB0204486D0 (en) 2002-04-10
CA2381403C (en) 2007-03-27
US20020160903A1 (en) 2002-10-31
US6733822B2 (en) 2004-05-11
GB2368851B (en) 2003-12-10
CA2381403A1 (en) 2001-12-13
GB2368851A (en) 2002-05-15

Similar Documents

Publication Publication Date Title
JP4013386B2 (ja) 半導体製造用保持体およびその製造方法
TWI331890B (ja)
JP4498678B2 (ja) 基板およびその製造方法
JP6609622B2 (ja) 配線基板
JPWO2002043455A1 (ja) セラミック多層基板の製造方法および未焼成の複合積層体
KR20200021019A (ko) 질화물 세라믹스 활성금속 브레이징 기판의 제조방법
JP4557417B2 (ja) 低温焼成セラミック配線基板の製造方法
JP5667045B2 (ja) 窒化アルミニウム基板、窒化アルミニウム回路基板および半導体装置
JP4731790B2 (ja) 半導体搭載基板用小チップの製造方法
JP5248381B2 (ja) 窒化アルミニウム基板およびその製造方法並びに回路基板、半導体装置
JP3518841B2 (ja) 基板およびその製造方法
JP2012111671A (ja) 窒化アルミニウム焼結体加工物の製造方法
JP4831953B2 (ja) 窒化アルミニウム焼結体
JP2000124566A (ja) メタライズ基板
JP4567328B2 (ja) 多層セラミック基板の製造方法
KR102529238B1 (ko) 세라믹 기판 및 이의 제조방법
JP4515562B2 (ja) セラミックス回路基板の製造方法
JP5388946B2 (ja) メタライズド窒化アルミニウム基板の製造方法
JP3562042B2 (ja) セラミックス基板及びその製造方法
JP4950379B2 (ja) ＡｌＮメタライズ基板およびその製造方法
JP3171695B2 (ja) 窒化アルミニウム回路基板の製造方法
JPH06188569A (ja) 多層配線基板
JP4406150B2 (ja) 窒化アルミニウムメタライズ基板および半導体装置
JP2001019576A (ja) 基板およびその製造方法
JP2007112635A (ja) 窒化アルミニウム焼結体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees