KR20220092518A - 적층막 구조체 및 그 제조 방법 - Google Patents

적층막 구조체 및 그 제조 방법 Download PDF

Info

Publication number
KR20220092518A
KR20220092518A KR1020227015088A KR20227015088A KR20220092518A KR 20220092518 A KR20220092518 A KR 20220092518A KR 1020227015088 A KR1020227015088 A KR 1020227015088A KR 20227015088 A KR20227015088 A KR 20227015088A KR 20220092518 A KR20220092518 A KR 20220092518A
Authority
KR
South Korea
Prior art keywords
thin film
film
substrate
less
nitride
Prior art date
Application number
KR1020227015088A
Other languages
English (en)
Inventor
유야 츠치다
유야 스에모토
요시히로 우에오카
마사미 메스다
히데토 구라모치
다카히로 나가타
리원 상
도요히로 지쿄우
Original Assignee
도소 가부시키가이샤
코쿠리츠켄큐카이하츠호징 붓시쯔 자이료 켄큐키코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020140980A external-priority patent/JP2021075779A/ja
Application filed by 도소 가부시키가이샤, 코쿠리츠켄큐카이하츠호징 붓시쯔 자이료 켄큐키코 filed Critical 도소 가부시키가이샤
Publication of KR20220092518A publication Critical patent/KR20220092518A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/021—Cleaning or etching treatments
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0617—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • C23C28/048—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material with layers graded in composition or physical properties
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers

Abstract

높은 결정성 및 평탄성을 갖는 적층막 구조체 및 그 제조 방법이 제공된다. 이 적층막 구조체는, Si (111) 기판과, 상기 Si (111) 기판 상에 형성된, 질화물계 재료 및/또는 알루미늄으로 이루어지는 제 1 박막과, 상기 제 1 박막 상에 형성된, 질화물계 재료로 이루어지는 제 2 박막을 구비하는 적층막 구조체로서, 상기 Si (111) 기판 상에 두께가 0 ㎚ 이상 1.0 ㎚ 미만인 비층 결정이 존재하고, 상기 적층막 구조체의 표면의 (0002) 면의 로킹 커브의 반치폭 (FWHM) 이 1.50°이하이다.

Description

적층막 구조체 및 그 제조 방법
본 발명은 적층막 구조체 및 그 제조 방법에 관한 것이다.
질화물계 재료는 우수한 반도체 특성을 나타낸다. 예를 들어 질화갈륨 (GaN) 은, 청색 발광 다이오드 (LED) 나 청색 레이저 다이오드 (LD) 의 재료로서 실장되고 있다. 또 높은 내압 성능을 갖는 점에서, 파워 디바이스 등의 용도에 적합하다. 그 때문에 질화물계 박막을 기판 상에 형성한 적층막 구조체는 전자 디바이스의 분야에 있어서 유용하다. 이와 같은 질화물계 박막은, 일반적으로는 유기 금속 화학 기상 성장 (MOCVD) 법에 의해 제조된다. 또 MOCVD 법 이외에 스퍼터링법으로 질화물계 박막을 제조하는 것이 제안되어 있다. 질화물계 박막의 제조에 관한 기술을 개시하는 문헌으로서 특허문헌 1 ∼ 3 을 들 수 있다.
특허문헌 1 에는, 기판의 표면에 반응 가스를 분사하여, 가열된 기판 표면에 반도체 결정막을 성장시키는 방법에 있어서, 기판 표면에, 평행 내지 경사시켜 반응 가스를 분사함과 함께, 기판을 향한 가압 확산 가스를 분사하는 것을 특징으로 하는 반도체 결정막의 성장 방법이 개시되어 있다 (특허문헌 1 의 특허 청구의 범위). 그리고 실시예에 있어서, 암모니아, 수소 가스 및 TMG (트리메틸갈륨) 가스를 사용하여 사파이어 기판 상에 GaN 을 성장시킨다는 것이 기재되어 있다 (특허문헌 1 의 실시예).
특허문헌 2 에는, 질화갈륨과 금속갈륨이 성형물 중에서 다른 상으로서 존재 하고 있고, 또한 상기 성형물 전체에 있어서의 Ga/(Ga ＋ N) 의 몰비가 55 ％ 이상 80 ％ 이하인 것을 특징으로 하는 금속갈륨 침투 질화갈륨 성형물이 개시되어 있다 (특허문헌 2 의 청구항 1). 그리고 실시예에 있어서, 얻어진 금속갈륨 침투 질화갈륨 성형물을 본딩하여 질화갈륨계 스퍼터링 타깃을 제작하는 것, 얻어진 타깃의 스퍼터를 실시한 결과, RF 스퍼터, DC 스퍼터 모두 균열이 없고, 성막 가능한 것이 기재되어 있다 (특허문헌 2 의 [0102]).
특허문헌 3 에는, 알루미늄 타깃을 질소 함유 가스와 희가스의 혼합 가스로부터 생성된 플라즈마를 사용하여 스퍼터하여, 실리콘 기판 상에 질화알루미늄막을 형성하는 공정과, 상기 질화알루미늄막 상에 질화갈륨막을 형성하는 공정을 구비하는 질화갈륨막의 형성 방법으로서, 상기 질화알루미늄막을 형성하기 전에, 알루미늄 타깃을 희가스로부터 생성된 플라즈마를 사용하여 스퍼터하여, 상기 실리콘 기판 상에 알루미늄막을 형성하는 공정을 구비하는 것을 특징으로 하는 질화갈륨막의 형성 방법이 개시되어 있다 (특허문헌 3 의 청구항 1).
일본 공개특허공보 평4-164895호 일본 공개특허공보 2014-159368호 일본 공개특허공보 2013-227198호
종래의 수법으로 제조된 질화물계 박막에는 과제가 있다. 디바이스의 특성을 양호하게 하려면, 디바이스를 구성하는 질화물계 박막의 결정성이 높은 것이 바람직하다. 여기서 결정성이 높다란, 박막 내에서의 결정 배향이 고도로 정렬된 상태를 말한다. 또 질화물계 박막을 파워 디바이스 등의 용도에 사용하는 경우에는, 대구경화가 가능하고 저비용의 Si 기판이 가장 유효한 기판이다.
그러나 MOCVD 법에서는 Si 기판 상에 고결정성의 질화물계 박막 (예를 들어 질화갈륨 박막) 을 성막하는 것이 곤란하다. 즉, MOCVD 법으로 고결정성의 박막을 성장시키려면, 기판 온도를 1000 ℃ 정도로까지 높여, 그 온도에서 성막하는 것이 필요하다. 그 때문에 성막 시에 박막 중의 금속 성분 (예를 들어 갈륨) 이 Si 기판과 반응하는 현상, 즉 멜트 백 에칭이 일어난다는 문제가 있다. 또, 질화갈륨은, 그 열팽창률이 Si 기판과는 크게 다르다. 그 때문에 성막 후의 강온 과정에서 질화갈륨 박막에 크랙이 생기기 쉽다는 문제가 있다. 이와 같은 문제가 있기 때문에, MOCVD 법에서는 Si 기판을 사용할 수 없고, 사파이어 기판이나 질화갈륨 단결정 기판 등의 고가의 기판을 사용할 필요가 있다.
한편으로 스퍼터링법을 사용한 경우에는, 1000 ℃ 미만의 저온에서의 성막이 가능하다. 그 때문에 멜트 백 에칭이나 크랙의 문제를 일으키지 않고, Si 기판 상에 박막을 성막하는 것이 가능하다. 그러나 스퍼터링법으로 성막된 종래의 질화물계 박막은, 그 결정성에 개선의 여지가 있다. 그 때문에 고결정성의 질화물계 박막을 Si 기판 상에 구비한 적층막 구조체를 제작하려면, 박막의 성막 조건이나 적층막 구조체의 계면 구조의 추가적인 검토가 요망된다.
이와 같은 문제점을 감안하여 본 발명자들이 검토한 결과, 질화물계 재료 및/또는 알루미늄으로 이루어지는 박막을 Si 기판 상에 형성한 적층막 구조체에 있어서, Si 기판 표면 근방의 상태가 박막의 결정성에 중요한 역할을 하고 있어, 이것을 제어하는 것이 고결정성 질화물계 박막을 얻는 데에 있어서 중요하다는 지견을 얻었다.
본 발명은, 이와 같은 지견에 기초하여 완성된 것으로, 높은 결정성 및 평탄성을 갖는 적층막 구조체 및 그 제조 방법의 제공을 목적으로 한다.
본 발명은 하기 (1) ∼ (15) 의 양태를 포함한다. 또한, 본 명세서에 있어서「∼」의 표현은, 그 양단의 수치를 포함한다. 즉,「X ∼ Y」는「X 이상 Y이하」와 동일한 의미이다. 또「X 및/또는 Y」는「X 및 Y 의 적어도 일방 (X 및 Y 의 일방 또는 양방)」과 동일한 의미이다.
(1) Si (111) 기판과,
상기 Si (111) 기판 상에 형성된, 질화물계 재료 및/또는 알루미늄으로 이루어지는 제 1 박막과,
상기 제 1 박막 상에 형성된, 질화물계 재료로 이루어지는 제 2 박막을 구비하는 적층막 구조체로서,
상기 Si (111) 기판 상에 두께가 0 ㎚ 이상 1.0 ㎚ 미만인 비층 결정이 존재하고, 상기 적층막 구조체의 표면의 (0002) 면의 로킹 커브의 반치폭 (FWHM) 이 1.50°이하인, 적층막 구조체.
(2) 상기 비정질층의 두께가 0 ㎚ 이며, 상기 제 1 박막이 다른 층을 개재하지 않고 상기 Si (111) 기판과 직접적으로 접하고 있는, 상기 (1) 의 적층막 구조체.
(3) 상기 Si (111) 기판 표면으로부터 10 ㎚ 이내에 있어서의 산소 함유량이 5 at％ 이하인, 상기 (2) 의 적층막 구조체.
(4) 상기 Si (111) 기판 표면으로부터 10 ㎚ 이내에 있어서의 질화규소 함유량이 5 at％ 이하인, 상기 (2) 또는 (3) 의 적층막 구조체.
(5) 상기 비정질층의 두께가 0 ㎚ 초과 1.0 ㎚ 미만인, 상기 (1) 의 적층막 구조체.
(6) Si (111) 기판 표면으로부터 10 ㎚ 이내의 질화규소 함유량이 5 at％ 이하인, 상기 (5) 의 적층막 구조체.
(7) 상기 적층막 구조체의 표면의 산술 평균 조도 (Ra) 가 10.0 ㎚ 이하인, 상기 (1) ∼ (6) 의 어느 것의 적층막 구조체.
(8) 상기 제 1 박막이 질화알루미늄 박막이며, 상기 제 2 박막이 질화갈륨 박막인, 상기 (1) ∼ (7) 의 어느 것의 적층막 구조체.
(9) 상기 구조체는, 그 최표면이 육방정 질화갈륨층으로 구성되고, 상기 질화갈륨층의 표면이 갈륨 (Ga) 극성인, 상기 (1) ∼ (8) 의 어느 것의 적층막 구조체.
(10) 상기 (1) ∼ (9) 의 어느 것의 적층막 구조체를 구비한 반도체 소자.
(11) 상기 (10) 의 반도체 소자를 포함하는 전자 기기.
(12) 상기 (1) ∼ (9) 의 어느 것의 적층막 구조체의 제조 방법으로서, 이하의 공정 :
Si (111) 기판을 준비하는 공정과,
상기 Si (111) 기판을 세정액에 침지하는 공정과,
침지 후의 상기 Si (111) 기판 상에, 스퍼터링법에 의해 제 1 박막을 성막하는 공정과,
상기 제 1 박막 상에, 스퍼터링법에 의해 제 2 박막을 성막하는 공정을 포함하고,
상기 제 1 박막을 성막할 때, 식 : Es = [투입 전력 (단위 : W/㎠)]/[도입 가스 압력 (단위 : Pa)]2 로 나타내는 스퍼터 에너지 (Es) 를 0.1 W/㎠Pa2 이상 150 W/㎠Pa2 이하로 하고,
상기 제 2 박막을 성막할 때, 식 : Es = [투입 전력 (단위 : W/㎠)]/[도입 가스 압력 (단위 : Pa)]2 로 나타내는 스퍼터 에너지 (Es) 를 0.04 W/㎠Pa2 이상 150 W/㎠Pa2 이하로 하는, 방법.
(13) 상기 제 1 박막을 성막할 때, 성막 직전의 성막 장치 내의 진공도를 1 × 10-4 Pa 이하로 하는, 상기 (12) 의 방법.
(14) 상기 제 1 박막을 성막할 때, 성막실 내에 아르곤 가스만을 도입하여 막두께 1 ∼ 10 ㎚ 의 박막을 성막하고, 그 후, 성막실 내에 질소를 포함한 가스를 도입하여 성막을 속행하는, 상기 (12) 또는 (13) 의 방법.
(15) 상기 제 1 박막의 막두께가 20 ㎚ 이상인, 상기 (12) ∼ (14) 의 어느 것의 방법.
본 발명에 의하면, 높은 결정성 및 평탄성을 갖는 적층막 구조체 및 그 제조 방법이 제공된다.
도 1 은 적층막 구조체의 단면 모식도의 일례를 나타낸다.
도 2 는 적층막 구조체의 단면 모식도의 다른 일례를 나타낸다.
본 발명의 구체적인 실시형태 (이하,「본 실시형태」라고 한다) 에 대해 설명한다. 또한, 본 발명은 이하의 실시형태로 한정되는 것이 아니고, 본 발명의 요지를 변경하지 않는 범위에 있어서 여러 가지의 변경이 가능하다. 또 이하의 실시형태에 있어서, 각 요건의 특정한 조합으로 한정하여 해석되어서는 안 되고, 임의의 조합이 가능하다.
[적층막 구조체]
본 실시형태의 적층막 구조체는, Si (111) 기판과, 이 Si (111) 기판 상에 형성된, 질화물계 재료 및/또는 알루미늄으로 이루어지는 제 1 박막과, 이 제 1 박막 상에 형성된, 질화물계 재료로 이루어지는 제 2 박막을 구비한다. 또 Si (111) 기판 상에 두께가 0 ㎚ 이상 1.0 ㎚ 미만인 비층 결정이 존재한다. 또한 적층막 구조체의 표면의 (0002) 면의 로킹 커브의 반치폭 (FWHM) 이 1.50°이하이다.
본 실시형태의 적층막 구조체는, 고평탄한 표면을 갖고, 또한 제 1 박막 및 제 2 박막의 결정성이 높다. 예를 들어 제 1 박막 및 제 2 박막의 결정성을 X 선 회절법으로 평가하면, (0002) 면의 로킹 커브 반치폭 (FWHM) 이 1.50°이하이며, 바람직하게는 1.00°이하, 더욱 바람직하게는 0.95°이하, 특히 바람직하게는 0.50°이하, 가장 바람직하게는 0.10°이하이다. 그 때문에 적층막 구조체를, LED 등의 발광 소자나 파워 디바이스용 소자를 Si 기판 상에 제작할 때의 하지층에 바람직하게 사용할 수 있다. 또 적층막 구조체를 고결정성 질화갈륨 박막 성장용의 템플릿 기판으로서 바람직하게 사용할 수 있다.
본 발명자들이 아는 한, 이와 같은 고평탄 또한 고결정성의 질화물계 박막을 Si 기판 상에 구비한 적층막 구조체에 관한 보고는 없다. 예를 들어 특허문헌 1 은 MOCVD 법에 의해 질화갈륨 (GaN) 을 사파이어 기판 상에 성장시키는 것을 개시하지만, 사용되는 기판은 Si 기판이 아니다. 특허문헌 2 는 저산소 함유량의 스퍼터링 타깃용 질화갈륨 소결체를 제안하고 있지만, Si 기판 상 질화갈륨의 결정성에 관한 기재는 없다. 특허문헌 3 은 Si 기판 상에 질화갈륨을 성장시키는 데에 있어서, 질화갈륨을 버퍼층으로서 장입하는 방법을 개시하지만, Si 기판과 질화알루미늄 버퍼층 사이의 구조에 관한 상세한 기재는 없다.
Si (111) 기판은, 그 주면의 결정면 방위가 (111) 면인 Si 기판이다. Si (111) 기판의 제법은 한정되지 않고, 쵸크랄스키 (CZ) 법이나 플로팅 존 (FZ) 법에 의해 제조된 것이어도 되고, 혹은 이들 방법으로 제조된 Si 단결정 기판 상에, Si 단결정층을 에피택셜 성장시킨 Si 에피 기판이어도 된다. 또 Si (111) 기판은 그 표면 및/또는 내부에 도너나 억셉터 등의 도펀트 원소를 포함하고 있어도 되고, 혹은 포함하지 않아도 된다.
Si (111) 기판 상에는 제 1 박막이 형성된다. 제 1 박막은 질화물계 재료 및/또는 알루미늄으로 이루어진다. 질화물계 재료는, 질화물계 화합물인 한 한정되지 않는다. 질화물계 재료 및/또는 알루미늄은, 도펀트 원소를 포함하고 있어도 되고, 혹은 포함하지 않아도 된다. 제 1 박막으로서 예를 들어 질화갈륨 박막, 질화알루미늄 박막, 질화티탄 박막, 질화인듐 박막, 질화알루미늄갈륨 박막, 질화인듐갈륨 박막을 들 수 있다. 또한 질화물계 화합물은 화학량론 조성의 것으로 한정되지 않는다. 예를 들어 질화갈륨 (GaN) 은, 화학량론 조성에서는 갈륨 (Ga) 과 질소 (N) 의 비가 1 : 1 이지만, 질화갈륨의 결정 구조를 유지하고 있는 한, 화학량론 조성으로부터의 어긋남은 허용된다. 또 제 1 박막은, 질화물계 재료 및/또는 알루미늄으로 이루어지는 한, 그 양태는 한정되지 않는다. 질화물계 재료만으로 이루어져도 되고, 알루미늄만으로 이루어져 있어도 된다. 혹은 질화물계 재료와 알루미늄의 혼상으로 이루어져도 되고, 질화물계 재료로 이루어지는 층과 알루미늄으로 이루어지는 층의 적층막이어도 된다.
제 1 박막은, 박막으로 간주할 수 있는 한, 그 두께는 한정되지 않는다. 그러나, 막두께가 과도하게 얇으면 제 1 박막 및 제 2 박막의 결정성이나 적층막 구조체의 표면 평탄성이 열등한 경우가 있다. 따라서 막두께는 20 ㎚ 이상이 바람직하고, 30 ㎚ 이상이 보다 바람직하고, 40 ㎚ 이상이 더욱 바람직하다. 막두께의 상한은 한정되지 않는다. 막두께는 1000 ㎚ 이하여도 되고, 500 ㎚ 이하여도 되고, 250 ㎚ 이하여도 된다. 막두께는, 20 ∼ 1000 ㎚, 20 ∼ 500 ㎚, 20 ∼ 250 ㎚, 30 ∼ 1000 ㎚, 30 ∼ 500 ㎚, 30 ∼ 250 ㎚, 40 ∼ 1000 ㎚, 40 ∼ 500 ㎚, 및 40 ∼ 250 ㎚ 중 어느 것이어도 된다. 막두께는, 동 조건으로 스퍼터한 막을 복수 준비하고, 접촉식 막두께 측정기나 광학식 막두께 측정기로 막두께를 구하고, 그것들로부터 구한 성막 레이트를 사용하여 산출해도 된다.
제 1 박막 상에는, 질화물계 재료로 이루어지는 제 2 박막이 형성된다. 제 2 박막을 구성하는 재료는, 질화물계 화합물인 한 한정되지 않는다. 질화물계 화합물은 도펀트 원소를 포함하고 있어도 되고, 혹은 포함하지 않아도 된다. 제 2 박막으로서 예를 들어 질화갈륨 박막, 질화알루미늄 박막, 질화티탄 박막, 질화인듐 박막, 질화알루미늄갈륨 박막, 질화인듐갈륨 박막을 들 수 있다. 또 제 2 박막은, 박막으로 간주할 수 있는 한, 그 두께는 한정되지 않는다. 그러나, 막두께는 10 ㎚ 이상이 바람직하고, 20 ㎚ 이상이 더욱 바람직하고, 30 ㎚ 이상이 보다 바람직하다. 막두께의 상한은 한정되지 않는다. 막두께는 1000 ㎚ 이하여도 되고, 500 ㎚ 이하여도 되고, 300 ㎚ 이하여도 된다. 막두께는, 10 ∼ 1000 ㎚, 10 ∼ 500 ㎚, 10 ∼ 300 ㎚, 20 ∼ 1000 ㎚, 20 ∼ 500 ㎚, 20 ∼ 300 ㎚, 30 ∼ 1000 ㎚, 30 ∼ 500 ㎚, 및 30 ∼ 300 ㎚ 중 어느 것이어도 된다. 막두께는, 동 조건으로 스퍼터한 막을 복수 준비하고, 접촉식 막두께 측정기나 광학식 막두께 측정기로 막두께를 구하고, 그것들로부터 구한 성막 레이트를 사용하여 산출해도 된다.
본 실시형태의 적층막 구조체는, 그 표면, 예를 들어 제 2 박막의 표면의 산술 평균 조도 (Ra) 가 10.0 ㎚ 이하인 것이 바람직하다. 이와 같이 표면 조도를 작게 함으로써, 제 1 박막 및 제 2 박막의 결정성 및 평탄성을 높일 수 있다. 또 제 2 박막의 표면 조도를 작게 함으로써, 그 위에 추가로 박막을 에피택셜 성장시켜, 양호한 특성을 갖는 반도체 소자 등의 디바이스를 제작하는 것이 가능해진다. 산술 평균 조도 (Ra) 는 8.0 ㎚ 이하가 바람직하고, 5.0 ㎚ 이하가 보다 바람직하고, 1.0 ㎚ 이하가 더욱 바람직하다. 산술 평균 조도 (Ra) 의 하한은 한정되지 않는다. 산술 평균 조도 (Ra) 는 0.1 ㎚ 이상이어도 되고, 0.3 ㎚ 이상이어도 되고, 0.5 ㎚ 이상이어도 된다. 산술 평균 조도 (Ra) 는, 0.1 ∼ 8.0 ㎚, 0.1 ∼ 5.0 ㎚, 0.1 ∼ 1.0 ㎚, 0.3 ∼ 8.0 ㎚, 0.3 ∼ 5.0 ㎚, 0.3 ∼ 1.0 ㎚, 0.5 ∼ 8.0 ㎚, 0.5 ∼ 5.0 ㎚, 및 0.5 ∼ 1.0 ㎚ 중 어느 것이어도 된다.
본 실시형태의 적층막 구조체는, Si (111) 기판 상의 비정질층의 두께가 0 ㎚ 이상 1.0 ㎚ 미만이다. 즉 Si (111) 기판 상에 비정질층을 구비하여도 되고, 혹은 구비하지 않아도 된다. 단 비정질층을 구비하는 경우에는, 그 두께가 1.0 ㎚ 미만이다. 비정질층을 구비하지 않는 경우 (제 1 양태) 와 구비하는 경우 (제 2 양태) 의 각각에 대해, 이하에 설명한다.
먼저, 제 1 양태를, 도 1 을 사용하여 설명한다. 도 1 은 제 1 양태에 있어서의 적층막 구조체의 단면 모식도이다. 이 적층막 구조체 (1) 는, Si (111) 기판 (2) 과, Si (111) 기판 (2) 상에 형성된 제 1 박막 (3) 과, 제 1 박막 (3) 상에 형성된 제 2 박막 (4) 을 구비한다. 제 1 양태에서는 비정질층은 존재하지 않는다. 즉 비정질층의 두께가 0 ㎚ 이며, 제 1 박막 (3) 이 다른 층을 개재하지 않고 Si (111) 기판 (2) 과 직접적으로 접하고 있다.
제 1 박막 (3) 이 Si (111) 기판 (2) 과 직접적으로 접하고 있음으로써, 제 1 박막 (3) 및 제 2 박막 (4) 의 결정성을 높게 할 수 있다. 즉 Si (111) 기판 (2) 은 결정성이 높다. 제 1 박막 (3) 이 고결정성의 Si (111) 기판 (2) 과 직접적으로 접촉하고 있음으로써, 그 결정성이 제 1 박막 (3) 으로 인계된다. 그리고 제 1 박막 (3) 의 결정성이 제 2 박막 (4) 으로 인계된다. 제법 유래의 표현을 하면, 제 1 박막 (3) 및 제 2 박막 (4) 이 양호하게 에피택셜 성장하고 있다. 이에 비하여, Si (111) 기판 (2) 상에 과도하게 두꺼운 비정질층이 존재하면, 제 1 박막 (3) 의 에피택셜 성장이 저해되어, 제 1 박막 (3) 및 제 2 박막 (4) 의 결정성이 낮아진다.
제 1 양태에서는, 제 2 박막 (4) 의 고결정성이 유지되는 한, 제 1 박막 (3) 과 제 2 박막의 사이에 다른 층이 존재하고 있어도 된다. 그러나, 결정성의 관점에서, 다른 층이 존재하지 않고, 제 2 박막 (4) 이 제 1 박막 (3) 과 직접적으로 접하고 있는 것이 바람직하다.
제 1 양태에서는, 바람직하게는 Si (111) 기판 표면으로부터 10 ㎚ 이내에 있어서의 산소 함유량이 5 at％ (원자％) 이하이다. 여기서 산소 함유량은, 규소와 산소와 질소의 합계량에 대한 산소량이다. 또 기판 표면으로부터 10 ㎚ 이내의 산소 함유량이란, 기판 표면으로부터 높이 방향에서 10 ㎚ 이내의 영역에 있어서의 산소 함유량이다. 또 높이 방향이란, 기판 표면에 수직이며 또한 기판으로부터 멀어지는 방향을 말한다. 또 기판의 중앙으로부터, 기판 반경의 10 ％ 이내의 범위에 있어서의 임의의 위치에서 측정한다. 이 함유 산소는, 적층막 구조체 제조에 사용하는 Si (111) 기판 표면의 자연 산화막에서 유래한다. 즉 Si 기판은, 일반적으로는 입수한지 얼마 안 된 상태에서는, 그 표면을 자연 산화막이 덮고 있다. 이 자연 산화막은 비정질이며, 그 두께가 1 ∼ 3 ㎚ 정도이다. 자연 산화막이 잔존하는 Si 기판을 그대로 사용하면, 기판 표면으로부터 10 ㎚ 이내에 있어서의 산소량이 과도하게 증대하여, 제 1 박막과 제 2 박막의 결정성이 저하될 우려가 있다. 이에 비하여, 자연 산화막을 보다 완전에 가까운 상태로 제거한 Si 기판을 사용하면, 기판 표면으로부터 10 ㎚ 이내에 있어서의 산소량이 억제되어, 제 1 박막과 제 2 박막의 결정성을 보다 더 향상시킬 수 있게 된다. 결정성의 관점에서, 산소량은 적은 편이 바람직하다. 따라서 산소량 함유량은 4 at％ 이하가 보다 바람직하고, 3 at％ 이하가 더욱 바람직하다. 산소 함유량은, 그 하한이 0 at％ 여도 되지만, 전형적으로는 1 at％ 이상이다. 산소 함유량은, 0 ∼ 4 at％, 0 ∼ 3 at, 1 ∼ 4 at％, 및 1 ∼ 3 at％ 중 어느 것이어도 된다.
제 1 양태에서는, 바람직하게는 Si (111) 기판 표면으로부터 10 ㎚ 이내에 있어서의 질화규소 함유량이 5 at％ (원자％) 이하이다. 여기서 질화규소 함유량은, 규소와 산소와 질소의 합계량에 대한 질화규소량이다. 이 질화규소는, 적층막 구조체 제조시의 제 1 박막 성막 공정에서 사용하는 분위기 가스 (도입 가스) 에서 유래한다. 즉 Si (111) 기판 상에 제 1 박막을 성막할 때에, 성막 초기의 단계에서 분위기 가스에 질소가 포함되어 있으면, Si 기판 표면에서 질화 반응이 일어나, 비정질의 질화규소가 형성되어 버리는 경우가 있다. 이와 같은 질화규소가 Si 기판 표면에 다량으로 존재하면, 제 1 박막과 제 2 박막의 결정성이 저하될 우려가 있다. 이에 비하여, 제 1 박막을 성막할 때의 분위기 가스를 제어함으로써, Si 기판 표면에 형성되는 질화규소의 양을 억제할 수 있다. 결정성의 관점에서, 기판 표면으로부터 10 ㎚ 이내에 있어서의 질화규소량은 적은 편이 바람직하다. 따라서, 질화규소 함유량은 4 at％ 이하가 보다 바람직하고, 3 at％ 이하가 더욱 바람직하고, 2 at％ 이하가 특히 바람직하다. 질화규소 함유량은, 그 하한이 0 at％ 여도 되지만, 전형적으로는 1 at％ 이상이다. 질화규소 함유량은, 0 ∼ 4 at％, 0 ∼ 3 at％, 0 ∼ 2 at％, 1 ∼ 4 at％, 1 ∼ 3 at％, 및 1 ∼ 2 at％ 중 어느 것이어도 된다.
다음으로, 제 2 양태를, 도 2 를 사용하여 설명한다. 도 2 는 제 2 양태에 있어서의 적층막 구조체의 단면 모식도이다. 이 적층막 구조체 (1) 는, Si (111) 기판 (2) 과, Si (111) 기판 (2) 상에 형성된 제 1 박막 (3) 과, 제 1 박막 (3) 상에 형성된 제 2 박막 (4) 을 구비한다. 또 제 2 양태에서는 Si (111) 기판 (2) 과 제 1 박막 (3) 의 사이에 비정질층 (5) 이 존재하고 있다. 그러나 그 두께는 1.0 ㎚ 미만이다. 즉 비정질층 (5) 의 두께가 0 ㎚ 초과 1.0 ㎚ 미만이다.
이와 같이 비정질층 (5) 의 두께를 한정함으로써, 비정질층 (5) 이 존재하였다고 해도, 제 1 박막 (3) 및 제 2 박막 (4) 의 결정성을 높게 할 수 있다. 이에 비하여, 비정질층 (5) 이 과도하게 두꺼우면 제 1 박막 (3) 의 결정 배향이 정렬되지 않고, 다결정상의 박막으로 되어 버린다. 또한 비정질층은, 그 재질이 특별히 한정되지 않는다. 그러나 전형적으로는 이산화규소, 질화규소 및/또는 산화마그네슘으로 이루어지고, 보다 전형적으로는 이산화규소로 이루어진다. 또 비정질층 (5) 의 두께는, 0.5 ㎚ 이상 1.0 ㎚ 미만이어도 된다.
제 2 양태에서는, 제 1 박막 (3) 의 고결정성이 유지되는 한, Si (111) 기판 (2) 과 제 1 박막 (3) 의 사이에 비정질층 (5) 이외의 다른 층이 존재해도 된다. 그러나 비정질층 (5) 이외의 다른 층이 존재하지 않는 것이 바람직하다. 또 제 2 박막 (4) 의 고결정성이 유지되는 한, 제 1 박막 (3) 과 제 2 박막의 사이에 다른 층이 존재하고 있어도 된다. 그러나 다른 층이 존재하지 않고, 제 2 박막 (4) 이 제 1 박막 (3) 과 직접적으로 접하고 있는 것이 바람직하다.
제 2 양태에서는, 바람직하게는 기판 표면으로부터 10 ㎚ 이내의 산소 함유량이 5 at％ (원자％) 이하이다. 여기서 산소 함유량은, 규소와 산소와 질소의 합계량에 대한 산소량이다. 또 기판 표면으로부터 10 ㎚ 이내의 산소 함유량이란, 기판 표면으로부터 10 ㎚ 이내의 영역으로서 비정질층을 포함한 부분에 있어서의 산소 함유량이다. 이 함유 산소는, 제 1 양태의 경우와 마찬가지로, Si (111) 기판 표면의 자연 산화막에서 유래하는 것이다. 자연 산화막을 보다 완전에 가까운 상태로 제거한 Si (111) 기판을 사용하면, 기판 표면으로부터 10 ㎚ 이내에 포함되는 산소량이 억제되어, 제 1 박막과 제 2 박막의 결정성을 보다 더 향상시킬 수 있게 된다. 산소량 함유량은 4 at％ 이하가 보다 바람직하고, 3 at％ 이하가 더욱 바람직하다. 산소 함유량은, 그 하한이 0 at％ 여도 되지만, 전형적으로는 1 at％ 이상이다. 산소 함유량은, 0 ∼ 4 at％, 0 ∼ 3 at％, 1 ∼ 4 at％, 및 1 ∼ 3 at％ 중 어느 것이어도 된다.
제 2 양태에서는, 바람직하게는 기판 표면으로부터 10 ㎚ 이내의 질화규소 함유량이 5 at％ (원자％) 이하이다. 이 질화규소는, 제 1 양태의 경우와 마찬가지로, 제 1 박막 성막 공정에서 사용하는 분위기 가스에서 유래한다. 기판 표면으로부터 10 ㎚ 이내의 질화규소량을 억제함으로써, 제 1 박막과 제 2 박막의 결정성을 보다 더 향상시키는 것이 가능해진다. 결정성의 관점에서, 질화규소량은 적은 편이 바람직하다. 따라서, 질화규소 함유량은 4 at％ 이하가 보다 바람직하고, 3 at％ 이하가 더욱 바람직하고, 2 at％ 이하가 특히 바람직하다. 질화규소 함유량은, 그 하한이 0 at％ 여도 되지만, 전형적으로는 1 at％ 이상이다. 질화규소 함유량은, 0 ∼ 4 at％, 0 ∼ 3 at％, 0 ∼ 2 at％, 1 ∼ 4 at％, 1 ∼ 3 at％, 및 1 ∼ 2 at％ 중 어느 것이어도 된다.
제 1 양태 및 제 2 양태 모두, 제 1 박막 그리고 제 2 박막을 구성하는 재료 의 조합은 한정되지 않는다. 제 1 박막과 제 2 박막을 구성하는 재료가 동일해도 되고, 혹은 상이해도 된다. 또 제 1 박막 및/또는 제 2 박막은, 단층이어도 되고, 혹은 복수의 층으로 구성되어 있어도 된다. 제 1 박막/제 2 박막의 조합으로서, 질화알루미늄 박막/질화갈륨 박막, 질화티탄 박막/질화갈륨 박막, 질화알루미늄 박막/질화인듐갈륨 박막, 질화알루미늄갈륨 박막/질화알루미늄 박막, 질화알루미늄갈륨 박막/질화갈륨 박막, 알루미늄 박막/질화갈륨 박막, 알루미늄 박막/질화인듐갈륨 박막, 알루미늄 박막/질화알루미늄 박막, 알루미늄 박막/질화알루미늄 박막/질화갈륨 박막, 알루미늄 박막/질화티탄 박막/질화갈륨 박막, 알루미늄 박막/질화알루미늄 박막/질화인듐갈륨 박막, 알루미늄 박막/질화알루미늄갈륨 박막/질화알루미늄 박막, 알루미늄 박막/질화알루미늄갈륨 박막/질화갈륨 박막을 들 수 있고, 이 중에서도 질화알루미늄 박막/질화갈륨 박막, 알루미늄 박막/질화갈륨 박막, 알루미늄 박막/질화알루미늄 박막/질화갈륨 박막의 조합이 바람직하고, 특히 질화알루미늄 박막/질화갈륨 박막의 조합이 바람직하다.
특히, 제 1 박막이 질화알루미늄 (AlN) 박막이며, 제 2 박막이 질화갈륨 (GaN) 박막인 것이 바람직하다. 질화갈륨 (GaN) 은, 청색 발광 다이오드 (LED) 나 청색 레이저 다이오드 (LD) 와 같은 발광 소자나, 파워 디바이스와 같은 반도체 소자의 재료로서 유용하다. 제 2 박막을 질화갈륨 (GaN) 으로 구성함으로써, 적층막 구조체 자체를 발광 소자나 반도체 소자와 같은 전자 디바이스에 적용할 수 있다. 또 적층막 구조체를 하지 기판으로 하고, 그 위에 추가로 질화갈륨 (GaN) 을 형성할 수도 있다. 적층막 구조체 상에 형성된 질화 (GaN) 는 에피택셜 성장하고 있기 때문에, 양호한 특성을 갖는 디바이스로 하는 것이 가능하다.
또한, 제 1 박막을 질화알루미늄 (AlN) 으로 구성함으로써, 제 2 박막을 구성하는 질화갈륨 (GaN) 의 결정성을 보다 더 향상시킬 수 있게 된다. 즉, Si (111) 기판 상에 질화갈륨 (GaN) 을 직접적으로 성막하면, 성막 조건에 따라서는, 규소 (Si) 와 갈륨 (Ga) 이 반응하는 현상, 즉 멜트 백 에칭이 일어나는 경우가 있다. 이에 비하여, Si (111) 기판 상에 질화알루미늄 (AlN) 을 형성함으로써, 멜트 백 에칭의 억제를 보다 더 현저하게 하는 것이 가능해진다.
적층막 구조체는, 그 최표면, 예를 들어 제 2 박막의 표면이 육방정 질화갈륨층으로 구성되고, 이 질화갈륨층의 표면이 갈륨 (Ga) 극성인 것이 바람직하다. 최표면을 갈륨 (Ga) 극성으로 함으로써, 적층막 구조체 상에 추가로 질화갈륨 (GaN) 을 형성했을 때에, 디바이스 제작을 곤란하게 하는 육각형 패싯의 형성을 억제할 수 있다.
[반도체 소자 및 전자 기기]
본 실시형태의 반도체 소자는 상기 적층막 구조체를 구비한다. 또 본 실시형태의 전자 기기는 상기 반도체 소자를 포함한다. 반도체 소자로서, 예를 들어, 청색 발광 다이오드 (LED) 나 청색 레이저 다이오드 (LD) 등의 발광 소자나, 다이오드나 트랜지스터 등의 파워 디바이스 등이 예시된다. 반도체 소자는, 본 실시형태의 적층막 구조체를 하지층으로 하고, 그 위에 형성한 질화갈륨 (GaN) 등의 질화물계 재료로 이루어지는 박막 및/또는 후막을 구비해도 된다. 또 반도체 소자나 전자 기기는, 적층막 구조체 이외의 다른 기능 부품을 포함해도 된다. 적층막 구조체를 구성하는 질화물계 박막의 고결정성에서 유래하여, 이 반도체 소자나 전자 기기는 양호한 특성을 나타낸다.
[적층막 구조체의 제조 방법]
본 실시형태의 적층막 구조체는, 그 제조 방법이 한정되지 않는다. 그러나, 이하의 방법에 따라서 바람직하게 제조할 수 있다.
본 실시형태의 적층막 구조체의 제조 방법은, 이하의 공정 : Si (111) 기판을 준비하는 공정 (기판 준비 공정) 과, 상기 Si (111) 기판을 세정액에 침지하는 공정 (웨트 에칭 공정) 과, 침지 후의 Si (111) 기판 상에, 스퍼터링법에 의해 제 1 박막을 성막하는 공정 (제 1 박막 성막 공정) 과, 이 제 1 박막 상에, 스퍼터링법에 의해 제 2 박막을 성막하는 공정 (제 2 박막 성막 공정) 을 포함한다. 또 제 1 박막을 성막할 때, 식 : Es = [투입 전력 밀도 (단위 : W/㎠)]/[도입 가스 압력 (단위 : Pa)]2 로 나타내는 스퍼터 에너지 (Es) 를 0.1 W/㎠Pa2 이상 150 W/㎠Pa2 이하로 하고, 제 2 박막을 성막할 때, 식 : Es = [투입 전력 밀도 (단위 : W/㎠)]/[도입 가스 압력 (단위 : Pa)]2 로 나타내는 스퍼터 에너지 (Es) 를 0.04 W/㎠Pa2 이상 150 W/㎠Pa2 이하로 한다. 각 공정의 상세한 것에 대하여 이하에 설명한다.
＜기판 준비 공정＞
기판 준비 공정에서는, Si (111) 기판을 준비한다. Si (111) 기판의 제법은 한정되지 않고, 쵸크랄스키 (CZ) 법이나 플로팅 존 (FZ) 법에 의해 제조된 것이어도 되고, 혹은 이들 방법으로 제조된 Si 단결정 기판 상에, Si 단결정층을 에피택셜 성장시킨 Si 에피 기판이어도 된다. 또 Si (111) 기판은, 그 표면 및/또는 내부에 도너나 억셉터 등의 도펀트 원소를 포함하고 있어도 되고, 혹은 포함하지 않아도 된다.
＜웨트 에칭 공정＞
웨트 에칭 공정에서는, 준비한 Si (111) 기판을 세정액에 침지한다. 침지할 때에 사용하는 세정액으로는, 불화수소산 수용액, 황산, 염산, 과산화수소, 수산화암모늄, 트리클로로에틸렌, 아세톤, 메탄올, 이소프로판올 등을 들 수 있고, 그 중에서도 불화수소산 수용액이 바람직하다. 또 세정액에 침지시킬 때에는 초음파 세정기를 병용해도 된다. Si (111) 기판은, 일반적으로는 입수한지 얼마 안 된 상태에서는, 그 표면을 오염 물질이나 자연 산화막이 덮고 있다. 이 자연 산화막은 비정질이며, 그 두께가 1 ∼ 3 ㎚ 정도이다. 오염 물질이나 자연 산화막이 잔존하는 Si (111) 기판을 그대로 사용하면, 기판 표면으로부터 10 ㎚ 이내에 있어서의 산소 함유량이 과도하게 증대하고, 제 1 박막과 제 2 박막의 결정성이 저하될 우려가 있다. 따라서, 웨트 에칭 공정을 마련하여, Si (111) 기판 표면의 산화막의 제거 처리 (세정 처리) 를 실시한다. 세정액으로서 불화수소산 수용액을 사용하는 경우에는 불화수소산 농도는 5 ∼ 10 질량％ 가 바람직하다. 불화수소산 농도를 5 질량％ 이상으로 함으로써, 수소를 표면에 수식하는 것이 가능해진다. 또 10 질량％ 를 초과하는 고농도에서는 표면 조도가 증대할 가능성이 있다.
Si (111) 기판의 침지 시간은 5 ∼ 100 초가 바람직하다. 침지 시간을 5 초 이상으로 함으로써, 산화막의 제거가 충분해지고, 제조 후의 적층막 구조체에 있어서 비정질층의 두께를 작게 하는 것이 가능해진다. 또 침지 시간을 100 초 이하로 함으로써, 에칭할 때의 표면 조도의 저하를 억제하는 것이 가능해진다. 침지 시간은 20 초 이상 100 초 이하여도 된다. 이로써 비정질층의 두께 0 ㎚ (비정질이 존재하지 않는다) 의 제 1 양태의 적층막 구조체를 제작할 수 있다. 침지 시간은 5 초 이상 20 초 미만이어도 된다. 이로써 비정질층의 두께 0 ㎚ 초과 1.0 ㎚ 미만의 제 2 양태의 적층막 구조체를 제작할 수 있다.
세정액에 침지한 후에, 기판 표면의 잔류 액적을 제거한다. 잔류 액적의 제거는, 질소 가스를 사용한 표면 블로우 등의 수법으로 실시할 수 있다. 웨트 에칭 처리 후의 Si (111) 기판은, 상당한 정도로 산화막이 제거되어 있고 또한 그 표면이 평탄하다. 처리 후의 Si (111) 는, 그 산술 평균 조도 (Ra) 가 0.5 ㎚ 이하, 바람직하게는 0.3 ㎚ 이하이다. 잔류 액적 제거 후에 분위기중의 불순물에 의해 기판 표면이 오염되기 쉽기 때문에, 24 시간 이상 시간을 두지 않고, 제 1 박막 성막 공정으로 진행하는 것이 바람직하다. 웨트 에칭 공정 종료 후, 5 시간 이내에 제 1 박막 성막 공정으로 옮겨도 되고, 1 시간 이내로 옮겨도 된다.
＜제 1 박막 성막 공정＞
제 1 박막 성막 공정에서는, 침지 후의 Si (111) 기판 상에, 스퍼터링법에 의해 제 1 박막을 성막한다. 스퍼터링법으로는 공지된 수법을 채용하면 된다. 이와 같은 공지된 수법으로서 DC 스퍼터링법, RF 스퍼터링법, AC 스퍼터링법, DC 마그네트론 스퍼터링법, RF 마그네트론 스퍼터링법, 펄스 스퍼터법, 및 이온 빔 스퍼터링법을 들 수 있다. 그러나, 대면적으로 균일 또한 고속으로 성막이 가능한 DC 마그네트론 스퍼터링법 또는 RF 마그네트론 스퍼터링법이 바람직하다.
스퍼터링 타깃으로서, 질화물계 박막이나 알루미늄 박막의 성막에 사용되는 공지된 타깃을 사용할 수 있다. 이와 같은 타깃으로서, 금속 타깃이나 질화물계 타깃을 들 수 있다. 또, 막 전체의 결정성을 높이는 관점에서, 스퍼터링 타깃의 산소량은 낮을수록 바람직하다. 산소 함유량은 3 at％ (원자％) 이하가 바람직하고, 1 at％ 이하가 더욱 바람직하다. 또한 타깃 면적이 클수록, 대면적 기판에 대한 성막이 가능해짐과 함께, 막두께나 막질의 균일성이 향상된다. 따라서, 타깃 면적은 18 ㎠ 이상이 바람직하고, 100 ㎠ 이상이 보다 바람직하다. 또한 타깃 면적이란, 타깃의 주면의 일방의 면적을 말한다.
제 1 박막의 성막시에, 성막 직전의 성막 장치 내의 도달 진공도를 1 × 10-4 이하로 하는 것이 바람직하고, 7 × 10-5 Pa 이하로 하는 것이 보다 바람직하고, 2 × 10-5 Pa 이하로 하는 것이 보다 바람직하고, 9 × 10-6 Pa 이하로 하는 것이 더욱 바람직하고, 5 × 10-6 Pa 이하로 하는 것이 특히 바람직하다. 성막 전의 장치 내의 진공도를 높임으로써, 성막시에 잔류 기체가 불순물로 되어 퇴적막 (질화물계 박막) 중에 혼입하는 것이 억제되고, 그 결과, 퇴적막의 결정성이 보다 더 향상된다. 잔류 기체를 제거하는 목적으로, 성막 전의 장치에 베이킹 처리를 실시해도 된다. 또 스퍼터링 성막은, 기판을 가열한 상태로 실시하는 것이 바람직하다. 이로써, 기판 상에 퇴적한 입자의 마이그레이션을 촉진하여, 안정적인 결정 상태의 퇴적막을 형성할 수 있다. 기판 가열 온도 (성막 온도) 는 100 ∼ 800 ℃ 가 바람직하고, 200 ∼ 600 ℃ 가 보다 바람직하다. 성막 온도는 저온으로부터 단계적으로 가하는 것이 바람직하다. 또 성막 초기의 성막 온도는 200 ∼ 500 ℃ 가 바람직하다. 이로써 과도한 마이그레이션을 억제하여 평탄한 막을 얻을 수 있다. 또한 300 ∼ 600 ℃ 에서 성막하고, 나아가 500 ∼ 800 ℃ 로 단계적으로 성막함으로써, 평탄성과 결정성을 양립하는 것이 가능해진다.
스퍼터링시의 도입 가스로서, 질화물계 박막 성막에 사용되는 공지된 가스를 사용할 수 있다. 이와 같은 가스로서 아르곤 (Ar) 및 질소 (N2) 의 혼합 가스를 들 수 있다. 또 필요에 따라 암모니아 등의 다른 가스를 도입해도 된다. 그러나, 제 1 박막을 성막할 때에는, 성막실 내에 아르곤 (Ar) 가스만을 도입하여 막두께 3 ∼ 10 ㎚ 의 박막을 성막하고, 그 후, 성막실 내에 질소 (N2) 를 포함한 가스를 도입하여 성막을 속행하는 것이 바람직하다. 예를 들어 금속 타깃 (금속알루미늄 타깃 등) 을 사용하여 성막하는 경우에는, 성막 초기에 아르곤 (Ar) 가스만을 도입하여, 두께 1 ∼ 10 ㎚ 의 금속막 (알루미늄막 등) 을 성막한다. 그 후, 질소 (N2) 함유 가스 (예를 들어 질소와 아르곤의 혼합 가스) 를 도입하여 축차 성막을 실시하면, 금속막이 질화되어 질화물막 (질화알루미늄막 등) 으로 변환됨과 함께, 그 위에 추가로 질화물이 퇴적된다. 이로써 결정성이 높고 또한 질소 결함이 적은 질화물계 박막 (질화알루미늄 박막 등) 을 얻을 수 있다. 이에 비하여, 성막 초기에 질소 (N2) 함유 가스를 도입하면, Si 기판 표면이 질화되어, 비정질의 질화규소가 형성되는 경우가 있다. 또 아르곤 (Ar) 가스만을 도입했을 경우에도, 성막 초기의 금속막의 막두께가 1 ㎚ 미만이면, 축차 성막시에 도입한 질소 (N2) 에 의해, Si 기판 표면에 질화규소가 형성되어 버리는 경우가 있다. 질화규소가 기판 표면에 형성되어 버리면, 제 1 박막의 헤테로 에피택셜 성장이 저해되는 경우가 있다. 한편으로, 성막 초기의 금속막의 막두께가 10 ㎚ 초과이면, 축차 성막시에 금속막을 충분히 질화하는 것이 곤란해지는 경우가 있다. 따라서 질소 함유 가스 도입전의 성막 초기의 막두께는 1 ∼ 10 ㎚ 가 바람직하다. 성막 초기의 막두께는 1 ∼ 5 ㎚ 여도 된다.
제 1 박막을 성막할 때의 스퍼터 에너지 (Es) 는 0.1 W/㎠Pa2 이상 150 W/㎠Pa2 이하이다. 여기서 스퍼터 에너지 (Es) 는, 스퍼터 성막시에 있어서의 스퍼터 입자의 에너지이며, 식 : Es = [투입 전력 밀도 (단위 : W/㎠)]/[도입 가스 압력 (단위 : Pa)]2 로 정의된다. 투입 전력 밀도란, 실제의 투입 전력을 스퍼터링 타깃의 면적으로 나누었을 때의 단위면적당 투입 에너지이다. 이로써 결정성이 높은 제 1 박막을 성막하는 것이 가능해진다. 그 상세한 이유는 명확하지 않지만, 스퍼터 에너지 (Es) 의 대소에 의해, 기판에 도달한 스퍼터 입자의 부착력이나, 스퍼터 입자가 기판 상에서 마이그레이션할 때의 확산 길이 및/또는 이미 퇴적되어 있는 막 중에 대한 침입 깊이와 같은 스퍼터 입자의 특성이 변화하고, 그것에 의해 질화물계 박막의 결정성에 영향이 미친다고 추찰된다. Es 는 0.5 W/㎠Pa2 이상이어도 되고, 1 W/㎠Pa2 이상이어도 되고, 2 W/㎠Pa2 이상이어도 되고, 5 W/㎠Pa2 이상이어도 되고, 10 W/㎠Pa2 이상이어도 되고, 15 W/㎠Pa2 이상이어도 되고, 20 W/㎠Pa2 이상이어도 되고, 25 W/㎠Pa2 이상이어도 된다. 또 Es 는 100 W/㎠Pa2 이하여도 되고, 60 W/㎠Pa2 이하여도 되고, 30 W/㎠Pa2 이하여도 되고, 25 W/㎠Pa2 이하여도 되고, 20 W/㎠Pa2 이하여도 되고, 15 W/㎠Pa2 이하여도 되고, 10 W/㎠Pa2 이하여도 된다. Es 는, 0.5 ∼ 100 W/㎠Pa2, 0.5 ∼ 60 W/㎠Pa2, 0.5 ∼ 30 W/㎠Pa2, 0.5 ∼ 25 W/㎠Pa2, 0.5 ∼ 20 W/㎠Pa2, 0.5 ∼ 15 W/㎠Pa2, 0.5 ∼ 10 W/㎠Pa2, 1 ∼ 100 W/㎠Pa2, 1 ∼ 60 W/㎠Pa2, 1 ∼ 30 W/㎠Pa2, 1 ∼ 25 W/㎠Pa2, 1 ∼ 20 W/㎠Pa2, 1 ∼ 15 W/㎠Pa2, 1 ∼ 10 W/㎠Pa2, 2 ∼ 100 W/㎠Pa2, 2 ∼ 60 W/㎠Pa2, 2 ∼ 30 W/㎠Pa2, 2 ∼ 25 W/㎠Pa2, 2 ∼ 20 W/㎠Pa2, 2 ∼ 15 W/㎠Pa2, 2 ∼ 10 W/㎠Pa2, 5 ∼ 100 W/㎠Pa2, 5 ∼ 60 W/㎠Pa2, 5 ∼ 30 W/㎠Pa2, 5 ∼ 25 W/㎠Pa2, 5 ∼ 20 W/㎠Pa2, 5 ∼ 15 W/㎠Pa2, 5 ∼ 10 W/㎠Pa2, 10 ∼ 100 W/㎠Pa2, 10 ∼ 60 W/㎠Pa2, 10 ∼ 30 W/㎠Pa2, 10 ∼ 25 W/㎠Pa2, 10 ∼ 20 W/㎠Pa2, 10 ∼ 15 W/㎠Pa2, 15 ∼ 100 W/㎠Pa2, 15 ∼ 60 W/㎠Pa2, 15 ∼ 30 W/㎠Pa2, 15 ∼ 25 W/㎠Pa2, 15 ∼ 20 W/㎠Pa2, 20 ∼ 100 W/㎠Pa2, 20 ∼ 60 W/㎠Pa2, 20 ∼ 30 W/㎠Pa2, 20 ∼ 25 W/㎠Pa2, 25 ∼ 100 W/㎠Pa2, 25 ∼ 60 W/㎠Pa2, 및 25 ∼ 30 W/㎠Pa2 중 어느 것이어도 된다.
또한 성막 초기에 아르곤 (Ar) 가스만을 도입하여, 축차 성막시에 질소 (N2) 함유 가스를 도입하여 성막을 실시하는 경우에는, 성막 초기와 축차 성막시의 스퍼터 에너지 (Es) 를 동일하게 해도 되고, 혹은 다르게 해도 된다.
제 1 박막의 막두께는 20 ㎚ 이상이 바람직하다. 제 1 박막의 막두께가 과도하게 얇은 경우에는, 제 1 박막 및 제 2 박막의 결정성이나 적층막 구조체의 표면 평탄성이 열등한 경우가 있다. 그 때문에, 제 1 박막의 막두께는 정도로 두꺼운 것이 바람직하다. 제 1 박막의 막두께는 30 ㎚ 이상이어도 되고, 40 ㎚ 이상이어도 되고, 50 ㎚ 이상이어도 되고, 60 ㎚ 이상이어도 되고, 70 ㎚ 이상이어도 되고, 80 ㎚ 이상이어도 된다. 막두께는 90 ㎚ 이하여도 되고, 80 ㎚ 이하여도 되고, 70 ㎚ 이하여도 되고, 60 ㎚ 이하여도 되고, 50 ㎚ 이하여도 된다. 막두께는, 30 ∼ 90 ㎚, 30 ∼ 80 ㎚, 30 ∼ 70 ㎚, 30 ∼ 60 ㎚, 30 ∼ 50 ㎚, 40 ∼ 90 ㎚, 40 ∼ 80 ㎚, 40 ∼ 70 ㎚, 40 ∼ 60 ㎚, 40 ∼ 50 ㎚, 50 ∼ 90 ㎚, 50 ∼ 80 ㎚, 50 ∼ 70 ㎚, 50 ∼ 60 ㎚, 60 ∼ 90 ㎚, 60 ∼ 80 ㎚, 60 ∼ 70 ㎚, 70 ∼ 90 ㎚, 70 ∼ 80 ㎚, 및 80 ∼ 90 ㎚ 중 어느 것이어도 된다.
＜제 2 박막 성막 공정＞
제 2 박막 성막 공정에서는, 제 1 박막 상에, 스퍼터링법에 의해 제 2 박막을 성막한다. 스퍼터링법으로서 대면적으로 균일 또한 고속으로 성막이 가능한 DC 마그네트론 스퍼터링법, 펄스 스퍼터링법, 또는 RF 마그네트론 스퍼터링법이 바람직하다. 또 스퍼터링 타깃으로서, 질화물계 박막의 성막에 사용되는 공지된 타깃을 사용할 수 있다. 그러나 질화물계 타깃 (예를 들어 질화갈륨 타깃) 을 사용하는 것이 바람직하다. 또 스퍼터링 타깃의 산소 함유량은 3 at％ (원자％) 이하가 바람직하고, 1 at％ 이하가 더욱 바람직하다. 나아가 타깃 면적은 18 ㎠ 이상이 바람직하고, 100 ㎠ 이상이 보다 바람직하다.
스퍼터링 성막은, 제 1 박막의 성막과 마찬가지로, 기판을 가열한 상태로 실시하는 것이 바람직하다. 기판 가열 온도 (성막 온도) 는, 100 ∼ 800 ℃ 가 바람직하고, 300 ∼ 800 ℃ 가 보다 바람직하다. 또 스퍼터링시의 도입 가스로서, 질화물계 박막 성막에 사용되는 공지된 가스를 사용할 수 있다. 이와 같은 가스로서, 아르곤 (Ar) 및 질소 (N2) 의 혼합 가스를 들 수 있다. 또 필요에 따라 암모니아 등의 다른 가스를 도입해도 된다.
제 2 박막을 성막할 때에는 스퍼터 에너지 (Es) 를 0.04 W/㎠Pa2 이상 150 W/㎠Pa2 이하로 한다. 이로써 결정성이 높은 제 2 박막을 성막하는 것이 가능해진다. Es 는 0.1 W/㎠Pa2 이상이어도 되고, 0.5 W/㎠Pa2 이상이어도 되고, 1 W/㎠Pa2 이상이어도 되고, 5 W/㎠Pa2 이상이어도 되고, 10 W/㎠Pa2 이상이어도 되고, 20 W/㎠Pa2 이상이어도 되고, 25 W/㎠Pa2 이상이어도 되고, 30 W/㎠Pa2 이상이어도 된다. 또 Es 는 100 W/㎠Pa2 이하여도 되고, 70 W/㎠Pa2 이하여도 되고, 35 W/㎠Pa2 이하여도 되고, 30 W/㎠Pa2 이하여도 되고, 25 W/㎠Pa2 이하여도 된다. Es 는, 0.1 ∼ 100 W/㎠Pa2, 0.1 ∼ 70 W/㎠Pa2, 0.1 ∼ 35 W/㎠Pa2, 0.1 ∼ 30 W/㎠Pa2, 0.1 ∼ 25 W/㎠Pa2, 0.5 ∼ 100 W/㎠Pa2, 0.5 ∼ 70 W/㎠Pa2, 0.5 ∼ 35 W/㎠Pa2, 0.5 ∼ 30 W/㎠Pa2, 0.5 ∼ 25 W/㎠Pa2, 1 ∼ 100 W/㎠Pa2, 1 ∼ 70 W/㎠Pa2, 1 ∼ 35 W/㎠Pa2, 1 ∼ 30 W/㎠Pa2, 1 ∼ 25 W/㎠Pa2, 5 ∼ 100 W/㎠Pa2, 5 ∼ 70 W/㎠Pa2, 5 ∼ 35 W/㎠Pa2, 5 ∼ 30 W/㎠Pa2, 5 ∼ 25 W/㎠Pa2, 10 ∼ 100 W/㎠Pa2, 10 ∼ 70 W/㎠Pa2, 10 ∼ 35 W/㎠Pa2, 10 ∼ 30 W/㎠Pa2, 10 ∼ 25 W/㎠Pa2, 20 ∼ 100 W/㎠Pa2, 20 ∼ 70 W/㎠Pa2, 20 ∼ 35 W/㎠Pa2, 20 ∼ 30 W/㎠Pa2, 20 ∼ 25 W/㎠Pa2, 25 ∼ 100 W/㎠Pa2, 25 ∼ 70 W/㎠Pa2, 25 ∼ 35 W/㎠Pa2, 25 ∼ 30 W/㎠Pa2, 30 ∼ 100 W/㎠Pa2, 30 ∼ 70 W/㎠Pa2, 및 30 ∼ 35 W/㎠Pa2 중 어느 것이어도 된다.
필요에 따라, 제 2 박막 상에, 다른 질화물계 박막을 추가로 적층하는 공정을 마련해도 된다. 예를 들어 제 2 박막으로서 질화갈륨계 박막을 스퍼터링법으로 성막한 후에, 추가로 그 위에 질화갈륨계 박막을 MOCVD 법으로 성막해도 된다.
이와 같이 하여, 본 실시형태의 적층막 구조체가 제조된다.
실시예
본 발명을 이하의 실시예 및 비교예를 사용하여 더욱 설명한다. 그러나 본 발명은 이하의 실시예로 한정되는 것은 아니다.
[예 1]
예 1 의 적층막 구조체의 제작과 평가를 이하와 같이 하여 실시했다.
(1) 적층막 구조체의 제작
＜준비 공정＞
Si 기판으로서 n 형 Si (111) 기판 (주식회사 마츠자키 제작소, 오프각 : 없음) 을 준비하였다. 이 기판은, 그 직경이 50 ± 0.5 ㎜φ, 두께가 425 ± 25 ㎛ 이며, 저항률 1000 Ω·㎝ 이상이었다.
＜웨트 에칭 공정＞
준비한 Si 기판에 웨트 에칭 처리 (세정 처리) 를 실시하였다. 먼저 불화수소산 (칸토 화학 주식회사, Ultrapure 그레이드) 을 초순수 (칸토 화학 주식회사, Ultrapure 그레이드) 로 희석하고, 농도 5 질량％ 의 희석 불화수소산 수용액을 조정하였다. 다음으로, 조정한 희석 불화수소산 수용액에 Si 기판을 30 초간 침지하고, 이 기판을 불화수소산 수용액으로부터 끌어올렸다. 그 후, 질소 가스를 블로우하여 기판 표면에 잔존하는 액적을 제거하였다. 이로써 세정 처리를 실시한 Si 기판을 얻었다 (Ra : 0.15 ㎚). 그 후, 시간을 두지 않고, 제 1 박막의 성막 공정으로 진행하였다.
＜제 1 박막의 성막 공정＞
마그네트론 스퍼터 장치를 사용하여, 웨트 에칭 처리를 실시한 Si 기판 상에 제 1 박막을 성막하였다. 먼저 스퍼터링 타깃으로서 금속알루미늄 (Al) 타깃 (순도 99.99 질량％) 을 준비하였다. Si 기판을 이 타깃과 함께 스퍼터링 장치의 성막실 내에 배치하고, 성막실 내의 진공화를 실시하였다. 성막실 내의 진공도 (성막 전 도달 진공도) 가 1.9 × 10-6 Pa 가 된 후에, 성막을 개시하였다.
제 1 박막의 성막은 다음과 같이 하여 실시했다. 먼저 성막실 내에 대한 도입 가스를 아르곤 (유량 : 20 sccm) 만으로 하여 막두께 3 ㎚ 의 박막을 성막하였다. 이 때, 기판 온도를 300 ℃, 스퍼터 에너지 (Es) 를 20 W/㎠Pa2 로 하였다. 다음으로 도입 가스를 질소 (유량 : 3 sccm) 와 아르곤 (유량 : 17 sccm) 의 혼합 가스로 전환하여 막두께 47 ㎚ 의 박막을 성막하였다. 이 때, 기판 온도를 750 ℃, 스퍼터 에너지 (Es) 를 5 W/㎠Pa2 로 하였다. 이로써 막두께 50 ㎚ 의 질화알루미늄 박막을 성막하였다.
＜제 2 박막의 성막 공정＞
마그네트론 스퍼터 장치를 사용하여, 성막한 제 1 박막 (질화알루미늄 박막) 상에 제 2 박막을 성막하였다. 먼저 스퍼터링 타깃으로서 질화갈륨 (GaN) 타깃 (순도 99.99 질량％) 을 준비하였다. 제 1 박막을 성막한 Si 기판을 이 타깃과 함께 성막실 내에 배치하였다. 성막실 내에 대한 도입 가스를 질소 (유량 : 10 sccm) 와 아르곤 (유량 : 10 sccm) 의 혼합 가스로 하고, 기판 온도 750 ℃, 스퍼터 에너지 20 W/㎠Pa2 의 조건으로 성막을 실시하였다. 이로써 막두께 50 ㎚ 의 질화갈륨 (GaN) 박막을 성막하였다.
이와 같이 하여 Si 기판 상에 질화알루미늄 박막 (제 1 박막) 과 질화갈륨 박막 (제 2 박막) 을 형성한 적층막 구조체를 제작하였다. 또한 제 1 박막과 제 2 박막의 성막 조건의 각각을 표 1 ∼ 표 3 에도 나타낸다.
(2) 평가
얻어진 적층막 구조체의 평가를 다음과 같이 하여 실시했다.
＜구조 해석＞
Si 기판과 제 1 박막의 사이의 해석을 실시하고, 이로써 비정질층의 유무나 그 두께를 조사하였다. 해석은 다음과 같이 하여 실시했다. 먼저 적층막 구조체의 표면에 보호막으로서 카본 코트를 형성한 후에, 수속 이온 빔 (FIB) 가공을 실시하여 관찰용 시료를 제작하였다. 다음으로 전계 방출형 투과 전자 현미경 (FE-TEM ; 니혼 전자 주식회사 제조 JEM-2100 F) 을 사용하여 시료의 단면 관찰을 실시하였다. 이 때, 전자선 가속 전압은 200 ㎸ 로 하였다.
＜산소량 및 질화규소량＞
X 선 광전자 분광법 (ESCA ; Electron Spectroscopy for Chemical Analysis) 에 의해, 비정질층을 포함하는 Si 기판으로부터 10 ㎚ 이내에 있어서의 산소 함유량과 질화규소 함유량을 측정하였다. 깊이 방향의 분석을 실시함에 있어서, 아르곤 (Ar) 모노머 이온에 의해 막 시료를 이온 밀링하여 측정하였다. 측정에서는, O1s, N1s 및 Si2p 의 피크 면적을 사용하여 각 원소 (O, N, Si) 의 함유량을 산출하고, 규소 (Si), 산소 (O) 및 질소 (N) 의 합계 농도에 대한 원자 농도로서 산소량 및 질화규소량을 정량하였다. 또한 측정 조건의 상세한 것은 이하에 나타내는 바와 같이 하였다.
­X 선원 : 모노크롬 Al-Kα선 (25 W, 15 kW)
­조사 X 선 직경 : 100 ㎛ φ
­Pass Energy : 93.9 eV (O1s, N1s)
11.75 eV (Si2p)
­Step Size : 0.1 eV
＜박막의 결정성＞
X 선 회절 장치 (Bruker AXS 제조, D8 DISCOVER) 를 사용하여, 제 1 박막 및 제 2 박막의 결정성을 평가하였다. 분석은 40 ㎸, 40 ㎃ 의 조건으로, HIGH RESOLUTION 모드로 실시했다. 또 CuKα2 를 제거하기 위해서 모노크로메이터를 사용하고, ω 스캔을 실행하였다. (0002) 면의 로킹 커브를 측정하여, 반치폭 (FWHM) 을 구하고, 이것을 박막의 결정성의 지표로 하였다. 또한 분석 조건의 상세한 것은 이하에 나타내는 바와 같이 하였다.
­선원 : CuKα선 (λ = 0.15418 ㎚)
­모노크로메이터 : Ge (220)
­패스 파인더 : Crystal3B
­측정 모드 : ω 스캔
­측정 간격 : 0.01°
(반가폭 0.1°이하의 경우에는 0.0005°)
­계측 시간 : 0.5 초
­측정 범위 : ω = 0° ∼ 35°
＜질화갈륨 박막의 극성 및 결정성＞
비행 시간형 원자 산란 표면 분석 장치 (주식회사 파스칼, TOFLAS-3000) 를 사용하여, 질화갈륨 박막의 극성 및 결정상을 평가하였다. 적층막 구조체를 그 성막면이 상면이 되도록 장치에 세트하여, 측정을 실시하였다. 측정에 의해 얻어진 극점도를, 시뮬레이션에 의해 얻어진 표층 4 층까지의 각 결정상 및 극성의 극점도와 비교함으로써, 질화갈륨 박막의 극성 및 결정상을 판단하였다. 또한 측정 조건의 상세한 것은 이하에 나타내는 바와 같이 하였다.
­프로브 : He (원자 산란)
­에너지 : 3 keV
­빔원-타깃간 거리 : 805 ㎜
­타깃-검출기간 거리 : 395 ㎜
­분석실 진공도 : 2 × 10-3 Pa 이하
＜적층막 구조체의 표면 조도＞
적층막 구조체 표면의 산술 평균 조도 (Ra) 를 측정하였다. 측정은, 주사형 프로브 현미경 (Bruker AXS, NanoScopeIIIa) 을 사용하고, 태핑 모드 AFM 으로 2 ㎛ × 2 ㎛ 의 시야로 실시하였다.
[예 2 및 예 3]
제 1 박막과 제 2 박막의 성막 조건을 표 1 ∼ 표 3 에 나타내는 바와 같이 하였다. 그 이외에는 예 1 과 동일하게 하여 적층막 구조체의 제작 및 평가를 실시하였다.
[예 4]
웨트 에칭 처리시에 Si 기판의 침지 시간을 5 초간으로 하고, 제 1 박막과 제 2 박막의 성막 조건을 표 1 ∼ 표 3 에 나타내는 바와 같이 하였다. 그 이외에는 예 1 과 동일하게 하여 적층막 구조체의 제작 및 평가를 실시하였다.
[예 5]
제 1 질화물계 박막의 성막시에 초기 이후의 성막을 500 ℃ 에서 3 ㎚, 750 ℃ 에서 44 ㎚ 로 하고, 제 2 질화물계 박막의 성막 조건을 표 3 에 나타내는 바와 같이 하였다. 그 이외에는 예 1 과 동일하게 하여 적층막 구조체의 제작 및 평가를 실시하였다.
[예 6 ∼ 예 17]
제 1 박막과 제 2 박막의 성막 조건을 표 1 ∼ 표 3 에 나타내는 바와 같이 하였다. 그 이외에는 예 1 과 동일하게 하여 적층막 구조체의 제작 및 평가를 실시하였다.
[예 18 (비교)]
웨트 에칭 처리시에 Si 기판의 침지 시간을 2 초간으로 하고, 제 1 박막과 제 2 박막의 성막 조건을 표 1 ∼ 표 3 에 나타내는 바와 같이 하였다. 그 이외에는 예 1 과 동일하게 하여 적층막 구조체의 제작 및 평가를 실시하였다.
[예 19 (비교)]
제 1 박막과 제 2 박막의 성막 조건을 표 1 ∼ 표 3 에 나타내는 바와 같이 하였다. 그 이외에는 예 1 과 동일하게 하여 적층막 구조체의 제작 및 평가를 실시하였다.
[예 20 (비교)]
웨트 에칭 처리 후, 대기 분위기하에서 1 일 보관하고, 또한 제 1 박막과 제 2 박막의 성막을 실시하였다. 제 1 박막과 제 2 박막의 성막 조건은 표 1 ∼ 표 3 에 나타내는 바와 같이 하였다. 그 이외에는 예 1 과 동일하게 하여 적층막 구조체의 제작 및 평가를 실시하였다.
[예 21 ∼ 예 25 (비교)]
제 1 박막과 제 2 박막의 성막 조건을 표 1 ∼ 표 3 에 나타내는 바와 같이 하였다. 그 이외에는 예 1 과 동일하게 하여 적층막 구조체의 제작 및 평가를 실시하였다.
(3) 결과
예 1 ∼ 예 25 에 대해 얻어진 평가 결과를 표 4 에 나타낸다. 또한 예 1 ∼ 예 17 은 실시예이고, 예 18 ∼ 예 25 는 비교예이다.
표 4 에 나타내는 바와 같이, 실시예인 예 1 ∼ 예 17 의 샘플은, 비정질층의 두께가 0.9 ㎚ 이하로 작았다. 또 반치 전체폭 (FWHM) 이 0.98°이하로 작고, 산술 평균 조도 (Ra) 가 8.1 ㎚ 이하로 작았다. 이것으로부터 예 1 ∼ 예 17 에서는, 고평탄·결정성이며 또한 육방정을 갖는 Ga 극성의 질화갈륨 박막 (질화물계 박막) 의 제작에 성공하였다.
이에 비하여, 비교예인 예 18 ∼ 예 20 의 샘플은, 비정질층의 두께가 2.0 ㎚ 로 컸다. 그 때문에 반치 전체폭 (FWHM) 및 산술 평균 조도 (Ra) 가 커, 결정성 및 표면 평탄성이 열등하였다. 예를 들어 Si 기판의 침지 시간이 2 초간인 예 18 에서는, Si 기판과 제 1 박막의 사이에 자연 산화막이라고 생각되는 비결정질이 2.0 ㎚ 잔존하여, 원하는 특성의 막을 얻을 수 없었다. 아르곤 및 질소로 10 초간의 성막을 실시한 예 19 에서는, Si 기판과 제 1 박막의 사이에 가스중 불순물에 기인하는 산화막이라고 생각되는 비결정질이 2.0 ㎚ 잔존하여, 원하는 특성의 막을 얻을 수 없었다. 제 1 박막의 성막 전에 1 일 대기 분위기하에서 보관한 예 20 도 마찬가지로, 대기중 불순물에 기인하는 자연 산화막이라고 생각되는 비결정질이 2.0 ㎚ 잔존하여, 원하는 특성의 막을 얻을 수 없었다. 제 1 박막, 및 제 2 박막을 성막할 때의 스퍼터 에너지 (Es) 를 200 W/㎠Pa2 로 한 예 21 이나, 제 1 박막의 막두께를 10 ㎚ 로 한 예 22 에서는, 원하는 특성의 막을 얻을 수 없었다. 제 1 박막의 성막 전의 도달 진공도를 2.3 × 10-4 Pa 로 한 예 23 에서는, Si 표면으로부터 10 ㎚ 이내에 있어서의 산소량이 많아, 원하는 특성의 막을 얻을 수 없었다. 제 1 박막의 스퍼터 에너지 (Es) 를 0.05 W/㎠Pa2 로 한 예 24 나, 제 2 박막의 스퍼터 에너지 (Es) 를 0.03 W/㎠Pa2 로 한 예 25 에서는, 원하는 특성의 막을 얻을 수 없었다.
Figure pct00001
Figure pct00002
Figure pct00003
Figure pct00004

Claims (15)

  1. Si (111) 기판과,
    상기 Si (111) 기판 상에 형성된, 질화물계 재료 및/또는 알루미늄으로 이루어지는 제 1 박막과,
    상기 제 1 박막 상에 형성된, 질화물계 재료로 이루어지는 제 2 박막을 구비하는 적층막 구조체로서,
    상기 Si (111) 기판 상에 두께가 0 ㎚ 이상 1.0 ㎚ 미만인 비층 결정이 존재하고, 상기 적층막 구조체의 표면의 (0002) 면의 로킹 커브의 반치폭 (FWHM) 이 1.50°이하인, 적층막 구조체.
  2. 제 1 항에 있어서,
    상기 비정질층의 두께가 0 ㎚ 이며, 상기 제 1 박막이 다른 층을 개재하지 않고 상기 Si (111) 기판과 직접적으로 접하고 있는, 적층막 구조체.
  3. 제 2 항에 있어서,
    상기 Si (111) 기판 표면으로부터 10 ㎚ 이내에 있어서의 산소 함유량이 5 at％ 이하인, 적층막 구조체.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 Si (111) 기판 표면으로부터 10 ㎚ 이내에 있어서의 질화규소 함유량이 5 at％ 이하인, 적층막 구조체.
  5. 제 1 항에 있어서,
    상기 비정질층의 두께가 0 ㎚ 초과 1.0 ㎚ 미만인, 적층막 구조체.
  6. 제 5 항에 있어서,
    상기 Si (111) 기판 표면으로부터 10 ㎚ 이내의 질화규소 함유량이 5 at％ 이하인, 적층막 구조체.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 적층막 구조체의 표면의 산술 평균 조도 (Ra) 가 10.0 ㎚ 이하인, 적층막 구조체.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 1 박막이 질화알루미늄 박막이며, 상기 제 2 박막이 질화갈륨 박막인, 적층막 구조체.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 구조체는, 그 최표면이 육방정 질화갈륨층으로 구성되고, 상기 질화갈륨층의 표면이 갈륨 (Ga) 극성인, 적층막 구조체.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 기재된 적층막 구조체를 구비한 반도체 소자.
  11. 제 10 항에 기재된 반도체 소자를 포함하는 전자 기기.
  12. 제 1 항 내지 제 9 항 중 어느 한 항에 기재된 적층막 구조체의 제조 방법으로서, 이하의 공정 :
    Si (111) 기판을 준비하는 공정과,
    상기 Si (111) 기판을 세정액에 침지하는 공정과,
    침지 후의 상기 Si (111) 기판 상에, 스퍼터링법에 의해 제 1 박막을 성막하는 공정과,
    상기 제 1 박막 상에, 스퍼터링법에 의해 제 2 박막을 성막하는 공정을 포함하고,
    상기 제 1 박막을 성막할 때, 식 : Es = [투입 전력 밀도 (단위 : W/㎠)]/[도입 가스 압력 (단위 : Pa)]2 로 나타내는 스퍼터 에너지 (Es) 를 0.1 W/㎠Pa2 이상 150 W/㎠Pa2 이하로 하고,
    상기 제 2 박막을 성막할 때, 식 : Es = [투입 전력 밀도 (단위 : W/㎠)]/[도입 가스 압력 (단위 : Pa)]2 로 나타내는 스퍼터 에너지 (Es) 를 0.04 W/㎠Pa2 이상 150 W/㎠Pa2 이하로 하는, 방법.
  13. 제 12 항에 있어서,
    상기 제 1 박막을 성막할 때, 성막 직전의 성막 장치 내의 진공도를 1 × 10-4 Pa 이하로 하는, 방법.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 제 1 박막을 성막할 때, 성막실 내에 아르곤 가스만을 도입하여 막두께 1 ∼ 10 ㎚ 의 박막을 성막하고, 그 후, 성막실 내에 질소를 포함한 가스를 도입하여 성막을 속행하는, 방법.
  15. 제 12 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 제 1 박막의 막두께가 20 ㎚ 이상인, 방법.
KR1020227015088A 2019-10-31 2020-10-27 적층막 구조체 및 그 제조 방법 KR20220092518A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2019198886 2019-10-31
JPJP-P-2019-198886 2019-10-31
JPJP-P-2020-140980 2020-08-24
JP2020140980A JP2021075779A (ja) 2019-10-31 2020-08-24 積層膜構造体及びその製造方法
PCT/JP2020/040216 WO2021085411A1 (ja) 2019-10-31 2020-10-27 積層膜構造体及びその製造方法

Publications (1)

Publication Number Publication Date
KR20220092518A true KR20220092518A (ko) 2022-07-01

Family

ID=75715995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227015088A KR20220092518A (ko) 2019-10-31 2020-10-27 적층막 구조체 및 그 제조 방법

Country Status (4)

Country Link
EP (1) EP4052899A4 (ko)
KR (1) KR20220092518A (ko)
CN (1) CN114651084A (ko)
WO (1) WO2021085411A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04164895A (ja) 1990-10-25 1992-06-10 Nichia Chem Ind Ltd 半導体結晶膜の成長方法
JP2013227198A (ja) 2012-03-26 2013-11-07 Ulvac Japan Ltd 窒化ガリウム膜の形成方法、及び、窒化ガリウム膜の形成装置
JP2014159368A (ja) 2010-12-20 2014-09-04 Tosoh Corp 窒化ガリウム焼結体または窒化ガリウム成形体ならびにそれらの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
JP3867161B2 (ja) * 2002-09-20 2007-01-10 独立行政法人物質・材料研究機構 薄膜素子
JPWO2007129773A1 (ja) * 2006-05-10 2009-09-17 昭和電工株式会社 Ｉｉｉ族窒化物化合物半導体積層構造体
US8648481B2 (en) 2006-06-10 2014-02-11 Star Sailor Energy, Inc. Wind generator with energy enhancer element for providing energy at no wind and low wind conditions
JP4189842B2 (ja) * 2006-06-21 2008-12-03 独立行政法人物質・材料研究機構 薄膜素子の製造方法
JP2008091470A (ja) * 2006-09-29 2008-04-17 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP5324110B2 (ja) * 2008-01-16 2013-10-23 国立大学法人東京農工大学 積層体およびその製造方法
JP2010040867A (ja) * 2008-08-06 2010-02-18 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
JP5117596B2 (ja) * 2011-05-16 2013-01-16 株式会社東芝 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法
DE102011114670A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
CN104603913B (zh) * 2012-06-26 2018-01-05 佳能安内华股份有限公司 外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置
EP2927934B1 (en) * 2014-03-31 2017-07-05 Flosfia Inc. Crystalline multilayer structure and semiconductor device
JP6740623B2 (ja) * 2015-04-24 2020-08-19 東ソー株式会社 窒化ガリウム系膜ならびにその製造方法
JP7031181B2 (ja) * 2016-09-13 2022-03-08 東ソー株式会社 窒化ガリウム系膜ならびにその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04164895A (ja) 1990-10-25 1992-06-10 Nichia Chem Ind Ltd 半導体結晶膜の成長方法
JP2014159368A (ja) 2010-12-20 2014-09-04 Tosoh Corp 窒化ガリウム焼結体または窒化ガリウム成形体ならびにそれらの製造方法
JP2013227198A (ja) 2012-03-26 2013-11-07 Ulvac Japan Ltd 窒化ガリウム膜の形成方法、及び、窒化ガリウム膜の形成装置

Also Published As

Publication number Publication date
CN114651084A (zh) 2022-06-21
EP4052899A1 (en) 2022-09-07
WO2021085411A1 (ja) 2021-05-06
EP4052899A4 (en) 2023-01-18

Similar Documents

Publication Publication Date Title
JP5451280B2 (ja) ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
KR101556054B1 (ko) AlzGa1-zN 층을 갖는 반도체 웨이퍼 및 이를 제조하는 방법
KR101669259B1 (ko) 적층체의 제조방법
Li et al. Nucleation layer design for growth of a high-quality AlN epitaxial film on a Si (111) substrate
WO2005112079A1 (ja) 酸化ガリウム単結晶複合体及びその製造方法並びに酸化ガリウム単結晶複合体を用いた窒化物半導体膜の製造方法
US6306675B1 (en) Method for forming a low-defect epitaxial layer in the fabrication of semiconductor devices
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
KR101928645B1 (ko) 수소화물 기상증착법(hvpe)을 이용한 질화갈륨 기판의 제조 방법
Tungasmita et al. Enhanced quality of epitaxial AlN thin films on 6H–SiC by ultra-high-vacuum ion-assisted reactive dc magnetron sputter deposition
WO2009119159A1 (ja) 光デバイス用基板及びその製造方法
JP5439675B2 (ja) 窒化物半導体形成用基板及び窒化物半導体
KR20220092518A (ko) 적층막 구조체 및 그 제조 방법
JP5129186B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法
JP2004051446A (ja) 酸化物単結晶薄膜形成方法および半導体薄膜形成方法
JP2021075779A (ja) 積層膜構造体及びその製造方法
JP2005203666A (ja) 化合物半導体デバイスの製造方法
KR101041659B1 (ko) 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
WO2022215670A1 (ja) 積層膜構造体及びその製造方法
KR101967716B1 (ko) 질화갈륨 웨이퍼의 제조방법
KR20160121424A (ko) 기상 성장 방법
Järrendahl et al. Growth of highly (0001)-oriented aluminum nitride thin films with smooth surfaces on silicon carbide by gas-source molecular beam epitaxy
JP2016533643A (ja) 半導体ウェハおよび半導体ウェハを製造するための方法
JP5831763B2 (ja) 窒化物半導体自立基板の製造方法
JP2022124012A (ja) 半導体基板及び窒化物半導体