KR20220041741A - 프린트 배선 기판의 표면 처리 방법, 및 프린트 배선 기판의 제조 방법 - Google Patents

프린트 배선 기판의 표면 처리 방법, 및 프린트 배선 기판의 제조 방법 Download PDF

Info

Publication number
KR20220041741A
KR20220041741A KR1020210122912A KR20210122912A KR20220041741A KR 20220041741 A KR20220041741 A KR 20220041741A KR 1020210122912 A KR1020210122912 A KR 1020210122912A KR 20210122912 A KR20210122912 A KR 20210122912A KR 20220041741 A KR20220041741 A KR 20220041741A
Authority
KR
South Korea
Prior art keywords
wiring board
printed wiring
mass
water
group
Prior art date
Application number
KR1020210122912A
Other languages
English (en)
Inventor
야스타카 오가와
카즈타카 나카나미
Original Assignee
가부시키가이샤 다무라 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 다무라 세이사쿠쇼 filed Critical 가부시키가이샤 다무라 세이사쿠쇼
Publication of KR20220041741A publication Critical patent/KR20220041741A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명의 프린트 배선 기판의 표면 처리 방법은 수용성 프리플럭스를 사용하여 프린트 배선 기판의 전극 패드 상에 보호 피막을 형성하는 수용성 프리플럭스 처리 공정과, 상기 프린트 배선 기판의 일방의 면의 전극 패드 상에 땜납 범프를 형성하는 땜납 범프 형성 공정과, 상기 프린트 배선 기판을 플럭스 세정제로 세정하는 플럭스 세정 공정을 구비하는 프린트 배선 기판의 제조 방법에 있어서의 표면 처리 방법이다. 상기 수용성 프리플럭스 처리 공정 전에는 상기 프린트 배선 기판에 대해 (A) 아민 화합물을 함유하는 전처리액을 접촉시키는 전처리 공정을 더 구비하는 것을 특징으로 한다.

Description

프린트 배선 기판의 표면 처리 방법, 및 프린트 배선 기판의 제조 방법{METHOD FOR SURFACE TREATING PRINTED WIRING BOARD, AND METHOD FOR MANUFACTURING PRINTED WIRING BOARD}
본 발명은 프린트 배선 기판의 표면 처리 방법, 및 프린트 배선 기판의 제조 방법에 관한 것이다.
프린트 배선 기판은, 예를 들면 반도체 패키지 용도의 인터포저 기판(경우에 따라, 반도체용 기판이라고도 함)에도 사용된다. 이 인터포저 기판의 전극 패드에는 통상 전극 패드의 표면의 산화를 방지하기 위해서, 전극 패드의 표면에 도금 처리가 실시되어 있다. 그러나, 도금 처리에는 귀금속을 사용하기 때문에 비용이 높아진다고 하는 문제가 있다. 그래서, 통상의 프린트 배선 기판에 있어서는 도금 처리 대신에, 수용성 프리플럭스에 의해 배선의 표면에 보호 피막을 형성하는 방법이 채용되어 있다(예를 들면, 문헌 1(일본 특허 공개 평6-322551호 공보)).
인터포저 기판에 있어서, 도금 처리 대신에 문헌 1에 기재된 바와 같은 수용성 프리플럭스에 의해 전극 패드의 표면에 보호 피막을 형성하는 경우, 다음과 같은 문제가 있다. 즉, 반도체 패키지를 제작하는 경우에는 인터포저 기판에 칩을 접착하고, 그 후 밀봉한다. 이 경우, 인터포저 기판에는 일방의 면에 땜납 범프가 형성되고, 이 땜납 범프에 의해 칩이 접착된다. 칩이 접착된 후에는 땜납 범프를 형성했을 때에 생긴 플럭스 잔류물을 플럭스 세정제에 의해 제거한다. 이 때에, 인터포저 기판의 타방의 면(전극 패드의 표면의 산화를 억제하고 싶은 면)에 형성된 보호 피막도 플럭스 세정제에 의해 제거되어 버린다. 이 때, 보호 피막이 불균일하게 용해되어 전극 패드의 표면에 색 불균일이 발생한다고 하는 문제가 있다.
본 발명은 보호 피막의 형성 후에 플럭스 세정제에 의해 프린트 배선 기판을 세정하는 경우에 있어서도, 전극 패드의 표면의 색 불균일을 충분하게 억제할 수 있는 프린트 배선 기판의 표면 처리 방법, 및 프린트 배선 기판의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 형태에 의하면, 수용성 프리플럭스를 이용하여, 프린트 배선 기판의 전극 패드 상에 보호 피막을 형성하는 수용성 프리플럭스 처리 공정과, 상기 프린트 배선 기판의 일방의 면의 전극 패드 상에 솔더 페이스트를 도포하고, 리플로우 처리를 행해서 땜납 범프를 형성하는 땜납 범프 형성 공정과, 상기 프린트 배선 기판을 플럭스 세정제로 세정하는 플럭스 세정 공정을 구비하는 프린트 배선 기판의 제조 방법에 있어서의 프린트 배선 기판의 표면 처리 방법으로서, 상기 수용성 프리플럭스 처리 공정 전에는 상기 프린트 배선 기판에 대해 (A) 아민 화합물을 함유하는 전처리액을 접촉시키는 전처리 공정을 더 구비하고, 상기 수용성 프리플럭스 처리 공정에서는 하기 일반식(1)으로 나타내어지는 화합물을 함유하는 수용성 프리플럭스를 사용하고, 또한 상기 프린트 배선 기판의 타방의 면에는 상기 수용성 프리플럭스 처리 공정 및 상기 플럭스 세정 공정의 양쪽이 실시되는 프린트 배선 기판의 표면 처리 방법이 제공된다.
Figure pat00001
일반식(1) 중, X 및 Y는 각각 동일해도 좋고 달라도 좋고, 탄소수 1∼7개의 직쇄 또는 분기쇄의 알킬기, 할로겐 원자, 아미노기, 디저급 알킬아미노기, 히드록시기, 저급 알콕시기, 시아노기, 아세틸기, 벤조일기, 카르바모일기, 포르밀기, 카르복실기, 저급 알콕시카르보닐기 및 니트로기로 이루어지는 군으로부터 선택되는 적어도 하나를 나타내고, n은 0∼4의 정수를 나타내고, m은 0∼10의 정수를 나타내고, p는 0∼4의 정수를 나타내고, 또한 X 및 Y 중 적어도 1개는 할로겐 원자이고, 상기 할로겐 원자는 염소 원자, 브롬 원자 또는 요오드 원자이다.
본 발명의 일 형태에 의한 프린트 배선 기판의 표면 처리 방법에 있어서는 상기 (A) 아민 화합물은 상기 전처리액 100질량%에 대하여, 0.01질량% 이상 1질량% 이하의 (A1) 이미다졸 화합물, 및 0.01질량% 이상 1질량% 이하의 (A2) 알칸올아민을 함유하는 것이 바람직하다.
본 발명의 일 형태에 의한 프린트 배선 기판의 표면 처리 방법에 있어서는 상기 (A) 아민 화합물은 상기 전처리액 100질량%에 대하여, 0.01질량% 이상 1질량% 이하의 벤즈이미다졸류, 및 0.01질량% 이상 1질량% 이하의 (A2) 알칸올아민을 함유하는 것이 바람직하다.
본 발명의 일 형태에 의한 프린트 배선 기판의 표면 처리 방법에 있어서는 상기 (A) 아민 화합물은 (A1) 이미다졸 화합물, 및 (A2) 알칸올아민의 양쪽을 함유하는 것이 바람직하다.
본 발명의 일 형태에 의하면, 상기 본 발명의 일 형태에 의한 프린트 배선 기판의 표면 처리 방법이 실시되는 프린트 배선 기판의 제조 방법이 제공된다.
본 발명에 의하면, 보호 피막의 형성 후에 플럭스 세정제에 의해 프린트 배선 기판을 세정하는 경우에 있어서도, 전극 패드의 표면의 색 불균일을 충분히 억제할 수 있는 프린트 배선 기판의 표면 처리 방법, 및 프린트 배선 기판의 제조 방법을 제공할 수 있다.
도 1a∼도 1f는 본 실시형태의 프린트 배선 기판(반도체 패키지용)의 제조 방법을 설명하기 위한 설명도이다.
도 2는 플럭스 세정 후의 전극 패드에 있어서의 색 불균일의 평가 기준을 나타내는 사진이다.
본 실시형태의 프린트 배선 기판의 표면 처리 방법은 이하 설명하는 전처리액을 프린트 배선 기판에 접촉시키는 전처리 공정과, 이하 설명하는 수용성 프리플럭스를 이용하여, 프린트 배선 기판의 전극 패드 상에 보호 피막을 형성하는 수용성 프리플럭스 처리 공정과, 프린트 배선 기판을 플럭스 세정제로 세정하는 플럭스 세정 공정을 구비하는 방법이다.
[전처리액]
먼저, 본 실시형태의 프린트 배선 기판의 표면 처리 방법에 사용하는 전처리액에 대해서 설명한다.
전처리액은 (A) 아민 화합물을 함유하는 것이다. 또한, 전처리액에 있어서 (A) 성분, 및 이하 설명하는 성분 이외의 잔부는 물이다.
[(A) 성분]
본 실시형태에 사용되는 (A) 아민 화합물로서는 (A1) 이미다졸 화합물, 및 (A2) 알칸올아민 등이 예시된다. 또한, 색 불균일의 억제의 관점에서 (A1) 성분 및 (A2) 성분의 양쪽을 함유하는 것이 바람직하다.
(A1) 성분으로서는, 이미다졸류, 및 벤즈이미다졸류 등이 예시된다. 이들 중에서도, 색 불균일의 억제의 관점에서 벤즈이미다졸류가 바람직하다. 또한, 이것들은 1종을 단독으로 사용해도 좋고, 2종 이상을 혼합해서 사용해도 좋다.
이미다졸류로서는 공지의 이미다졸류를 적당히 사용할 수 있다.
이미다졸류로서는 2-페닐이미다졸, 2-메틸이미다졸, 2-에틸이미다졸, 2-운데실이미다졸, 및 2-에틸-4-메틸이미다졸 등이 예시된다. 이들 중에서도, 색 불균일의 억제의 관점에서 2-메틸이미다졸, 2-에틸이미다졸이 바람직하다.
벤즈이미다졸류로서는 공지의 벤즈이미다졸류를 적당히 사용할 수 있다. 벤즈이미다졸류로서는 벤즈이미다졸, 및 2-펜틸-1H-벤즈이미다졸 등이 예시된다. 이들 중에서도, 색 불균일의 억제의 관점에서 벤즈이미다졸이 바람직하다.
(A1) 성분의 배합량으로서는 색 불균일의 더한 억제의 관점에서 전처리액 100질량%에 대하여, 0.01질량% 이상 1질량% 이하인 것이 바람직하고, 0.05질량% 이상 0.5질량% 이하인 것이 보다 바람직하고, 0.1질량% 이상 0.3질량% 이하인 것이 특히 바람직하다. 또한, 피막두께의 관점에서는 (A1) 성분의 배합량은 전처리액 100질량%에 대하여, 0.5질량% 이상인 것이 바람직하고, 0.8질량% 이상 1.5질량% 이하인 것이 보다 바람직하다. 즉, (A1) 성분의 배합량은 전처리액 100질량%에 대하여, 0.01질량% 이상 1.5질량% 이하이면 좋다.
(A2) 성분으로서는 에탄올아민, 헵타미놀, 프로판올아민, 메탄올아민, 디메틸에탄올아민, N-메틸에탄올아민, 및 트리이소프로판올아민 등이 예시된다. 이들 중에서도, 색 불균일의 억제의 관점에서 트리이소프로판올아민이 바람직하다. 또한, 이것들은 1종을 단독으로 이용해도 좋고, 2종 이상을 혼합해서 사용해도 좋다.
(A2) 성분의 배합량으로서는, 색 불균일의 더한 억제의 관점에서 전처리액 100질량%에 대하여, 0.01질량% 이상 1질량% 이하인 것이 바람직하고, 0.05질량% 이상 0.5질량% 이하인 것이 보다 바람직하다.
[(B) 성분]
본 실시형태에 있어서는 (A) 성분을 수용화시킨다고 하는 관점에서, (B) 유기용제를 함유하는 것이 바람직하다.
(B) 성분으로서는 메탄올, 에탄올, 이소프로판올, 및 아세톤 등이 예시된다. 이들 중에서도, 용해성의 관점에서 이소프로판올이 바람직하다. 이것들은 1종을 단독으로 사용해도 좋고, 2종 이상을 혼합해서 사용해도 좋다.
(B) 성분의 배합량으로서는 용해성의 관점에서 전처리액 100질량%에 대하여, 0.5질량% 이상 20질량% 이하인 것이 바람직하고, 1질량% 이상 15질량% 이하인 것이 보다 바람직하고, 5질량% 이상 15질량% 이하인 것이 특히 바람직하다.
[(C) 성분]
본 실시형태에 있어서는, (A) 성분을 수용화시킨다고 하는 관점에서 (C) 암모늄염을 함유하는 것이 바람직하다.
(C) 성분으로서는 아세트산암모늄, 및 염화암모늄 등이 예시된다. 이들 중에서도, 용해성의 관점에서 아세트산암모늄이 바람직하다. 이것들은 1종을 단독으로 사용해도 좋고, 2종 이상을 혼합해서 사용해도 좋다.
(C) 성분의 배합량으로서는 용해성의 관점에서 전처리액 100질량%에 대하여, 0.01질량% 이상 10질량% 이하인 것이 바람직하고, 0.05질량% 이상 5질량% 이하인 것이 보다 바람직하다.
[다른 성분]
본 실시형태에 사용하는 전처리액은, 예를 들면 pH를 조정하기 위해서 pH 조정제를 더 함유하고 있어도 좋다. 또한, 전처리액의 pH는 7 이상인 것이 바람직하고, 8 이상인 것이 보다 바람직하다.
pH 조정제로서는 암모니아 등이 예시된다.
[수용성 프리플럭스]
이어서, 본 발명의 프린트 배선 기판의 표면 처리 방법에 사용하는 수용성 프리플럭스에 대해서 설명한다.
수용성 프리플럭스는 (X) 하기 일반식(1)으로 나타내어지는 화합물을 함유하는 것이다. 또한, 수용성 프리플럭스에 있어서, (X) 성분 및 이하 설명하는 성분 이외의 잔부는 물이다.
[(X) 성분]
본 실시형태에 사용하는 (X) 성분은 하기 일반식(1)으로 나타내어지는 화합물이다. 이 (X) 성분에 의하면, 보호 피막의 형성 후에 플럭스 세정제에 의해 프린트 배선 기판을 세정하는 경우에 있어서도, 전극 패드의 표면의 산화를 충분히 억제할 수 있다.
Figure pat00002
일반식(1)에 있어서, X 및 Y는 각각 동일해도 좋고 달라도 좋고, 탄소수 1∼7개의 직쇄 또는 분기쇄의 알킬기, 할로겐 원자, 아미노기, 디저급 알킬아미노기, 히드록시기, 저급 알콕시기, 시아노기, 아세틸기, 벤조일기, 카르바모일기, 포르밀기, 카르복실기, 저급 알콕시카르보닐기 및 니트로기 이루어지는 군으로부터 선택되는 적어도 하나를 나타낸다. 또한, n은 0∼4의 정수를 나타내고, m은 0∼10의 정수를 나타내고, p는 0∼4의 정수를 나타낸다.
그리고, 본 실시형태에 있어서는 X 및 Y 중 적어도 1개는 할로겐 원자이고, 이 할로겐 원자는 염소 원자, 브롬 원자 또는 요오드 원자인 것이 필요하다. X 및 Y 중에 이들 할로겐 원자가 존재하지 않는 경우에는, 보호 피막의 플럭스 세정액 에 대한 내성이 불충분해지고, 전극 패드의 표면의 산화를 억제할 수 없다. 또한, 전극 패드가 땜납 젖음성의 관점에서 할로겐 원자는 염소 원자인 것이 보다 바람직하다.
일반식(1)에 있어서, X 및 Y 중 1개 또는 2개는 할로겐 원자인 것이 바람직하다. X 및 Y 중 3개 이상이 할로겐 원자인 경우에는 화합물의 용해성이 저하되는 경향이 있고, 수용성 프리플럭스의 안정성이 저하되는 경향이 있다.
또한, 일반식(1)에 있어서, Y 중 적어도 1개는 할로겐 원자인 것이 바람직하다. 일반식(1)에 있어서의 Y쪽에 할로겐 원자가 존재하는 쪽이 전극 패드가 땜납 젖음성이 향상되는 경향이 있다.
일반식(1)으로 나타내어지는 화합물로서는 2-(4-클로로벤질)벤즈이미다졸, 2-(3,4-디클로로벤질)벤즈이미다졸, 4-클로로-2-(3-페닐프로필)벤즈이미다졸, 6-클로로-2-{(2-니트로페닐)에틸}벤즈이미다졸, 및 6-카르보에톡시-2-(3-브로모벤질)벤즈이미다졸 등이 예시된다. 이들 중에서도, 전극 패드의 표면의 산화 억제의 관점에서 2-(4-클로로벤질)벤즈이미다졸, 2-(3,4-디클로로벤질)벤즈이미다졸, 4-클로로-2-(3-페닐프로필)벤즈이미다졸이 보다 바람직하다.
일반식(1)으로 나타내어지는 화합물의 배합량은 수용성 프리플럭스 100질량%에 대하여, 0.01질량% 이상 10질량% 이하인 것이 바람직하고, 0.05질량% 이상 5질량% 이하인 것이 보다 바람직하다. 배합량을 상기 하한 이상으로 함으로써, 방청막 등의 도막을 형성하기 쉬워진다. 또한, 배합량이 상기 상한을 초과하면, 불용해분이 많아지기 쉬워지는 경향이 있고, 경제적으로도 바람직하지 않다.
[(Y) 성분]
본 실시형태에 있어서는 (X) 성분을 수용화시킨다고 하는 관점에서 (Y) 유기산을 함유하는 것이 바람직하다.
(Y) 성분으로서는 포름산, 아세트산, 프로피온산, 부탄산, 글리콜산, 주석산, 락트산, 클로로아세트산, 디클로로아세트산, 트리클로로아세트산, 브로모아세트산, 및 메톡시아세트산 등이 예시된다. 이들 중에서도, 포름산, 아세트산을 사용하는 것이 바람직하다. 또한, 이들은 1종을 단독으로 사용해도 좋고, 2종 이상을 혼합해서 사용해도 좋다.
유기산의 배합량으로서는 수용성 프리플럭스 100질량%에 대하여, 1질량% 이상 40질량% 이하인 것이 바람직하다.
[유기용제]
본 실시형태에 있어서는 (X) 성분을 수용화시킨다고 하는 관점에서 유기용제를 함유하고 있어도 좋다.
유기용제로서는 메탄올, 에탄올, 및 아세톤 등이 예시된다. 이들 유기용제는 1종을 단독으로 사용해도 좋고, 2종 이상을 혼합해서 사용해도 좋다.
유기용제의 배합량은 수용성 프리플럭스 100질량%에 대하여, 1질량% 이상 40질량% 이하인 것이 바람직하다.
[다른 성분]
본 실시형태에 사용하는 수용성 프리플럭스는 구리와의 착체 피막 형성 조제를 더 함유해도 좋다. 단, 구리와의 착체 피막 형성 조제를 첨가하면 조건에 따라서는 기판의 도금 상에도 피막을 형성하여 도금의 변색이 발생되는 경우가 있으므로 주의가 필요하다.
착체 피막 형성 조제로서는 포름산구리, 염화제1구리, 염화제2구리, 옥살산구리, 아세트산구리, 수산화구리, 탄산구리, 인산구리, 황산구리, 포름산망간, 염화망간, 옥살산망간, 황산망간, 아세트산아연, 아세트산납, 아세트산니켈, 아세트산바륨, 수소화아연, 염화제1철, 염화제2철, 산화제1철, 산화제2철, 요오드화구리, 브롬화제1구리, 및 브롬화제2구리 등의 금속 화합물이 예시된다. 이들 착체 피막 형성 조제는 1종을 단독으로 사용해도 좋고, 2종 이상을 혼합해서 사용해도 좋다.
착체 피막 형성 조제의 배합량은 수용성 프리플럭스 100질량%에 대하여, 0.01질량% 이상 10질량% 이하인 것이 바람직하고, 0.05질량% 이상 5질량% 이하인 것이 보다 바람직하다.
본 실시형태에 사용하는 수용성 프리플럭스에는 금속 화합물로부터 분리하는 금속 이온에 대한 염기를 더 함유하는 완충액을 병용해도 좋다.
완충액 중의 염기로서는 암모니아, 디에틸아민, 트리에틸아민, 디에탄올아민, 트리에탄올아민, 모노에탄올아민, 디메틸에탄올아민, 디에틸에탄올아민, 이소프로필에탄올아민, 수산화나트륨, 및 수산화칼륨 등이 예시된다.
본 실시형태에 사용하는 수용성 프리플럭스는 납땜 특성을 향상시킨다고 하는 관점에서 할로겐 화합물을 더 함유해도 좋다.
할로겐 화합물로서는 요오드화칼륨, 브롬화칼륨, 요오드화아연, 브롬화아연, 브롬화프로피온산, 및 요오드프로피온산 등이 예시된다. 이들 할로겐 화합물은 1종을 단독으로 사용해도 좋고, 2종 이상을 혼합해서 사용해도 좋다.
할로겐 화합물의 배합량은 수용성 프리플럭스 100질량%에 대하여, 0.01질량% 이상 10질량% 이하인 것이 바람직하고, 0.05질량% 이상 5질량% 이하인 것이 보다 바람직하다.
[프린트 배선 기판의 표면 처리 방법 및 프린트 배선 기판의 제조 방법]
이어서, 본 실시형태의 프린트 배선 기판의 표면 처리 방법, 및 프린트 배선 기판의 제조 방법에 대해서 설명한다.
본 실시형태의 프린트 배선 기판의 표면 처리 방법은 사전 처리 공정과, 수용성 프리플럭스 처리 공정과, 플럭스 세정 공정을 구비하는 방법이다.
본 실시형태의 프린트 배선 기판의 제조 방법은 사전 처리 공정과, 수용성 프리플럭스 처리 공정과, 땜납 범프 형성 공정과, 칩 접착 공정과, 플럭스 세정 공정을 구비하는 방법이다.
또한, 여기서는 프린트 배선 기판 중, 반도체 패키지용의 프린트 배선 기판을 제작하는 경우를 예로 들어서 설명한다. 또한, 본 실시형태의 반도체 패키지용의 프린트 배선 기판의 제조 방법은 도면에 의거해서 설명한다. 도 1a∼도 1f는 본 실시형태의 반도체 패키지용의 프린트 배선 기판의 제조 방법을 설명하기 위한 도면이다. 또한, 이하 설명하는 것은 프린트 배선 기판(반도체 패키지용)의 제조 방법의 하나의 실시형태이며, 본 발명의 프린트 배선 기판의 표면 처리 방법이나, 본 발명의 프린트 배선 기판의 제조 방법이 이것에 한정되는 것은 아니다.
본 실시형태는 (i) 전처리 공정과, (ii) 수용성 프리플럭스 처리 공정과, (iii) 땜납 범프 형성 공정과, (iv) 제 1 플럭스 세정 공정과, (v) 칩 접착 공정과, (vi) 제 2 플럭스 세정 공정과, (vii) 언더필 공정과, (viii) 몰드 공정과, (ix) 땜납 볼 형성 공정을 이 순서로 행하는 방법이다.
(i) 전처리 공정에 있어서는 도 1a에 나타내는 반도체용 기판(1)에 대하여, 상술의 전처리액을 접촉시킨다.
구체적으로는, 처리 대상의 반도체용 기판(1)의 표면을 탈지, 화학 연마(소프트 에칭), 산 세정, 및 수세를 행한 후에 전처리액을 접촉시킨다.
전처리액을 접촉시키기 위해서는, 예를 들면 반도체용 기판(1)을 전처리액에 침지시키면 좋다.
전처리액의 온도는 10℃ 이상 40℃ 이하인 것이 바람직하고, 20℃ 이상 30℃ 이하인 것이 보다 바람직하다. 전처리액의 온도가 상기 범위 내이면, 적절한 전처리 공정을 실시할 수 있다.
전처리액의 접촉 시간은 10초간 이상 120초간 이하인 것이 바람직하고, 15초간 이상 90초간 이하인 것이 보다 바람직하다. 전처리액의 온도가 상기 범위 내이면, 적절한 전처리 공정을 실시할 수 있다.
(ii) 수용성 프리플럭스 처리 공정에 있어서는 도 1a에 나타내는 바와 같이 반도체용 기판(1)의 전극 패드(11A, 11B) 상에 보호 피막을 형성한다.
보호 피막의 형성 방법으로서는, 예를 들면 처리 대상의 반도체용 기판(1)의 전극 패드(11A, 11B)에 대하여 전처리 공정을 실시한 후, 상술의 수용성 프리플럭스에 10∼60℃에서 1초간∼100분간(바람직하게는 20∼50℃에서 5초간∼60분간, 보다 바람직하게는 30∼50℃에서 10초간∼10분간) 반도체용 기판(1)을 침지하는 방법을 채용할 수 있다. 이와 같이 해서, 일반식(1)으로 나타내어지는 화합물은 전극 패드의 표면에 부착되지만, 그 부착량은 처리 온도를 높게 처리 시간을 길게 하도록 많아진다. 이 때에, 초음파를 이용한다면 보다 바람직하다. 또한, 다른 도포 수단, 예를 들면 분무법, 브러쉬 페인팅, 롤러 도포 등으로 보호 피막을 형성해도 좋다. 이와 같이 해서 얻어진 보호 피막에 의해 전극 패드의 표면이 고온 가열되어서 열화하는 것을 억제할 수 있다. 그 때문에, 전극 패드의 표면이 고온에 노출되어도, 충분한 땜납 젖음성을 유지할 수 있다.
(iii) 땜납 범프 형성 공정에 있어서는 도 1b에 나타내는 바와 같이 보호 피막을 형성 후의 반도체용 기판(1)의 일방의 면의 전극 패드(11A) 상에 솔더 페이스트를 도포하고, 리플로우 처리를 행하여 땜납 범프(2)를 형성한다.
솔더 페이스트의 도포 방법으로서는 메탈마스크 인쇄기를 사용한 방법 등, 적절히 공지의 방법을 채용할 수 있다.
리플로우 처리의 조건으로서는 땜납 범프(2)가 땜납 합금 조성에 따라, 적절히 설정할 수 있다. 예를 들면, 주석, 은 및 구리를 함유하는 납 프리 땜납 합금(SAC계)의 솔더 페이스트를 사용하는 경우에는 특별히 한정되지 않지만, 프리히트 온도 150∼180℃를 70∼100초간으로 하고, 피크 온도를 230∼250℃로 하고, 200℃ 이상의 유지 시간을 50∼80초간으로 하면 좋다.
(iv) 제 1 플럭스 세정 공정에 있어서는 반도체용 기판(1)을 플럭스 세정제로 세정한다. 반도체용 기판(1)에서는 땜납 범프(2)를 형성했을 때에 생긴 플럭스 잔류물을 플럭스 세정제에 의해 제거하지 않으면 안된다. 그 때문에, 이 제 1 플럭스 세정 공정이 필요해진다.
플럭스 세정제로서는 공지의 플럭스 세정제(바람직하게는, 수계의 플럭스 세정제)를 사용할 수 있다. 이 플럭스 세정제로서는 Kao Corporation제의 CLEANTHROUGH 750HS, CLEANTHROUGH 750K, Arakawa Chemical Industries, Ltd.제의 PINE ALPHA ST-100S 등이 예시된다.
반도체용 기판을 세정할 때의 세정 조건은 특별히 한정되지 않는다. 예를 들면, 세정제 온도 30∼50℃에서 1∼5분간(바람직하게는 40℃에서 2∼4분간) 반도체용 기판을 세정하면 좋다.
(v) 칩 접착 공정에 있어서는 도 1c에 나타내는 바와 같이 땜납 범프(2)를 형성 후의 반도체용 기판(1)의 땜납 범프(2) 상에 칩(3)을 배치하고, 리플로우 처리를 행해서 칩(3)을 반도체용 기판(1)에 접착한다.
리플로우 처리의 조건으로서는 땜납 범프(2)가 땜납 합금 조성에 따라 적당히 설정할 수 있다.
(vi) 제 2 플럭스 세정 공정에 있어서는 칩(3)을 접착 후의 반도체용 기판(1)을 플럭스 세정제로 다시 세정한다.
플럭스 세정제나 세정 조건으로서는 상기 제 1 플럭스 세정제와 마찬가지의 것이나 마찬가지의 세정 조건을 채용할 수 있다.
(vii) 언더필 공정에 있어서는 도 1d에 나타내는 바와 같이 플럭스 세정 후에 있어서의 반도체용 기판(1)과 칩(3)의 간극에 언더필(4)을 충전한다.
언더필(4)로서는 적절히 공지의 언더필 재료를 사용할 수 있다.
언더필(4)의 경화 조건으로서는 언더필 재료의 종류에 따라, 적당히 설정할 수 있다. 예를 들면, 온도 120∼180℃에서 1∼3시간 가열하면 좋다.
또한, 언더필(4)이 충전되기 전에는 온도 100∼150℃에서 1∼3시간의 예비 가열 처리가 실시되는 것이 바람직하다.
(viii) 몰드 공정에 있어서는 도 1e에 나타내는 바와 같이 언더필(4)을 충전후의 반도체용 기판(1)에 있어서의 칩(3)을 몰드(5)로 밀봉한다.
몰드(5)로서는 적당히 공지의 몰드 재료를 사용할 수 있다.
몰드(5)의 경화 조건으로서는 몰드 재료의 종류에 따라 적절히 설정할 수 있다. 예를 들면, 온도 150∼200℃에서 2∼6시간(바람직하게는, 170∼180℃에서 3∼5시간) 가열하면 좋다.
(ix) 땜납 볼 형성 공정에 있어서는 도 1f에 나타내는 바와 같이 몰드(5)로 밀봉 후의 반도체용 기판(1)에 있어서의 전극 패드(11B) 상에 땜납 볼을 배치하고, 리플로우 처리를 행하여 땜납 볼(6)을 형성한다. 땜납 볼의 배치 방법으로서는 적절히 공지의 땜납 볼의 탑재 방법을 채용할 수 있다. 또한, 솔더 페이스트를 이용하여 땜납 볼을 형성해도 좋다. 이 경우, 솔더 페이스트의 도포 방법으로서는 메탈 마스크 인쇄기를 사용한 방법 등, 적절히 공지의 방법을 채용할 수 있다.
리플로우 처리의 조건으로서는 땜납 볼(6)의 땜납 합금 조성에 따라, 적절히 설정할 수 있다.
본 실시형태의 반도체 패키지용의 프린트 배선 기판의 제조 방법에 있어서는 이상과 같이 수용성 프리플럭스 처리 공정 후에, 제 1 및 제 2 플럭스 세정 공정을 행하기 때문에 반도체용 기판(1)의 전극 패드(11B) 상의 보호 피막이 플럭스 세정제로 세정되어 버린다. 또한, 플럭스 세정 공정으로부터 땜납 볼 형성 공정 전까지, 몰드 공정 등의 가열을 행하기 때문에 전극 패드(11B)의 표면이 고온 장시간으로 노출되게 된다. 이와 같이, 전극 패드(11B)의 표면이 열화하기 쉬운 상황에 있어서도, 본 실시형태에 의하면, 전극 패드의 표면의 산화를 충분히 억제할 수 있고, 또한 전극 패드의 표면의 색 불균일을 충분히 억제할 수 있다.
실시예
이어서, 본 발명을 실시예 및 비교예에 의해 더욱 상세하게 설명하지만, 본 발명은 이들 예에 의해 하등 한정되는 것은 아니다. 또한, 실시예 및 비교예에서 사용한 재료를 이하에 나타낸다.
((A1) 성분)
이미다졸 화합물 A: 벤즈이미다졸
이미다졸 화합물 B: 2-메틸이미다졸
이미다졸 화합물 C: 2-운데실이미다졸
((A2) 성분)
알칸올아민: 트리이소프로판올아민
((B) 성분)
유기용제: 이소프로판올((C) 성분)
암모늄염: 아세트산암모늄
((X) 성분)
이미다졸 화합물 D: 2-(4-클로로벤질)벤즈이미다졸
이미다졸 화합물 E: 2-(3,4-디클로로벤질)벤즈이미다졸
((Y) 성분) 유기산: 아세트산
(다른 성분)
착체 피막 형성 조제: 염화아연
암모니아수: 28% 암모니아수, Omori Chemical Co., Ltd.제
물: 순수
[실시예 1]
물 98.96질량%에 대해, 이미다졸 화합물 A 0.02질량%, 알칸올아민 0.01질량%, 유기용제 1질량%, 및 암모늄염 0.01질량%를 용해시켜서 전처리액을 얻었다.
물 76질량% 및 암모니아수 3질량%에 대해 이미다졸 화합물 D 0.5질량%, 유기산 20질량%, 및 착체 피막 형성 조제 0.5질량%를 용해시켜서 수용성 프리플럭스를 얻었다. 또한, 얻어진 수용성 프리플럭스는 완충액으로서 25질량% 암모니아수로 pH 조정하고, 피막을 형성가능한 처리액으로 했다.
양면 동장 적층판(크기: 25㎜×50㎜, 두께: 1.6㎜, FR-4 기재)을 탈지하고, 소프트 에칭하고, 수세해서 표면을 청정하게 했다. 그 후, 얻어진 전처리액에 실온에서 1분간 침지하고, 수세하고, 온풍 건조했다. 이어서, 얻어진 수용성 프리플럭스에 40℃에서 2분간 침지하고, 동박 표면에 피막 형성하고, 수세하고, 온풍 건조하여 피막 두께 평가용 기판을 얻었다.
랜드 개구 직경 0.2㎜ 및 1㎜의 전극 패드를 갖는 기판을 탈지하고, 소프트 에칭하고, 수세해서 표면을 청정하게 했다. 그 후, 얻어진 전처리액에 실온에서 1분간 침지하고, 수세하고, 온풍 건조했다. 이어서, 얻어진 수용성 프리플럭스에 40℃에서 2분간 침지하고, 동박 표면에 피막 형성하고, 수세하고, 온풍 건조하고, 색 불균일 평가용 기판을 얻었다.
[실시예 2∼10]
표 1에 나타내는 조성을 따라 각 재료를 배합한 것 이외에는 실시예 1과 마찬가지로 해서, 전처리액, 및 수용성 프리플럭스를 얻었다.
그리고, 얻어진 전처리액을 사용한 것, 및 얻어진 수용성 프리플럭스를 사용한 것 이외에는 실시예 1과 마찬가지로 해서 피막 두께 평가용 기판, 및 색 불균일 평가용 기판을 제작했다.
[비교예 1 및 2]
표 1에 나타내는 조성을 따라 각 재료를 배합한 것 이외에는 실시예 1과 마찬가지로 해서 수용성 프리플럭스를 얻었다.
그리고, 얻어진 수용성 프리플럭스를 사용한 것, 및 전처리액에 의한 전처리공정을 실시하지 않았던 것 이외에는 실시예 1과 마찬가지로 해서 피막 두께 평가용 기판, 및 색 불균일 평가용 기판을 제작했다.
[실시예 11∼20]
표 2에 나타내는 조성을 따라 각 재료를 배합한 것 이외에는 실시예 1과 마찬가지로 해서 전처리액, 및 수용성 프리플럭스를 얻었다.
그리고, 얻어진 전처리액을 사용한 것, 및 얻어진 수용성 프리플럭스를 사용한 것 이외에는 실시예 1과 마찬가지로 해서 피막 두께 평가용 기판, 및 색 불균일 평가용 기판을 제작했다.
[비교예 3 및 4]
표 2에 나타내는 조성을 따라 각 재료를 배합한 것 이외에는 실시예 1과 마찬가지로 해서, 전처리액, 및 수용성 프리플럭스를 얻었다.
그리고, 얻어진 전처리액을 사용한 것, 및 얻어진 수용성 프리플럭스를 사용한 것 이외에는 실시예 1과 마찬가지로 해서 피막 두께 평가용 기판, 및 색 불균일 평가용 기판을 제작했다.
[참고예 1∼5]
표 2에 나타내는 조성을 따라 각 재료를 배합한 것 이외에는 실시예 1과 마찬가지로 해서 전처리액, 및 수용성 프리플럭스를 얻었다.
그리고, 얻어진 전처리액을 사용한 것, 및 얻어진 수용성 프리플럭스를 사용한 것 이외에는 실시예 1과 마찬가지로 해서 피막 두께 평가용 기판, 및 색 불균일 평가용 기판을 제작했다.
<수용성 프리플럭스에 의한 보호 피막의 평가>
수용성 프리플럭스에 의한 보호 피막의 성능(피막 두께, 플럭스 세정 후의 색 불균일)을 이하와 같은 방법으로 평가 또는 측정했다. 얻어진 결과를 표 1 및 표 2에 나타낸다.
(1) 피막 두께
양면에서 표면적 25㎠의 피막 두께 평가용 기판 상의 피막을 0.5% 염산 50mL에 추출한 후, 추출액 중의 피막 유효 성분에 기인하는 극대 흡광도를 측정했다. 그리고, 환산식으로부터 피막 두께(단위:㎛)를 산출했다.
(2) 플럭스 세정 후의 색 불균일
색 불균일 평가용 기판에 하기 리플로우 조건에서 2회 리플로우 처리를 행하고, 그 후 플럭스 세정제(Kao Corporation제의 「CLEANTHROUGH750HS」)를 이용하여 하기 플럭스 세정 조건에서 세정 처리를 행했다. 세정 처리 후의 색 불균일 평가용 기판에 있어서의 전극 패드(직경: 1㎜)를 40∼200배의 광학 현미경으로 관찰했다. 그리고, 하기 기준에 따라 플럭스 세정 후의 색 불균일을 평가했다. 또한, 플럭스 세정 후의 전극 패드에 있어서의 색 불균일의 평가 기준을 도 2에 나타낸다.
A: 색 불균일이 전혀 없다.
B: 전극 패드의 둘레 가장자리부 등에 한해 약간 분명하지 않은 색 불균일이 있다.
C: 분명하지 않은 색 불균일이 있다.
D: 색 불균일이 있다.
(리플로우 조건)
산소 농도: 2000ppm 이하 (N2 리플로우)
프리 히트: 150∼180℃에서 80초간
피크 온도: 240℃(200℃ 이상의 시간 60초간)
(플럭스 세정 조건)
세정액 온도: 40℃
세정 시간: 3분간
기타: 침지 회전 및 초음파 있음
Figure pat00003
Figure pat00004
표 1 및 표 2에 나타내는 결과로부터도 명확한 바와 같이, 본 발명의 표면 처리 방법에 의해 프린트 배선 기판에 보호 피막을 형성한 경우(실시예1∼20)에는, 피막 두께, 및 플럭스 세정 후의 색 불균일의 모두에 있어서 충분한 결과가 얻어졌다. 그 때문에, 본 발명에 의하면, 보호 피막의 형성 후에 플럭스 세정제에 의해 프린트 배선 기판을 세정하는 경우에 있어서도, 전극 패드의 표면의 색 불균일을 충분히 억제할 수 있는 것이 확인되었다.

Claims (5)

  1. 수용성 프리플럭스를 이용하여, 프린트 배선 기판의 전극 패드 상에 보호 피막을 형성하는 수용성 프리플럭스 처리 공정과,
    상기 프린트 배선 기판의 일방의 면의 전극 패드 상에 솔더 페이스트를 도포하고, 리플로우 처리를 행해서 땜납 범프를 형성하는 땜납 범프 형성 공정과,
    상기 프린트 배선 기판을 플럭스 세정제로 세정하는 플럭스 세정 공정을 구비하는 프린트 배선 기판의 제조 방법에 있어서의 프린트 배선 기판의 표면 처리 방법으로서,
    상기 수용성 프리플럭스 처리 공정 전에는 상기 프린트 배선 기판에 대하여, (A) 아민 화합물을 함유하는 전처리액을 접촉시키는 전처리 공정을 더 구비하고,
    상기 수용성 프리플럭스 처리 공정에서는 하기 일반식(1)으로 나타내어지는 화합물을 함유하는 수용성 프리플럭스를 사용하고, 또한
    상기 프린트 배선 기판의 타방의 면에는 상기 수용성 프리플럭스 처리 공정 및 상기 플럭스 세정 공정의 양쪽이 실시되는 프린트 배선 기판의 표면 처리 방법.
    Figure pat00005

    [일반식(1) 중, X 및 Y는 각각 동일해도 좋고 달라도 좋고, 탄소수 1∼7개의 직쇄 또는 분기쇄의 알킬기, 할로겐 원자, 아미노기, 디저급 알킬아미노기, 히드록시기, 저급 알콕시기, 시아노기, 아세틸기, 벤조일기, 카르바모일기, 포르밀기, 카르복실기, 저급 알콕시카르보닐기 및 니트로기로 이루어지는 군으로부터 선택되는 적어도 하나를 나타내고, n은 0∼4의 정수를 나타내고, m은 0∼10의 정수를 나타내고, p는 0∼4의 정수를 나타내고, 또한 X 및 Y 중 적어도 1개는 할로겐 원자이며, 상기 할로겐 원자는 염소 원자, 브롬 원자 또는 요오드 원자이다]
  2. 제 1 항에 있어서,
    상기 (A) 아민 화합물은 상기 전처리액 100질량%에 대하여, 0.01질량% 이상 1질량% 이하의 (A1) 이미다졸 화합물, 및 0.01질량% 이상 1질량% 이하의 (A2) 알칸올아민을 함유하는 프린트 배선 기판의 표면 처리 방법.
  3. 제 1 항에 있어서,
    상기 (A) 아민 화합물은 상기 전처리액 100질량%에 대하여, 0.01질량% 이상 1질량% 이하의 벤즈이미다졸류, 및 0.01질량% 이상 1질량% 이하의 (A2) 알칸올아민을 함유하는 프린트 배선 기판의 표면 처리 방법.
  4. 제 1 항에 있어서,
    상기 (A) 아민 화합물은 (A1) 이미다졸 화합물, 및 (A2) 알칸올아민의 양쪽을 함유하는 프린트 배선 기판의 표면 처리 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 프린트 배선 기판의 표면 처리 방법이 실시되는 프린트 배선 기판의 제조 방법.
KR1020210122912A 2020-09-25 2021-09-15 프린트 배선 기판의 표면 처리 방법, 및 프린트 배선 기판의 제조 방법 KR20220041741A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2020-161091 2020-09-25
JP2020161091 2020-09-25
JP2021141054A JP7336491B2 (ja) 2020-09-25 2021-08-31 プリント配線基板の表面処理方法、およびプリント配線基板の製造方法
JPJP-P-2021-141054 2021-08-31

Publications (1)

Publication Number Publication Date
KR20220041741A true KR20220041741A (ko) 2022-04-01

Family

ID=80994705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210122912A KR20220041741A (ko) 2020-09-25 2021-09-15 프린트 배선 기판의 표면 처리 방법, 및 프린트 배선 기판의 제조 방법

Country Status (3)

Country Link
JP (1) JP7336491B2 (ko)
KR (1) KR20220041741A (ko)
TW (1) TW202217067A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7377323B2 (ja) * 2021-09-29 2023-11-09 株式会社タムラ製作所 水溶性プリフラックス、および表面処理方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09176871A (ja) * 1995-12-25 1997-07-08 Tamura Kaken Kk 水溶性プリフラックス、プリント回路基板及びプリント回路基板の金属の表面処理方法
US6524644B1 (en) * 1999-08-26 2003-02-25 Enthone Inc. Process for selective deposition of OSP coating on copper, excluding deposition on gold
JP2004172292A (ja) * 2002-11-19 2004-06-17 Sony Corp 半田バンプを具備する電子部品、配線基板及びその電子部品の配線基板への実装方法
JP2007059451A (ja) * 2005-08-22 2007-03-08 Tamura Kaken Co Ltd プリント回路基板およびプリント回路基板の金属の表面処理方法
JP6243792B2 (ja) * 2014-05-12 2017-12-06 花王株式会社 はんだが固化された回路基板の製造方法、電子部品が搭載された回路基板の製造方法、及び、フラックス用洗浄剤組成物
JP6682593B2 (ja) * 2018-09-27 2020-04-15 株式会社Adeka 自動食器洗浄機用濃縮液体洗浄剤組成物及び自動食器洗浄機による食器類の洗浄方法

Also Published As

Publication number Publication date
JP2022054426A (ja) 2022-04-06
TW202217067A (zh) 2022-05-01
JP7336491B2 (ja) 2023-08-31

Similar Documents

Publication Publication Date Title
US7754105B2 (en) Water-soluble preflux and usage of the same
US6524644B1 (en) Process for selective deposition of OSP coating on copper, excluding deposition on gold
CN105087182B (zh) 固化有焊料的电路基板和搭载有电子部件的电路基板的制造方法、和助熔剂用清洗剂组合物
WO2019058835A1 (ja) 銅のマイクロエッチング剤、銅表面の粗化方法および配線基板の製造方法
KR20220041741A (ko) 프린트 배선 기판의 표면 처리 방법, 및 프린트 배선 기판의 제조 방법
JP5020312B2 (ja) 銅表面のはんだ付け性を向上する方法
KR102217484B1 (ko) 반도체용 기판의 표면 처리 방법, 반도체 패키지의 제조 방법, 및 이들의 방법에 사용하는 수용성 프리플럭스
JP2005068530A (ja) 表面処理剤、プリント回路基板およびプリント回路基板の金属の表面処理方法
JP5649139B2 (ja) 銅表面の表面皮膜層構造
KR101540144B1 (ko) 구리 또는 구리 합금용 표면 처리제 및 그 용도
KR20090009734A (ko) 표면처리제
TWI395832B (zh) 增強表面可焊性的方法
KR101520992B1 (ko) 구리 또는 구리 합금용 표면 처리제 및 그 용도
JP2022145633A (ja) 水溶性プリフラックス、および表面処理方法
JP7377323B2 (ja) 水溶性プリフラックス、および表面処理方法
CN115870668A (zh) 水溶性预焊剂及表面处理方法
KR20230141969A (ko) 수용성 프리플럭스, 및 표면 처리 방법
JP3873575B2 (ja) 水溶性プリフラックス、プリント回路基板及びプリント回路基板の金属の表面処理方法
JP2023145359A (ja) 水溶性プリフラックス、および表面処理方法
CN116810216A (zh) 水溶性预焊剂及表面处理方法
JP6598917B2 (ja) 銅のマイクロエッチング剤
JPH09176871A (ja) 水溶性プリフラックス、プリント回路基板及びプリント回路基板の金属の表面処理方法