KR20210153616A

KR20210153616A - 정전 척을 위한 고밀도 내식층 배열

Info

Publication number: KR20210153616A
Application number: KR1020217032683A
Authority: KR
Inventors: 챙친 리
Original assignee: 모간 어드밴스드 세라믹스, 인코포레이티드
Priority date: 2019-04-19
Filing date: 2020-04-10
Publication date: 2021-12-17
Also published as: WO2020214494A1; JP7418468B2; GB201906266D0; DE112020002030T5; US20220199451A1; GB2583911A; CN113597665A; JP2022530320A

Abstract

정전 척을 위한 층 배열은 제1 세라믹 층; 제2 세라믹 층; 제1 세라믹 층과 제2 세라믹 층 사이에 배치된 금속화 층을 포함한다. 제1 세라믹 층은 적어도 90.0 wt%의 알루미나, 티타니아, ZrO₂, Y₂O₃, AlN, Si₃N_4,SiC, 전이 금속 산화물 또는 이들의 조합; 및 0.1 내지 10.0 wt% 범위의 탄탈륨 산화물(Ta₂O₅)을 포함한다.

Description

정전 척을 위한 고밀도 내식층 배열

본 개시는 정전 척을 위한 층 배열과 그 제조 방법 및 상기 층 배열을 포함하는 정전 척에 관한 것이다. 보다 구체적으로, 본 개시는 정전 척에서 상부 유전체 층과 절연 층 사이에 배치된 금속화 층에 관한 것이다.

정전 척(ESC : electrostatic chucks)은 반도체 디바이스 제조 프로세스에서 실리콘 웨이퍼와 같은 기판을 클램핑하는 데 광범위하게 사용된다. ESC는 전기 전도성 층이 디바이스와 직접 접촉하는 것을 방지하기 위해 세라믹 절연체 사이에 개재된 층상 구조이다. 알루미나와 질화알루미늄은 ESC에 가장 많이 사용되는 세라믹이다. 종종 "트레이스" 또는 "전극"이라고 지칭되는 전도성 층은 전형적으로 몰리브덴 및 텅스텐과 같은 내화 금속으로 형성된다. 트레이스는 외부 전원으로부터 전기적 에너지를 제공하기 위해 세라믹 층을 통과하는 "비아"라고 지칭되는 층간 전도성 도관에 의해 추가로 연결된다.

미국 특허 제5,671,116호는 세라믹 ESC를 제조하기 위한 동시 소성 방법을 교시하고 있다. 이 프로세스에서, 먼저 이들을 함께 고정하기 위해 다양한 유기 및 무기 결합제와 혼합되어 있는 테이프 캐스팅 분말로 세라믹 테이프가 형성된다. 그 후, 미가공 상태(green state)의 세라믹 테이프 상부에 전도성 트레이스가 금속화된다. 그 후, 금속화된 미가공 테이프를 서로의 상부에 적층한 다음 가압하여 라미네이트한다. 비아는 세라믹 층에 천공된 비아 홀에 내화 금속 페이스트 또는 분말을 삽입하여 형성된다. 그 다음, 생성된 라미네이트 미가공 부품을 고온에서 동시 소성하여 모놀리식 ESC 본체를 형성한다.

웨이퍼와 직접 접촉하는 종종 유전체 층이라고 지칭되는 ESC의 상부 세라믹 층은 ESC에서 가장 중요한 세라믹 층이다. 그 주요 기능은 웨이퍼와 하부 전극 사이에 절연 층을 제공하는 것이다. 그 유전 강도는 웨이퍼를 클램핑하기 위해 인가되는 전기장의 절연 파괴력을 견뎌야 한다. 이는 또한 처리되는 동안 임의의 금속 불순물이 전극 재료에서 디바이스로 이동(migrate)하는 것을 방지한다. 에칭 및 퇴적과 같은 프로세스 챔버에서는 불소 및 염소와 같은 유해 가스가 사용되며, 이들 유해 가스는 본질적으로 점점 더 부식성이 커지고 있다. 이러한 경우, 세라믹 층의 조성이 부식성 프로세스 가스에 의해 용해되어 디바이스를 오염시키지 않는 것이 가장 중요하다.

높은 유전체 절연 파괴 강도를 유지하기 위해, 세라믹이 거의 완전히 조밀해야 한다. 미국 특허 US4678683, US5207437 및 US5104834는 모두 층상 금속화 구조의 소결 동안 세라믹을 조밀화하기 위한 액체 상 소결 보조제로서 칼시아 및 마그네시아와 함께 실리카를 사용하는 것을 개시하고 있다. 알루미나의 이러한 조성은 조밀한 소결체를 제공하지만 몇 가지 위험이 있다:

이러한 조성은 반도체 제조 프로세스 동안 불소 및 염소와 같은 할로겐 플라즈마 가스에 의해 공격을 받으며; 및

이러한 조성은 액체 상 형성과 관련된 비교적 높은 불순물 함량을 갖는다. 높은 불순물 함량은 불순물이 유전체 층을 통한; 그리고, 가스 처리 환경 및 해롭게는 실리콘 웨이퍼의 표면 상으로의 경감(mitigation)에 더 민감하기 때문에 해당 조성이 고온 처리 환경에 부적합해지게 한다.

따라서, 내식성과 처리 환경으로의 불순물의 경감에 대한 내성을 모두 갖춘 ESC를 개발할 필요가 있다.

제1 양태에서, 정전 척을 위한 층 배열이 제공되며, 이는

A. 제1 세라믹 층;

B. 제2 세라믹 층;

C. 제1 세라믹 층과 제2 세라믹 층 사이에 배치된 금속화 층을 포함하고,

제1 세라믹 층은 적어도 90.0wt%의

(i) 알루미나, 티타니아, ZrO₂, Y₂O₃, AlN, Si₃N_4,SiC, 또는 이들의 조합; 또는

(ii) 전이 금속 산화물로 도핑된 알루미나; 및

바람직하게는 제1 세라믹 층을 이론상 최대 밀도(즉, 0% 공극률)의 적어도 97% 또는 98% 또는 98.5% 또는 99.0%로 제1 세라믹 층을 조밀화하기에 충분한 탄탈륨 산화물(Ta₂O₅)을 포함한다. 탄탈륨 산화물(Ta₂O₅)은 바람직하게는 0.05 내지 10.0 wt% 범위로 존재한다.

일부 실시예에서, 소결 보조제로서 사용되는 비교적 소량의 탄탈륨 산화물(예를 들어, 2.0 wt% 미만)이 고밀도, 고순도 세라믹을 생성할 수 있음이 밝혀졌다. 이들 실시예에서, 제1 세라믹 층은 바람직하게는 적어도 90.0 wt%의 알루미나, 티타니아, ZrO₂, Y₂O₃, AlN, Si₃N_4,SiC, 또는 이들의 조합을 포함한다.

다른 실시예에서, 제1 세라믹 층을 조밀화하기 위해 Ta₂O₅액체 상을 형성하기 위해 더 많은 Ta₂O₅(예를 들어, 2.0 wt% 내지 6.0 wt% 또는 10 wt% 이상)가 필요할 수 있다. 이들 실시예에서, 제1 세라믹 층은 바람직하게는 티타니아와 같은 전이 금속 산화물로 도핑된 알루미나를 적어도 90.0 wt% 포함한다.

Ta₂O₅는 대부분의 환경에서 매우 불활성이며, 따라서 처리 환경으로 경감되는 경향이 낮다. 처리 환경은 450℃ 초과 또는 550℃ 초과 또는 650℃ 초과 또는 750℃ 초과일 수 있다.

바람직하게는, 적어도 92.0 wt% 또는 적어도 94.0 wt% 또는 적어도 96.0 wt% 또는 적어도 98.0 wt% 또는 적어도 99.0 wt%의 알루미나, 티타니아, ZrO₂, Y₂O₃, AlN, Si₃N_4,SiC, 전이 금속 산화물 또는 이들의 조합이 존재한다.

제1 층은 적어도 95.0 wt% 또는 적어도 97.0 wt% 또는 적어도 98.0 wt% 또는 적어도 99.0 wt% 또는 적어도 99.5 wt% 또는 적어도 99.8 wt%의 탄탈륨 산화물 및 알루미나, 티타니아, ZrO₂, Y₂O₃, AlN, Si₃N_4,SiC, 전이 금속 산화물 또는 이들의 조합을 포함할 수 있다.

제1 세라믹 층은 바람직하게는 알루미나 또는 AlN을 포함한다.

제1 세라믹 층은 바람직하게는 8.0 wt% 이하의 Ta₂O₅ 또는 6.0 wt% 이하 또는 4.0 wt% 이하의 Ta₂O₅ 또는 2.0 wt% 이하 또는 1.5 wt% 이하의 Ta₂O₅ 또는 1.0 wt% 이하 또는 0.8 wt% 이하의 Ta₂O₅ 또는 0.7 wt% 이하 또는 0.6 wt% 이하의 Ta₂O₅ 또는 0.5 wt% 이하 또는 0.4 wt% 이하를 포함한다. 바람직하게는, 제1 세라믹 층은 0.2 wt% 이상의 Ta₂O₅ 또는 0.3 wt% 이상의 Ta₂O₅를 포함한다. 필요한 Ta₂O₅의 양은 제1 세라믹 층의 조성; 필요한 목표 밀도 및/또는 목표 소결 온도 및 시간; 및 층 배열이 노출될 처리 환경에 따라 달라질 수 있다. Ta₂O₅의 더 높은 수준은 조밀화 프로세스에서 상당한 추가 이점을 제공하지 않을 수 있으며; 더 낮은 수준은 목표 조건에서 목표 밀도 요구 사항을 제공하기에 충분하지 않을 수 있다.

바람직하게는, 제1 세라믹 층은 상부 유전체 층이다. 상부 유전체 층은 처리 챔버에서 웨이퍼와 직접 접촉할 수 있고, 따라서 유전체 층의 표면은 바람직하게는 휘발성 불순물 종(예를 들어, Cu 및 Na)이 실질적으로 없다.

바람직하게는, 제1 세라믹 층은 제1 세라믹 층과 금속화 층의 계면에서 Ta₂O₅ 상을 포함한다.

일 실시예에서, 층상 배열의 제조시의 동시 소성 프로세스 동안, 층상 배열은 설정된 시간 기간 동안 Ta₂O₅의 융점 미만으로 가열되어 액체 Ta₂O₅-알루미나 상의 형성을 초래하고, 이는 금속화 층 주변의 더 다공성의 영역 및 인접한 제2 세라믹 층을 향해 끌어당겨진다. 바람직하게는, Ta₂O₅는 1600℃ 이하, 보다 바람직하게는 1400℃ 이하에서 제1 세라믹 층 내에 액체 상을 형성할 수 있다.

그 결과, 상부 유전체 층의 상부 표면에서의 Ta₂O₅ 농도(Ta₂O₅ 결핍 상)는 제1 세라믹 층과 금속화 층의 계면에서의 Ta₂O₅상(예를 들어, 유리(glass))보다 더 낮은 Ta₂O₅농도를 갖는다. 바람직하게는, 제1 세라믹 층의 상부 표면에서의 Ta₂O₅ 농도는 금속화 층과 제1 세라믹 층 사이의 계면에서의 Ta₂O₅상의 Ta₂O₅농도보다 적어도 20% 또는 80% 중 50% 더 낮다. Ta₂O₅는 대부분의 가스 환경에 반응하지 않는 반면 불소 가스와는 반응하기 쉬우므로 Ta₂O₅의 이러한 분포는 유리하다. 따라서, 가스 환경과 직접 접촉하는 표면은 Ta₂O₅가 더 낮다. 더욱이, 사용된 세라믹 산화물이 알루미나인 실시예에서, Ta₂O₅는 알루미나계 유리(alumina based glass)를 형성하며, 이는 Ta₂O₅ 단독보다 불소 가스에 대해 더 내식성일 수 있는 것으로 고려된다.

일부 실시예에서, 금속화 층에 근접한 탄탈륨 상의 단면적(예를 들어, 금속화 층으로부터 30 ㎛ 이하의 최대 지점에서 약 300 ㎛² 이상(예를 들어, 20㎛ × 15㎛)의 최소 샘플 단면적)은 상부 유전체 층의 표면에 근접한 탄탈륨 상의 단면적(예를 들어, 표면으로부터 30㎛ 이하의 최대 지점에서 약 300 ㎛² 이상(예를 들어, 20㎛ × 15㎛)의 최소 샘플 단면적)을 20% 초과 또는 40% 초과 또는 80% 초과 또는 100% 초과 또는 150% 초과 또는 200% 초과한다.

Ta₂O₅ 상은 상대적으로 높은 융점 및 상대적으로 낮은 증기압을 갖는다. Ta₂O₅ 상은 최대 1000℃ 이상의 온도에서 내식성 및 비휘발성일 뿐만 아니라 더 많은 휘발성 불순물이 제1 세라믹 층을 통해 처리 챔버 내로 경감되는 것을 방지하는 장벽을 형성한다. 따라서, 층 배열은 반도체 생산에서 웨이퍼를 오염시키지 않으면서 고온 부식 환경에서 안정적으로 작동할 수 있다는 이점이 있다.

특히, 이온 주입 챔버와 같은 비-에칭 애플리케이션에서 탄탈륨 산화물 도핑된 알루미나 ESC는 Ta₂O₅이 마그네시아, 칼시아와 같은 다른 결합제에 비교하여 증기압이 더 낮기 때문에 훨씬 더 깨끗한 처리 환경을 제공한다.

부식성 가스 내에 Ta₂O₅ 유전체 상부 층을 갖는 ESC의 불활성 특성은 또한 기존의 ESC에 비교하여 ESC가 더 오랜 시간 기간 동안 그 기계적 무결성을 유지하는 것을 가능하게 한다.

고온 소결 동안 액체 Ta₂O₅ 상의 형성은 또한 세라믹 층과 금속화 층(들)의 결합을 도우며, 따라서 ESC의 다른 층들의 층간 박리(delamination)를 방지한다.

제1 세라믹 층의 두께는 전형적으로 10 ㎛ 내지 1.0 mm 또는 20 ㎛ 내지 500 ㎛ 또는 30 ㎛ 내지 400 ㎛ 또는 40 ㎛ 내지 300 ㎛ 또는 50 ㎛ 내지 200 ㎛이며, 제1 세라믹 층의 특정 애플리케이션 및 조성에 따라 모든 서브 범위와 그 사이의 값이 포함된다. 제1 세라믹 층이 이온 주입 프로세스에 사용되는 ESC용 상부 유전체 층인 경우, 이때, 유전체 층은 500V 내지 2000V의 전압 범위를 견딜 필요가 있다. 에칭 또는 퇴적 프로세스에 사용되는 ESC의 경우, 이때 유전체 층은 3000V 내지 6000V, 바람직하게는 1000V 내지 3000V의 전압을 견딜 필요가 있을 수 있다.

일 실시예에서, 상부 유전체 층은 적어도 60 V/㎛ 또는 적어도 70 V/㎛ 또는 적어도 80 V/㎛의 항복 전압(breakdown voltage)을 갖는다.

Al₂O₃(99.5 wt) - Ta₂O₅(0.5 wt%) 유전체 층에 대해, 유전체 항복 전압은 약 2000V/mil 또는 80V/㎛이다. 안전성 마진을 추가하는 경우, 유전체 층의 대략적인 두께는 10㎛ 또는 20㎛에서 200㎛ 사이가 될 수 있다. 본 출원의 실시예의 층 배열의 우수한 유전체 절연 파괴 강도는 Al-995^TM 및 Al-998^TM(캘리포니아주 헤이워드 소재의 Morgan Advanced Ceramics에서 입수 가능)와 같은 기존의 고순도 유전체 층과 비교하여 더 얇은 유전체 층을 동일한 인가 전압에 사용할 수 있게 한다.

제1 세라믹 층의 밀도는 바람직하게는 0%의 공극률을 갖는 세라믹 재료의 이론상 최대 밀도의 97%를 초과, 보다 바람직하게는 98%를 초과, 더욱 더 바람직하게는 99%를 초과한다. 대안적으로, 제1 세라믹 층의 보이드 함량은 바람직하게는 3% v/v 미만, 보다 바람직하게는 2% v/v 미만, 더욱 더 바람직하게는 1% v/v 미만이다.

제1 세라믹 층의 밀도는 3.90 g/cm³ 초과, 또는 3.91 g/cm³ 초과, 또는 3.92 g/cm³ 초과, 또는 3.93 g/cm³ 초과, 또는 3.94 g/cm³ 초과, 또는 3.95 g/cm³ 초과일 수 있다.

제2 세라믹 층의 밀도는 제1 세라믹 층의 밀도보다 더 낮은 것이 바람직하다. 제2 세라믹 층은 바람직하게는 적어도 95 wt%, 보다 바람직하게는 적어도 95 wt%의 알루미나, 티타니아, ZrO₂, Y₂O₃, AlN, Si₃N_4,SiC, 또는 이들의 조합을 포함한다.

제1 및 제2 층을 형성하는 세라믹 재료는 바람직하게는 약 0.5 내지 5㎛, 보다 바람직하게는 1 내지 3㎛의 평균 입자 크기를 갖는다.

제1 및 제2 세라믹 층은 바람직하게는 동일한 세라믹 성분을 포함한다. 바람직한 실시예에서, 제1 및 제2 세라믹 층은 알루미나를 포함한다. 이 실시예에서, 제2 세라믹 층은 바람직하게는 높은 알루미나 함량(예를 들어, Al-998^TM)을 갖는다. 더 높은 순도의 알루미나는 소결 보조제가 실질적으로 없기 때문에 소결 및 조밀화하기가 더 어렵다. 이와 같이, 제2 세라믹 층의 밀도는 일반적으로 제1 세라믹 층보다 더 낮고 따라서 제2 세라믹 상을 향한 그리고 그 내로의 액체 Ta₂O₅ 상의 경감을 용이하게 한다. 제2 세라믹 상으로의 액체 Ta₂O₅ 상의 경감은 단지 금속화 층 계면에 인접한 부분에만 존재할 수 있다(즉, 전체 제2 세라믹 층 전체에 걸쳐 연장되지 않는다).

다른 실시예에서, 제1 세라믹 층은 전이 금속 산화물로 도핑된 알루미나 및 0.1 wt% 또는 0.5 wt% 내지 10.0 탄탈륨 산화물(Ta₂O₅)을 포함하는 정전하 소산 재료를 포함한다. 전이 금속 산화물은 제1 세라믹 층의 세라믹 재료의 총 중량에 기초하여 바람직하게는 1.0 wt% 내지 8.0 wt% 범위(바람직하게는 1.5 wt% 내지 7.5 wt% 범위 또는 2.0 wt% 내지 7.0 wt% 범위)의 양으로 존재한다. 이 실시예에서, 전이 금속 산화물로 도핑된 알루미나는 바람직하게는 제1 세라믹 층의 적어도 90 wt%를 차지한다.

알루미나의 도핑은 본 출원에 참조로 포함된 US6,641,939에 개시되어 있는 바와 같이, 도핑된 알루미나의 저항률이 제어될 수 있게 한다.

전이 금속 산화물은 Re, Ti, V, Fe, Cr, Co, Mn, Ni, Mo 및 Nb의 산화물로 이루어진 그룹에서 선택될 수 있다. 전이 금속 산화물은 바람직하게는 티타니아이다.

입계(grain) 상의 연속성과 Ta₂O₅ - 티타네이트 액체 상의 습윤 각도가 도핑된 알루미나의 저항률을 제어하는 것으로 사료된다. 1600℃ 이하의 동시 소성 온도에서 Ta₂O₅ - 티타네이트 액체 상을 형성하기 위해, 고순도 알루미나에 비교해 티타니아 도핑된 알루미나에 더 높은 양의 Ta₂O₅가 추가될 필요가 있다(예를 들어, 2.0 wt% 내지 10 wt% Ta₂O₅ 범위).

전이 금속 산화물 도핑된 알루미나 제1 세라믹 층을 포함하는 실시예에서, 제1 세라믹 층은 바람직하게는 적어도 20 V/㎛ 또는 적어도 30 V/㎛ 또는 적어도 40 V/㎛의 항복 전압을 갖는다.

제2 양태에서, 제1 양태의 층상 배열을 포함하는 정전 척이 제공된다.

제3 양태에서, 정전 척을 위한 층 배열을 제조하는 방법이 제공되고, 이 다음 단계를 포함한다:

A. 미가공 상태의 베이스 층을 생성하기 위해 제1 또는 제2 세라믹 층을 형성하는 단계;

B. 금속화 층을 베이스 층에 도포하는 단계;

C. 금속화 층 위에 제1 또는 제2 세라믹 층을 배치하여 미가공 상태의 상부 층을 형성하는 단계; 동시 소성된 상태에서 상기 제1 세라믹 층은

적어도 90 wt%의 알루미나, 티타니아, ZrO₂, Y₂O₃, AlN, Si₃N_4,SiC, 전이 금속 산화물 또는 이들의 조합; 및 제1 세라믹 층의 이론 밀도의 적어도 97% 또는 98% 또는 98.5% 또는 99.0%로 제1 세라믹 층을 조밀화하기에 충분한 탄탈륨 산화물(Ta₂O₅)을 포함함. 탄탈륨 산화물(Ta₂O₅)은 바람직하게는 0.1 내지 10.0 wt% 범위임.

D. 액체 Ta₂O₅ 상을 형성하기에 충분한 온도 및 시간에서 상기 층들을 동시 소성하는 단계;

이때, 액체 Ta₂O₅ 상은 제1 세라믹 층, 금속화 층 및 제2 세라믹 층 사이의 계면을 향해 이동한다.

제4 양태에서, 정전 척을 위한 층 배열을 제조하는 방법이 제공되고, 이는

A. 미가공 상태의 제1 재료를 포함하는 베이스 층을 형성하는 단계;

B. 내화 금속화-형성 재료를 베이스 층에 도포하여 금속화 층을 형성하는 단계;

C. 금속화 층 위에 미가공 상태의 제2 재료를 포함하는 상부 층을 배치하는 단계;

D. 액체 Ta₂O₅ 상을 형성하기에 충분한 온도 및 시간으로 베이스, 금속화 및 상부 층을 동시 소성하는 단계를 포함하고,

이때, 액체 Ta₂O₅ 상은 상부 층, 금속화 층 및 베이스 층 사이의 계면을 향해 이동하고; 및

동시 소성 상태에서, 상부 층은 제1 세라믹 재료를 포함하고, 제1 세라믹 재료는 적어도 90.0 wt%의 알루미나, 티타니아, ZrO₂, Y₂O₃, AlN, Si₃N_4,SiC, 또는 이들의 조합; 및 0.1 내지 10.0 wt% 범위의 탄탈륨 산화물(Ta₂O₅)을 포함한다.

층 배열을 형성하는 다른 방법, 예를 들어 동시 소성보다는 층을 함께 결합하기 위해 접착제를 사용하는 것이 가능하다. 그러나 동시 소성이 일반적으로 바람직한데, 그 이유는 상부 층의 표면으로부터 금속화 층까지의 Ta₂O₅ 농도 구배를 촉진하고, 그에 의해

유전체 층의 표면을 향한 휘발성 불순물의 경감을 방지하도록 금속화 층에서 또는 그에 근접하여 장벽을 생성하고;

유전체 층과 금속화 층의 층간 박리를 방지하도록 유전체 층과 금속화 층 사이에 결합 층을 생성하고; 및

이온 주입 챔버와 같은 분위기가 중요한 환경에서 작동할 수 있는 휘발성 불순물이 실질적으로 없는 불활성 유전체 층 표면을 제공하기 때문이다.

바람직하게는, 제2 세라믹 층은 베이스 층이고 제1 세라믹 층은 상부 층이다.

추가 층(예를 들어, 가열기 층)이 동시 소성 전에 배열에 추가될 수 있다. 추가 층은 바람직하게는 베이스 층에 추가되어 제1 세라믹 층을 상부 층으로 유지한다.

금속화 층과 인접한 세라믹 층 사이의 계면은 부분적으로 열 팽창 또는/및 보이드 형성의 불일치로 인해 층간 박리 및 보이드(void) 형성이 일어나기 쉽다. 제1 세라믹 층의 액체 Ta₂O₅ 상은 금속화 층 계면을 향해 경감되어 금속화 층과 인접한 세라믹 층 사이에 보다 확실한 결합을 형성한다.

전형적으로, 제1 세라믹 층의 이론상 최대 밀도의 97.0 wt%를 초과하도록 제1 세라믹 층을 조밀화하기 위한 온도 및 시간은 액체 Ta₂O₅상이 금속화 층의 접착력을 개선하기에 충분하다. 그러나 장시간(예를 들어, 1시간 초과 또는 2시간 초과) 동시 소성 조건을 유지하면 더 긍정적인 효과가 있을 수 있다. 연장된 동시 소성 시간은 또한 Ta₂O₅ 상의 경감으로 인해 미가공 상태의 표면과 비교하여 감소된 수준의 Ta₂O₅를 갖는 제1 세라믹 층의 표면을 초래할 수 있다. 표면층에서의 Ta₂O₅의 더 낮은 수준(예를 들어, 미가공 상태의 표면에 비교하여 10% 또는 20% 또는 50% 적음)은 염소(Cl₂ 및 BCl₃) 가스 환경 또는 심지어 불소 가스 환경에서의 적용에 적절한 표면을 초래한다.

바람직하게는, 제2 세라믹 층의 밀도는 조밀화 프로세스 동안 제1 세라믹 층의 밀도보다 더 낮은데, 그 이유는 제2 세라믹 상 내의 및 층 경계 주변의 더 높은 보이드 함량이 제2 세라믹 층을 향한 액체 Ta₂O₅ 상의 경감을 촉진하기 때문이다.

제1 및 제2 세라믹 층은 건식 프레싱 또는 테이프 캐스팅을 포함하는 임의의 적절한 기술에 의해 형성될 수 있다. 일 실시예에서, 제2 층은 건식 프레싱을 통해 형성되고, 제1 층은 테이프 캐스팅된다. 이러한 프로세스의 세부사항은 본 출원에 참조로 포함되는 US20170057880에 제공되어 있다. 테이프 캐스팅은 유전체 층의 두께가 200㎛ 미만, 보다 바람직하게는 100㎛ 미만인 경우에 사용하는 것이 바람직하다.

제2 세라믹 미가공 층의 두께는 주로 그 특정 애플리케이션에 따라 크게 달라질 수 있다. 그러나 일반적으로 그 두께는 약 0.1 mm에서 약 5 mm 범위이다. 바람직하게는, 미가공 세라믹 층은 균일하거나 적어도 실질적으로 균일한 두께를 갖는다.

금속화

금속화 층은 내화 금속화-형성 재료를 포함할 수 있으며, 즉, 동시 소성 동안 내화 금속화-형성 재료는 기판 상에 전기 전도성 내화 금속 상을 형성한다. 일반적으로, 금속화 형성 재료는 본 기술 분야에 알려져 있고 상업적으로 입수가능하다. 금속화 형성 재료는 바람직하게는 동시 소성 온도(예를 들어, 50℃ 또는 100℃ 미만)보다 상당히 낮은 용융 온도를 갖는다. 금속화 재료는 바람직하게는 백금, 팔라듐, 텅스텐, 몰리브덴, 니오븀, 탄탈륨 및 그 합금으로 이루어진 그룹으로부터 선택된 금속이다.

일반적으로 금속화 형성 재료는 유기 결합제 및 용매에 현탁된 내화 금속 입자를 포함하는 페이스트 또는 잉크 형태이다. 금속화 재료는 또한 기판에 대한 금속의 접착을 추가로 돕는 일부 유리 형성 성분(예를 들어, SiO₂, MgCO₃, 카올린)을 함유할 수 있다. 그러나, 형성된 액체 Ta₂O₅ 상은 기판에 대한 금속화 층의 접착을 개선시킬 수 있으므로, 이러한 추가는 선택적이다.

일반적으로, 내화 금속 입자의 크기는 약 0.1 마이크론 내지 약 20 마이크론 범위이다.

내화 금속은 연속적인 전기 전도성 상을 생성하기 위해 본 소결 가능한 세라믹 조성물의 소결 동안 입자가 함께 소결될 수 있는 임의의 금속일 수 있다. 내화 금속은 세라믹 조성물의 소결 동안 고체이어야 하며, 바람직하게는 텅스텐 또는 몰리브덴이다.

금속화 재료는 다수의 통상적인 기술에 의해 세라믹 층과 접촉될 수 있다. 일반적으로, 이는 그 위에 및/또는 내부에 미리 선택된 정전 척 전극 패턴으로 퇴적되거나 인쇄된다. 일반적으로, 이는 그 위에 스크린 인쇄된다.

제조

다층 세라믹 기판을 갖는 모놀리식 본체의 제조에서, 복수의 미가공 세라믹 층이 생성되고 금속화 재료는 미리 선택된 패턴으로 전부는 아니라도 이들 대부분과 접촉되거나 그 위에 인쇄된다. 층 상호 연결에 필요에 따라 비아 또는 피드스루 홀을 시트에 펀칭하고 일반적으로 페이스트 형태의 금속화 재료로 충전할 수 있다. 그 후, 시트는 미리 선택된 방식으로 함께 적층, 즉, 서로 중첩되어 일반적으로 샌드위치를 형성한다. 적층체는 주로 그 특정 조성에 의해 결정될 수 있는, 그러나, 일반적으로는 약 100 ℃ 미만의 압력 및 온도 하에서 라미네이트되어 라미네이트 구조를 형성한 다음 동시 소성된다.

금속화 페인트를 도포한 후, 등방압 가압법(isostatic pressing)을 사용하여 여러 층의 미가공 테이프 및/또는 건식 프레싱된 미가공 시트를 조립할 수 있다. 전형적인 압력은 최대 약 103MPa(15 kpsi)이지만 필요에 따라 더 높은 압력을 사용할 수 있다. 등방압 가압은 테이프 사이의 우수한 라미네이션을 생성할 뿐만 아니라 소성 동안 다층 테이프 구조의 균일한 수축을 또한 보장한다.

소성된 라미네이트 조립체가 정전 척으로 사용될 때 동시 소성된 세라믹 부품의 외부 표면 또는 면은 기판 웨이퍼와 유전체 층의 지지 표면 사이에 최대 표면적 접촉이 존재하는 것을 보장하기 위해 실질적으로 평탄해야 할 필요가 있다. 동시 소성된 세라믹 부품의 평탄도를 제공하기 위해, 층상 배열을 평탄하게 소성하는 방법은 다음 단계를 포함한다:

a) 적어도 하나의 실질적으로 평탄한 표면을 갖는 절연 세터 상에 층상 배열을 지지하는 단계;

b) 층상 배열이 절연 세터의 실질적으로 평탄한 표면과 절연 중량체 사이에 놓이도록 층상 배열 상에 적어도 하나의 실질적으로 평탄한 표면을 갖는 절연 중량체를 장착 또는 조립하는 단계.

그 다음, 단계 (a) 및 (b)는 불활성(예를 들어, N₂) 또는 환원 가스 환경(예를 들어, H₂)에서 소결 온도로 소성된다. 바람직하게는, 물품에 인접한 세터 및/또는 중량체의 적어도 하나의 표면은 실질적으로 평탄하게 기계 가공된다. 미가공 물품과 접촉하는 세터 및/또는 중량체의 적어도 하나의 면을 실질적으로 평탄하게 기계 가공함으로써, 미가공 층상 배열은 그 평탄도를 유지하거나 소성 중에 세터 및/또는 중량체의 표면의 평탄도를 받아들이게 된다. 예를 들어, 후자의 경우, 미가공 층상 배열이 건식 프레싱 또는 등방압 프레싱(iso-pressing)과 같은 그 형성 프로세스 또는 심지어 취급의 결과로 완전히 평탄하지 않거나 결함을 갖는 경우, 세터 및 중량체의 실질적으로 평탄한 표면 사이에서 미가공 층상 배열을 소성함으로써, 중량체에 의해 인가되는 압력으로 인해 상기 층상 배열은 세터 및/또는 중량체의 평탄한 표면의 평탄도를 실질적으로 받아들이게 된다.

본 구조는 바람직하게는 동시 소성되어 약 5 마이크론보다 더 큰 보이드가 없는 소결 세라믹 기판 및 내화 금속의 접착성 전기 전도성 상으로 구성된 소결 구조를 생성한다.

소결 동안, 제1 세라믹 층은 바람직하게 원하는 밀도의 세라믹 기판을 생성하기 위한 Ta₂O₅ 액체 상을 포함한다. 바람직하게는, Ta₂O₅ 액체 상은 소결된 금속 입자를 인접한 세라믹 층에 결합한다. 소결 동안, 세라믹의 소결을 가능하게 하는 액체 상의 일부는 모세관 현상에 의해 소결 내화 금속 입자 사이의 간극 내로 이동하여 내화 금속의 연속 상과 혼합되는 상, 일반적으로, 유리질 상을 초래하며, 이는 기판에 대한 내화 금속 상의 접착을 돕는다. 소결 온도는 주로 특정 세라믹 조성에 따라 크게 달라질 수 있지만 일반적으로 1300℃를 초과하고, 일반적으로 약 1350℃ 내지 약 2100℃의 범위이다. 예를 들어, 소결 가능한 액체 상 Ta₂O₅-알루미나 조성의 경우, 소결 온도는 약 1500℃ 내지 약 1600℃가 전형적이다.

정전 척을 형성하기 위한 성분의 처리에 대한 추가 세부사항은 본 출원에 참조로 포함되는 US20170057880에서 발견할 수 있다.

탄탈륨은 편의상 산화물 형태(Ta₂O₅)로 표현되며, 탄탈륨은 다른 형태로 존재할 수 있음을 이해할 것이다.

도 1은 정전 척을 형성하는 층 배열의 분해도이다(축척에 맞지 않음).
도 2는 본 발명의 일 실시예에 따른 제1 세라믹 층(상부); 금속화 층; 및 제2 세라믹 층의 SEM 이미지이다.
도 3은 도 2의 확대 SEM 이미지이다.
도 4는 Al₂O₃ - Ta₂O₅ 조성 사후 부식 테스트의 중량 손실(× 10^-4g/cm²)의 그래프이다.
도 5는 Al₂O₃ - Ta₂O₅ 조성 사후 부식 테스트의 휨강도(MPa)이다.
도 6은 층 배열의 단면에 대한 SEM 이미지이다.
도 7은 유전체 층의 상부 부분의 단면의 SEM 이미지이다.
도 8은 유전체 층의 중간 부분 단면의 SEM 이미지이다.
도 9는 유전체 층의 하부 부분의 단면의 SEM 이미지이다.
도 10은 SEM 이미지이고 EDS 스펙트럼은 유전체 층에 탄탈륨 상의 존재를 강조한다.
도 11a 내지 도 11c는 디지털 이미징 소프트웨어로 처리된 도 9의 SEM 이미지 섹션이다.

도 1을 참조하면, 300 mm 직경의 정전 척(10)이 도시되어 있으며, 이는 150㎛의 두께를 갖는 건식 프레싱으로 형성된 상부 표면(22)을 갖는 상부 유전체 층(20); 몰리브덴계 페인트 조성을 포함하는 전극층(30)(20㎛), 약 50㎛ 두께의 건식 프레싱된 절연 층(40); 몰리브덴계 페인트 조성을 포함하는 가열기 층(20㎛)(50); 및 150㎛의 두께를 갖는 베이스 층을 포함한다.

유전체 층(20), 절연 층(40) 및 베이스 층(60) 각각은 고순도 알루미나를 포함한다. 유전체 층(20)은 99.5 wt% Al₂O₃, 0.5 wt% Ta₂O₅ 및 미량의 불순물을 포함한다. 얇은 절연 층(40)과 베이스 층(60)은 모두 공칭 순도가 99.8 wt%인 Al₂O₃(Al-998^TM)를 갖는 알루미나 분말로 형성되었다. 다른 적절한 알루미나 분말은 Al-995^TM를 포함한다. 고순도 알루미나는 알루미나 제제(Al-998^TM, AL-995^TM 및 E-1 형성)의 기초를 형성하며, 알루미나 입자는 ~ 1.2 ㎛의 평균 입자 크기; ~ 3.5 m²/g의 표면적을 갖는다.

세라믹 층은 분무 건조 알루미나, 결합제, 분산제 및 US20170057880(단락 57 내지 62)에 설명된 바와 같은 다른 첨가제를 사용하여 건식 프레싱되었다.

도 2를 참조하면, 동시 소성된 층 배열(10)은 내부에 분포된 작은 보이드를 함유하는 유전체 층(20)을 포함한다. 유전체 층(20)의 상부 부분(70)은 유전체 층(20)과 금속화 층(30) 사이의 계면 영역(80)에 비해 더 낮은 Ta₂O₅ 비율을 가질 것으로 예상된다. 금속화 층은 소결된 금속 입자 및 유리질 상을 포함하며, 이들 중 일부는 금속화 조성의 일부일 수 있고 일부는 유전체 층의 Ta₂O₅로부터 유도될 수 있다. 절연 층(40)은 유전체 층(30)에 비교하여 더 큰 비율의 보이드를 포함한다.

계면 영역(80)의 확대된 이미지는 유전체 층(20)의 벌크와 비교하여 이 영역에서 보이드의 더 큰 비율을 예시한다.

실시예

샘플

샘플 E-1은 99.5 wt%의 Al₂O₃ 및 0.5 wt%의 Ta₂O₅의 조성을 갖는다. 다른 불순물은 0.1 wt% 미만이다. Ta₂O₅는 평균 입자 크기가 1.0㎛ 미만이고 입자 크기 분포가 더 작아서(Al₂O₃에 비교하여) Al₂O₃ 내에서의 Ta₂O₅의 균일한 분산을 보조한다. E-1의 밀도는 3.96g/cm³이다.

샘플 CE-1은 Morgan Advanced Ceramics(캘리포니아주, 헤이워드)로부터 입수가능한 Al-995^TM이고, 이는 99.5 wt%의 Al₂O₃ 및 유리 형성 재료를 포함하는 0.5 wt%의 다른 재료(Ta₂O₅ 제외)의 조성을 갖는다. CE-1는 3.91g/cm³의 밀도를 갖는다. 샘플(E-1 및 CE-1)은 15Kpsi 압력 하에서 실온에서 라미네이트된 다음, H₂에서 2시간 동안 1575 ℃에서 동시 소성되었다.

샘플 E-2는 2.0 wt%의 TiO₂, 4.0 wt%의 Ta₂O₅ 및 0.1 wt% 미만의 다른 불순물과 나머지가 Al₂O₃인 조성을 갖는다. E-2는 3.96g/cm³의 밀도를 갖는다.

샘플 CE-2는 상용 조성이며, 에너지 분산 X선 분광법(EDS) 분석을 통해 주로 Al₂O₃ 성분과 TiO₂; MgO, CaO 및 SiO₂의 소량의 성분이 존재함을 확인하였다. CE-2는 3.85g/cm³의 밀도를 갖는다.

샘플(E-2 및 CE-2)을 실온에서 15Kpsi 압력하에 라미네이트한 다음, H₂에서 1600℃에서 2시간 동안 동시 소성하였다.

내식성 및 휨 강도

각각 15.5cm²의 평균 샘플 표면적을 갖는 알려진 중량 및 휨 강도의 CE1 및 E1 샘플을 각각 20% v/v 농도의 150 ml의 수성 염산, 황산, 질산 또는 수산화칼륨 용액을 갖는 Teflon^TM 테스트 용기에 90℃로 11주 동안 배치하였다. 그 후, 샘플의 중량을 다시 측정하고 휨 강도에 대해 다시 테스트하였고, 도 4 및 도 5에 제공된 평균적 결과를 얻었다.

결과는 샘플 CE-1(알루미나 - MgO - 실리카)에 비교하여 샘플 E-1(알루미나-Ta₂O₅)의 개선된 내식성 및 휨 강도를 입증한다.

유전체 특성

샘플 E-1

항복 전압이 ASTM D149에 따라 실온에서 결정되었다. 결과(표 1)는 Al₂O₃-Ta₂O₅ 유전체 층이 기존의 고순도 알루미나 유전체 층에 비교하여 항복 전압이 2배를 훨씬 초과하여 더 얇은 유전체 층을 사용할 수 있게 한다는 것을 나타낸다.

두께(Mil)	항복 전압(V)	항복 전압(V/mil) [V/㎛]
5.5	9759	1774 [69.8]
5.5	9959	1774 [69.8]
5.5	11002	2000 [78.7]
5.5	>11000	2000 [78.7]
5.5	>11000	2000 [78.7]
평균	10543	1910 [75.2]

샘플 CE-1의 보고된 유전체 항복 전압은 실온에서 800V/mil이다.

E-1 및 CE-1과 동일한 조건 하에 처리된 99.8 wt% 알루미나(Morgan Advanced Ceramics의 Al998^TM)를 포함하는 상부 유전체 층을 포함하는 ESC에서 또한 항복 전압이 결정되었다. 밀도는 3.92g/cm³이고 항복 전압은 569와 943V/mil 사이에서 변하고, 평균 741V/mil이었다.

두께(Mil)	항복 전압(V)	항복 전압(V/mil) [V/㎛]
7.0	6659	951 [37.5]
7.0	6582	940 [37.0]
7.0	6418	917 [36.1]
7.0	8044	1149 [45.2]
평균	6926	989 [38.9]

CE-2의 항복 전압은 11V/㎛였다.

E-2의 체적 저항률은 CE-2의 1×10^-11 ohm·cm에 비교하여 2×10^-11 ohm·cm이었다.

본 출원의 상기 층 배열은 종래 기술(예를 들어, US6,641,939)의 통상적인 정전하 소산 재료와 비교하여 더 큰 항복 전압(표 2), 내식성 및 밀도를 제공할 수 있다.

제1 세라믹 층의 조밀화

샘플은 소결 온도와 시간이 조절된 것을 제외하고는 앞서 설명한 대로 처리되었다. 제1 세라믹 층의 밀도는 온도와 소결 온도에서 유지되는 시간의 지속기간의 영향을 받는다. 표 3에 나타난 바와 같이 소결 온도와 시간의 조합은 조밀화 프로세스에 영향을 미친다. 소결 온도가 충분히 높으면, 이때 시간은 액체 상이 보이드 공간을 침투하여 조밀화를 증가시키는데 있어 제한 요인으로 될 수 있다.

소결 온도(℃)	시간(hr)	밀도(g/cm ³ ) [% 이론치*]
1600	2	3.96 [99.25%]
1530	2	3.95 [99.00%]
1530	0.5	3.89 [97.49%]

* Al₂O₃의 밀도는 3.99g/cm³으로 취함

제1 세라믹 층의 탄탈륨 분포

도 6 내지 도 9를 참조하면, Ta₂O₅의 농도가, 상부 유전체에서의 표면(170)에 근접한 단면적(샘플(A)); 유전체 층(120)의 중간의 단면적(시료(B)); 및 금속화 층(130)에 근접한 유전체 층(180)(샘플(C))의 하부에서의 단면적에서 결정되었다. 제2 세라믹 층(140)에서 Ta₂O₅의 상당한 양은 발견되지 않았지만, 이의 존재는 금속성 정전 척 전극 패턴(130)에 의해 분리되어있는 것보다는 제1 및 제2 세라믹 층 계면에 있을 가능성이 더 높을 수 있다.

이미지 처리 소프트웨어 도구인 ImageJ^TM를 사용하여 유전체 층의 구성요소의 단면 표면적을 결정했다. 이미지의 보이드 공간과 아티팩트(artefacts)(흑색으로 식별됨)는 총 단면적에서 제외되었다. 그 후, 탄탈륨 부분의 톤에 기초한 임계값을 사용하여 그래픽 데이터를 이진 포맷(백색 - 탄탈륨 부분; 흑색 - 기타)으로 변환하고, 샘플 B의 탄탈륨 상의 검증(도 10)에서 표시된 바와 같이 대응하는 EDS 스펙트럼으로부터 조성을 확인하였다. 그 다음, 흑색 대 백색 화소의 비율을 사용하여 유전체 층의 상부(A), 중간(B) 및 하부(C)에서 탄탈륨 부분의 단면적 비율을 계산하였다.

샘플(C)의 이미지 분석 프로세스가 도 11a 내지 도 11c에 예시되어 있으며, 샘플 이미지 면적(도 11a)은 초기에 이미지 처리 도구로 보이드와 아티팩트를 제거하기 위해 선별되고(도 11b), 그 다음 나머지 면적(도 11b에서 식별된 보이드 및 아티팩트 면적 제외)에 대한 식별된(도 11c) 탄탈륨 상 단면적(백색)을 식별하기 위해 사용된다. 샘플 (A) 및 (B)에서 탄탈륨 상의 단면적 계산에 동일한 처리 단계가 사용되었다.

(C)에 대해 금속화 층으로부터 30 ㎛ 이하의 최대 지점 및 (A)에 대해 유전체 층 표면으로부터 30㎛ 이하의 최대 지점에서 약 312 ㎛²(26 ㎛ × 12 ㎛)의 샘플 단면적을 사용하여 유전체 층의 상부(A), 중간(B) 및 하부(C) 섹션을 분석했으며, EDS 분석을 사용하여 표 4에 결과를 예시한다. 표 4에 예시된 바와 같이, (샘플의 총 유효 면적, 즉, 총 샘플 면적에서 보이드 및 아티팩트가 점유하는 샘플 면적을 뺀 것에 대한) 탄탈륨의 비율은 유전체 층의 하부(C)에서 가장 높았고 탄탈륨의 비율은 유전체 층의 상부(A)를 향해 점진적으로 감소한다. 이는 샘플 면적 A(도 7), 샘플 면적 B(도 8) 및 샘플 면적 C(도 9)의 SEM 이미지에서 참조되고, 금속화 층(130) 위인 도 9에서 Ta₂O₅ 상(반점 백색 상)이 훨씬 더 많다.

유전체 층 위치	Ta 상의 단면적	(A)로부터의 % 변화
상부(A)	0.29%	-
중간(B)	0.50%	172%
하부(C)	0.73%	252%

본 명세서 전반에 걸쳐 "일 실시예", "특정 실시예", "다양한 실시예", "하나 이상의 실시예" 또는 "실시예"에 대한 참조는 실시예와 관련하여 설명된 특정 특징, 구조, 재료 또는 특성이 본 개시의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 따라서, 본 명세서 전반에 걸쳐 다양한 위치에서 "하나 이상의 실시예에서", "특정 실시예에서", "다양한 실시예에서", "일 실시예에서" 또는 "실시예에서"와 같은 문구의 출현은 반드시 본 개시의 동일한 실시예를 지칭하는 것은 아니다. 더욱이, 특정 특징, 구조, 재료 또는 특성은 하나 이상의 실시예에서 임의의 적절한 방식으로 조합될 수 있다.

본 출원의 개시가 특정 실시예를 참조하여 설명되었지만, 이들 실시예는 개시의 원리 및 적용의 단지 예시인 것으로 이해하여야 한다. 본 기술 분야의 숙련자는 본 개시의 사상 및 범위를 벗어나지 않고 본 개시에 다양한 수정 및 변형이 이루어질 수 있음을 명백히 알 수 있을 것이다. 따라서, 본 개시는 첨부된 청구범위 및 그 균등물의 범위 내에 있는 수정 및 변형을 포함하는 것을 의도한다.

Claims

정전 척을 위한 층 배열(layer arrangement)에 있어서,
A. 제1 세라믹 층;
B. 제2 세라믹 층; 및
C. 상기 제1 세라믹 층과 상기 제2 세라믹 층 사이에 배치된 금속화 층을 포함하고,
상기 제1 세라믹 층은
90.0 wt% 이상의 알루미나, 티타니아, ZrO₂, Y₂O₃, AlN, Si₃N_4,SiC, 전이 금속 산화물 또는 이들의 조합; 및
0.1 내지 10.0 wt% 범위의 탄탈륨 산화물(Ta₂O₅)을 포함하는, 층 배열.
청구항 1에 있어서,
상기 제1 세라믹 층은 상부 유전체 층인, 층 배열.
청구항 2에 있어서,
상기 상부 유전체 층은 20㎛ 내지 200㎛ 범위의 두께를 갖는, 층 배열.
청구항 1에 있어서,
상기 제1 세라믹 층은 98 wt% 이상의 알루미나를 포함하는, 층 배열.
청구항 1에 있어서,
상기 제1 세라믹 층은 탄탈륨 산화물, 알루미나, 티타니아, ZrO₂, Y₂O₃, AlN, Si₃N_4,SiC, 및 전이 금속 산화물의 총합의 99.0 wt% 이상을 포함하는, 층 배열.
청구항 1에 있어서,
상기 금속화 층은 백금, 팔라듐, 텅스텐, 몰리브덴, 니오븀, 탄탈륨 및 이의 합금으로 이루어진 그룹으로부터 선택된 금속을 포함하는, 층 배열.
청구항 1에 있어서,
상기 제2 세라믹 층은 알루미나, 티타니아, ZrO₂, Y₂O₃, AlN, Si₃N₄ _,SiC, 또는 이들의 조합을 포함하는, 층 배열.
청구항 1에 있어서,
상기 제1 세라믹 층과 상기 금속화 층의 계면에서 Ta₂O₅ 상을 더 포함하는, 층 배열.
청구항 1에 있어서,
상기 제1 세라믹 층의 상부 표면에서의 또는 상기 제1 세라믹 층의 상부 표면에 근접한 위치에서의 Ta₂O₅ 농도는 상기 제1 세라믹 층과 상기 금속화 층의 계면에서의 또는 상기 제1 세라믹 층과 상기 금속화 층의 계면에 근접한 위치에서의 Ta₂O₅의 농도보다 낮은, 층 배열.
청구항 1에 있어서,
상기 금속화 층에 근접한 상기 제1 세라믹 층에서 Ta₂O₅ 상의 단면적은 상기 제1 세라믹 층의 상부 표면에 근접한 상기 제1 세라믹 층에서의 Ta₂O₅ 상의 단면적보다 20%를 초과하여 더 큰, 층 배열.
청구항 1에 있어서,
상기 제1 세라믹 층의 밀도는 이론상 최대 밀도의 97%보다 더 큰, 층 배열.
청구항 1에 있어서,
상기 제2 세라믹 층의 밀도는 상기 제1 세라믹 층의 밀도보다 더 낮은, 층 배열.
청구항 1에 있어서,
상기 제1 세라믹 층은 전이 금속 산화물로 도핑된 알루미나 및 0.5 wt% 내지 10.0 wt%의 Ta₂O₅를 포함하는 정전하 소산 재료(electrostatic charge dissipative material)를 포함하고, 상기 전이 금속 산화물은 상기 제1 세라믹 층에 포함된 세라믹 재료의 총 중량에 기초하여 1.0 wt% 내지 8.0 wt%의 범위의 양으로 존재하는, 층 배열.
청구항 13에 있어서,
상기 전이 금속 산화물은 티타니아(TiO₂)를 포함하는, 층 배열.
청구항 13에 있어서,
상기 제1 세라믹 층은 2.0 wt% 내지 6.0 wt%의 Ta₂O₅를 포함하는, 층 배열.
청구항 1에 있어서,
상기 층상 배열은 동시 소성된(co-fired) 층상 배열인, 층 배열.
청구항 1에 따른 상기 층 배열을 포함하는, 정전 척.
청구항 17에 있어서,
상기 제1 세라믹 층은 60 V/㎛ 이상의 항복 전압을 갖는, 정전 척.
정전 척을 위한 층 배열을 제조하는 방법에 있어서,
A. 미가공 상태(green state)의 제1 재료를 포함하는 베이스 층을 형성하는 단계;
B. 내화 금속화-형성 재료를 상기 베이스 층에 도포하여 금속화 층을 형성하는 단계;
C. 상기 금속화 층 위에 미가공 상태의 제2 재료를 포함하는 상부 층을 배치하는 단계; 및
D. 액체 Ta₂O₅ 상을 형성하기에 충분한 온도 및 시간으로 상기 베이스 층, 상기 금속화 층 및 상기 상부 층을 동시 소성(co-firing)하되, 상기 액체 Ta₂O₅ 상은 상기 상부 층, 상기 금속화 층 및 상기 베이스 층 사이의 계면을 향해 이동하는, 단계를 포함하고,
상기 동시 소성 상태에서, 상기 상부 층은 제1 세라믹 재료를 포함하고, 상기 제1 세라믹 재료는 90.0 wt% 이상의 알루미나, 티타니아, ZrO₂, Y₂O₃, AlN, Si₃N₄ _,SiC, 또는 이들의 조합; 및 0.1 내지 10.0 wt% 범위의 탄탈륨 산화물(Ta₂O₅)을 포함하는, 방법.
청구항 19에 있어서,
상기 제1 세라믹 재료는 99.0 wt% 초과의 알루미나 및 1.0 wt% 미만의 Ta₂O₅를 포함하는, 방법.
청구항 19에 따른 방법에 의해 형성된 층 배열을 포함하는 제품.
할로겐 가스 환경에서 실리콘 웨이퍼를 제조하는 프로세스에 있어서, 청구항 19에 따른 방법에 의해 형성된 정전 척에 의해 상기 실리콘 웨이퍼가 정전 상태에서 보유되는, 프로세스.
청구항 22에 있어서,
상기 할로겐 가스 환경은 염소 또는 삼염화붕소 가스를 포함하는, 프로세스.
청구항 22에 있어서,
상기 프로세스는 이온 주입을 포함하는, 프로세스.
정전 척을 위한 층 배열에 있어서,
A. 제1 세라믹 층;
B. 제2 세라믹 층; 및
C. 상기 제1 세라믹 층과 상기 제2 세라믹 층 사이에 배치된 금속화 층을 포함하고,
상기 제1 세라믹 층은 전이 금속 산화물로 도핑된 알루미나 및 2.0 wt% 내지 10.0 wt%의 Ta₂O₅를 포함하는 정전하 소산 재료를 포함하고, 상기 전이 금속 산화물은 상기 제1 세라믹 층의 상기 세라믹 재료의 총 중량에 기초하여 1.0 wt% 내지 8.0 wt%의 범위의 양으로 존재하는, 층 배열.
청구항 25에 있어서,
전이 금속 산화물로 도핑된 상기 알루미나는 상기 제1 세라믹 층의 90 wt% 이상을 차지하는, 층 배열.