TW202105564A - 用於靜電吸盤之高密度耐腐蝕層佈置 - Google Patents

用於靜電吸盤之高密度耐腐蝕層佈置 Download PDF

Info

Publication number
TW202105564A
TW202105564A TW109113079A TW109113079A TW202105564A TW 202105564 A TW202105564 A TW 202105564A TW 109113079 A TW109113079 A TW 109113079A TW 109113079 A TW109113079 A TW 109113079A TW 202105564 A TW202105564 A TW 202105564A
Authority
TW
Taiwan
Prior art keywords
layer
ceramic
ceramic layer
arrangement
oxide
Prior art date
Application number
TW109113079A
Other languages
English (en)
Other versions
TWI837343B (zh
Inventor
正性 李
Original Assignee
美商摩根先進陶器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/US2020/027618 external-priority patent/WO2020214494A1/en
Application filed by 美商摩根先進陶器股份有限公司 filed Critical 美商摩根先進陶器股份有限公司
Publication of TW202105564A publication Critical patent/TW202105564A/zh
Application granted granted Critical
Publication of TWI837343B publication Critical patent/TWI837343B/zh

Links

Images

Landscapes

  • Inorganic Insulating Materials (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

用於靜電吸盤之層佈置包括第一陶瓷層;第二陶瓷層;配置在該第一陶瓷層與該第二陶瓷層之間之金屬化層。該第一陶瓷層包含至少90.0 wt%之氧化鋁、氧化鈦、ZrO2 、Y2 O3 、AlN、Si3 N4 、SiC、過渡金屬氧化物或其組合;及在0.1 wt%至10.0 wt%範圍內之氧化鉭(Ta2 O5 )。

Description

用於靜電吸盤之高密度耐腐蝕層佈置
本揭示案係關於用於靜電吸盤之層佈置;其製造方法;及含有該層佈置之靜電吸盤。具體而言,本揭示案係關於配置在靜電吸盤中之頂部介電層與絕緣層之間之金屬化層。
靜電吸盤(ESC)在半導體裝置製造製程中廣泛用於夾緊基板,例如矽晶圓。ESC係分層結構,其中導電層夾在陶瓷絕緣體之間以防止該等陶瓷絕緣體與該等裝置直接接觸。氧化鋁及氮化鋁係ESC中最常用之陶瓷。導電層(通常稱為「跡線」或「電極」)通常由難熔金屬(例如鉬及鎢)製成。跡線進一步藉由稱為「通孔」之層間導電導管連接,該等通孔穿過陶瓷層以自外部電源提供電能。
美國專利5,671,116教示用於製造陶瓷ESC之共燒方法。在此製程中,首先由薄帶成形粉末形成陶瓷帶,該等薄帶成形粉末與各種有機及無機黏合劑混合以將其保持在一起。然後將導電跡線在呈生坯狀態之陶瓷帶上金屬化。然後使金屬化之生坯帶堆疊在彼此之頂部且然後壓製以使其層壓。藉由在陶瓷層中鑽出之通孔中插入難熔金屬膏或粉末來形成通孔。然後將所得層壓生坯部件在高溫下共燒以製成單片式ESC主體。
ESC上之頂部陶瓷層通常稱為介電層,其與晶圓直接接觸,係ESC中最關鍵之陶瓷層。其主要功能係在晶圓與下面之電極之間提供絕緣層。其介電強度必須耐受經施加以夾住晶圓之電場之擊穿力。其亦保護在處理的同時自電極材料遷移至裝置之任何金屬雜質。在製程室(例如蝕刻及沈積)中,使用腐蝕性在自然界中變得越來越強之苛刻氣體(例如氟及氯)。在該等情形下,最重要的是陶瓷層之組合物不能經腐蝕性製程氣體溶解並污染裝置。
為維持高介電擊穿強度,陶瓷必須接近完全緻密。美國專利US4678683、US5207437及US5104834皆揭示在分層金屬化結構之燒結期間使用含有氧化鈣及氧化鎂之二氧化矽作為液相燒結助劑來使陶瓷緻密化。儘管氧化鋁中之該等組合物產生緻密之燒結主體,但其具有一些缺陷: •     該等組合物在半導體製造製程期間受到鹵素電漿氣體(例如氟及氯)之侵蝕;及 •     該等組合物具有相對較高之與液相形成相關之雜質含量。高雜質含量使得組合物不適於高溫處理環境,此乃因雜質更容易遷移通過介電層;且進入氣態處理環境中並有害地進入矽晶圓之表面上。
因此,需要開發既能耐腐蝕亦能防止雜質遷移至處理環境中之ESC。
在第一態樣中,提供用於靜電吸盤之層佈置,其包括: A. 第一陶瓷層; B. 第二陶瓷層; C. 配置在第一陶瓷層與第二陶瓷層之間之金屬化層, 其中第一陶瓷層包含至少90.0 wt%之: (i) 氧化鋁、氧化鈦、ZrO2 、Y2 O3 、AlN、Si3 N4 、SiC或其組合;或 (ii) 摻雜有過渡金屬氧化物之氧化鋁;及 較佳地足以使第一陶瓷層緻密化至第一陶瓷層之理論最大密度(即0%孔隙度)之至少97%或98%或98.5%或99.0%之氧化鉭(Ta2 O5 )。氧化鉭(Ta2 O5 )較佳係以0.05 wt%至10.0 wt%之範圍存在。
在一些實施例中,已發現,用作燒結助劑之相對較小量之氧化鉭(例如小於2.0 wt%)能夠產生高密度、高純度之陶瓷。在該等實施例中,第一陶瓷層較佳包含至少90.0 wt%之氧化鋁、氧化鈦、ZrO2 、Y2 O3 、AlN、Si3 N4 、SiC或其組合
在其他實施例中,需要更多Ta2 O5 (例如2.0 wt%至6.0 wt%或10 wt%或更大)以形成Ta2 O5 液相以使第一陶瓷層緻密化。在該等實施例中,第一陶瓷層較佳包含至少90.0 wt%之摻雜有過渡金屬氧化物(例如氧化鈦)之氧化鋁。
Ta2 O5 在大多數環境中係高度惰性的且因此具有遷移至處理環境中之低傾向。處理環境可高於450℃或高於550℃或高於650℃或高於750℃。
較佳地,存在至少92.0 wt%或至少94.0 wt%或至少96.0 wt%或至少98.0 wt%或至少99.0 wt%之氧化鋁、氧化鈦、ZrO2 、Y2 O3 、AlN、Si3 N4 、SiC、過渡金屬氧化物或其組合。
第一層可包含至少95.0 wt%或至少97.0 wt%或至少98.0 wt%或至少99.0 wt%或至少99.5 wt%或至少99.8wt%之氧化鉭及氧化鋁、氧化鈦、ZrO2 、Y2 O3 、AlN、Si3 N4 、SiC、過渡金屬氧化物或其組合。
第一陶瓷層較佳包含氧化鋁或AlN。
第一陶瓷層較佳包含小於或等於8.0 wt%之Ta2 O5 或小於或等於6.0 wt%或小於或等於4.0 wt%之Ta2 O5 或小於或等於2.0 wt%或小於或等於1.5 wt%之Ta2 O5 或小於或等於1.0 wt%或小於或等於0.8 wt%之Ta2 O5 或小於或等於0.7 wt%或小於或等於0.6 wt%之Ta2 O5 或小於或等於0.5 wt%或小於或等於0.4 wt%。較佳地,第一陶瓷層包含大於或等於0.2 wt%之Ta2 O5 或大於或等於0.3 wt%之Ta2 O5 。所需Ta2 O5 之量可取決於第一陶瓷層之組成;所需目標密度及/或目標燒結溫度及時間;以及層佈置將暴露之處理環境。較高水準之Ta2 O5 在緻密化過程中可不提供顯著額外益處;而較低水準可不足以在目標條件下提供目標密度要求。
較佳地,第一陶瓷層係頂部介電層。頂部介電層可與處理室中之晶圓直接接觸且因此介電層之表面較佳實質上不含揮發性雜質物質(例如Cu及Na)。
較佳地,第一陶瓷層包含在第一陶瓷層與金屬化層之界面處之Ta2 O5 相。
在一個實施例中,在製造分層佈置之共燒製程期間,將分層佈置加熱至低於Ta2 O5 之熔點達設定時間段,從而形成Ta2 O5 -氧化鋁液相,將其拉向金屬化層及鄰近第二陶瓷層周圍之更多孔區域。較佳地,Ta2 O5 能夠在1600℃或以下且更佳在1400℃或以下在第一陶瓷層內形成液相。
因此,頂部介電層之頂表面(Ta2 O5 不足相)之Ta2 O5 濃度具有低於在第一陶瓷層與金屬化層之界面處之Ta2 O5 相(例如玻璃)之Ta2 O5 濃度。較佳地,第一陶瓷層頂表面之Ta2 O5 濃度比金屬化層與第一陶瓷層之間之界面處之Ta2 O5 相中之Ta2 O5 濃度低至少20%或50%或80%。此Ta2 O5 分佈有利之原因在於,儘管Ta2 O5 不與大多數氣態環境反應,但其容易與氟氣反應。因此,與氣態環境直接接觸之表面中之Ta2 O5 較低。另外,在其中所用陶瓷氧化物係氧化鋁之實施例中,認為Ta2 O5 形成基於氧化鋁之玻璃,該基於氧化鋁之玻璃可比單獨Ta2 O5 更耐氟氣之腐蝕。
在一些實施例中,靠近金屬化層之鉭相之橫截面積(例如在距金屬化層不大於30 µm之最大點處最小樣品橫截面積為約300 µm2 或更大(例如20 µm x 15 µm))比靠近頂部介電層表面之鉭相之橫截面積(例如在距表面不大於30 µm之最大點處最小樣品橫截面積為約300 µm2 或更大(例如20 µm x 15 µm))大20%或大40%或大80%或大100%或大150%或大200%。
Ta2 O5 相具有相對較高之熔點及相對較低之蒸氣壓。Ta2 O5 相不僅在溫度高達1000℃或更高時耐腐蝕且不揮發,其亦形成障壁以防止更多揮發性雜質遷移通過第一陶瓷層且進入處理室中。因此,層佈置具有能夠在高溫腐蝕性環境中可靠地操作、同時在半導體製造中不會污染晶圓之益處。
具體而言,在非蝕刻應用(例如離子植入室)中,氧化鉭摻雜氧化鋁ESC給出更加潔淨之處理環境,此乃因Ta2 O5 具有低於其他黏合劑(例如氧化鎂及氧化鈣)之蒸氣壓。
與習用ESC相比,在腐蝕性氣態內具有Ta2 O5 介電頂層之ESC之惰性性質亦使得ESC能夠在較長時間段內維持其機械完整性。
在高溫燒結期間形成Ta2 O5 液相亦有助於將陶瓷層黏結至金屬化層,因此防止ESC中之不同層脫層。
第一陶瓷層之厚度通常介於10 µm與1.0 mm之間或介於20 µm與500 µm之間或介於30 µm與400 µm之間或介於40微米與300 µm之間或介於50 µm與200 µm之間,包括其之間之所有子範圍及值,此取決於具體應用及第一陶瓷層之組成。當第一陶瓷層係用於離子植入製程中之ESC之頂部介電層時,則要求該介電層耐受500V至2000V之電壓範圍。對於用於蝕刻或沈積製程中之ESC,則可要求該介電層耐受3000V至6000V、較佳1000V至3000V之電壓。
在一個實施例中,頂部介電層具有至少60 V/µm或至少70 V/µm或至少80 V/µm之擊穿電壓。
對於Al2 O3 (99.5 wt) - Ta2 O5 (0.5 wt%)介電層,介電擊穿電壓為約2000 V/mil或80 V/µm。當添加安全界限時,介電層之大致厚度可介於10 µm或20 µm與200 µm之間。與習用高純度介電層(例如Al-995TM 及Al-998TM (可自Morgan Advanced Ceramics, Hayward, CA)獲得)相比,本文實施例之層佈置之優異介電擊穿強度使得更薄之介電層能夠用於相同之應用電壓。
第一陶瓷層之密度比孔隙度為0%之陶瓷材料之理論最大密度較佳大97%,更佳大98%且甚至更佳大99%。替代地,第一陶瓷層之空隙含量較佳小於3% v/v,更佳小於2% v/v且甚至更佳小於1% v/v。
第一陶瓷層之密度可大於3.90 g/cm3 或大於3.91 g/cm3 或大於3.92 g/cm3 或大於3.93 g/cm3 或大於3.94 g/cm3 或大於3.95 g/cm3
第二陶瓷層之密度較佳低於第一陶瓷層之密度。第二陶瓷層較佳包含至少95 wt%且更佳至少95 wt%之氧化鋁、氧化鈦、ZrO2 、Y2 O3 、AlN、Si3 N4 、SiC或其組合。
形成第一層及第二層之陶瓷材料較佳具有介於約0.5 µm與5 µm之間且更佳介於1 µm與3 µm之間之平均粒徑。
第一陶瓷層及第二陶瓷層較佳包含相同的陶瓷組分。在較佳實施例中,第一陶瓷層及第二陶瓷層包含氧化鋁。在此實施例內,第二陶瓷層較佳具有高氧化鋁含量(例如Al-998TM )。較高純度之氧化鋁因實質上不含燒結助劑而難以燒結及緻密化。因此,第二陶瓷層之密度通常低於第一陶瓷層且因此促進Ta2 O5 液相向第二陶瓷相遷移並進入第二陶瓷相中。Ta2 O5 液相遷移至第二陶瓷相中僅可鄰近金屬化層界面(即不在整個第二陶瓷層上延伸)。
在另一實施例中,第一陶瓷層包含含有摻雜有過渡金屬氧化物之氧化鋁及介於0.1 wt%或0.5 wt%與10.0之間的氧化鉭(Ta2 O5 )之靜電荷耗散材料。過渡金屬氧化物較佳係以基於第一陶瓷層中陶瓷材料之總重量1.0 wt%及8.0 wt% (較佳介於1.5 wt%至7.5 wt%範圍內或介於2.0 wt%至7.0 wt%範圍內)範圍內之量存在。在此實施例內,摻雜有過渡金屬氧化物之氧化鋁較佳佔第一陶瓷層之至少90 wt%。
氧化鋁之摻雜使得能夠控制經摻雜氧化鋁之電阻率,如US6,641,939中所揭示,該專利以引用方式併入本文中。
過渡金屬氧化物可選自由Re、Ti、V、Fe、Cr、Co、Mn、Ni、Mo及Nb之氧化物組成之群。過渡金屬氧化物較佳係氧化鈦。
認為晶界相之連續性以及Ta2 O5 -鈦酸鹽液相之潤濕角控制經摻雜氧化鋁之電阻率。與高純度氧化鋁相比,需要將較高量之Ta2 O5 添加至氧化鈦摻雜氧化鋁,以在1600℃或以下之共燒溫度形成Ta2 O5 -鈦酸鹽液相(例如在2.0 wt%至10 wt%範圍內之Ta2 O5 )。
在包含過渡金屬氧化物摻雜氧化鋁第一陶瓷層之實施例中,第一陶瓷層較佳具有至少20 V/µm或至少30 V/µm或至少40 V/µm之擊穿電壓。
在第二態樣中,提供包括第一態樣之分層佈置之靜電吸盤。
在第三態樣中,提供製造用於靜電吸盤之層佈置之方法,其包括以下步驟: A. 形成第一陶瓷層或第二陶瓷層以產生呈生坯狀態之基底層; B. 將金屬化層施加至基底層; C. 將第一陶瓷層或第二陶瓷層配置在金屬化層上方以形成呈生坯狀態之頂層;呈共燒狀態之該第一陶瓷層包含: 至少90 wt%之氧化鋁、氧化鈦、ZrO2 、Y2 O3 、AlN、Si3 N4 、SiC、過渡金屬氧化物或其組合;及足以使第一陶瓷層緻密化至第一陶瓷層之理論密度之至少97%或98%或98.5%或99.0%之氧化鉭(Ta2 O5 )。氧化鉭(Ta2 O5 )較佳係在0.1 wt%至10.0 wt%範圍內 D. 以足夠溫度及時間共燒該等層以形成Ta2 O5 液相, 其中Ta2 O5 液相向第一陶瓷層、金屬化層與第二陶瓷層之間之界面遷移。
在第四態樣中,提供製造用於靜電吸盤之層佈置之方法,其包括以下步驟: A. 形成包含呈生坯狀態之第一材料之基底層; B. 將難熔金屬化形成材料施加至基底層以形成金屬化層; C. 將包含呈生坯狀態之第二材料之頂層配置在金屬化層上方; D. 以足夠溫度及時間共燒基底層、金屬化層及頂層以形成Ta2 O5 液相, 其中Ta2 O5 液相向頂層、金屬化層與基底層之間之界面遷移;且 在共燒狀態下,頂層包含第一陶瓷材料,該第一陶瓷材料包含:至少90.0 wt%之氧化鋁、氧化鈦、ZrO2 、Y2 O3 、AlN、Si3 N4 、SiC或其組合;及在0.1 wt%至10.0 wt%範圍內之氧化鉭(Ta2 O5 )。
形成層佈置之其他方法係可能的,例如使用黏著劑將該等層黏結在一起而非共燒。然而,共燒通常係較佳的,此乃因其促進頂層表面至金屬化層之Ta2 O5 濃度梯度,由此: •     在金屬化層處或附近產生障壁以防止揮發性雜質向介電層表面遷移; •     在介電層與金屬化層之間產生黏結層以防止介電層及金屬化層脫層;及 •     提供實質上不含揮發性雜質且能夠在大氣臨界環境中、例如在離子植入室中操作之惰性介電層表面。
較佳地,第二陶瓷層係基底層且第一陶瓷層係頂層。
可在共燒之前將其他層(例如加熱層)添加至佈置。其他層較佳添加至基底層,由此維持第一陶瓷層作為頂層。
金屬化層與鄰近陶瓷層之間之界面因空隙形成(部分歸因於熱膨脹或及/空隙形成之不匹配)而易於脫層。第一陶瓷層中之Ta2 O5 液相向金屬化層界面遷移以在金屬化層與鄰近陶瓷層之間形成更牢固之黏結。
通常,使第一陶瓷層緻密化至大於第一陶瓷層之理論最大密度之97.0 wt%之溫度及時間足以改良Ta2 O5 液相之金屬化層黏著。然而,長時間(例如大於1小時或大於2小時)維持共燒條件可具有另一積極效應。延長共燒時間亦可產生與呈生坯狀態之表面相比具有降低的Ta2 O5 水準之第一陶瓷層表面,此歸因於Ta2 O5 相之遷移。表面層中較低水準(例如與呈生坯狀態之表面相比小10%或20%或50%)之Ta2 O5 產生適於在氯(Cl2 及BCl3 )氣環境或甚至氟氣環境中應用之表面。
較佳地,在緻密化製程期間第二陶瓷層之密度低於第一陶瓷層之密度,此乃因第二陶瓷相中以及層邊界周圍之較高空隙含量促進Ta2 O5 液相向第二陶瓷層遷移。
第一陶瓷層及第二陶瓷層可藉由任一合適之技術(包括乾壓或薄帶成形)形成。在一個實施例中,第二層係經由乾壓形成且第一層係薄帶成形。該製程之細節提供於US20170057880中,該專利以引用方式併入本文中。薄帶成形較佳用於介電層具有小於200 µm且更佳小於100 µm之厚度時。
第二陶瓷生坯層之厚度可極大地根據其特定應用而廣泛變化。通常,然而,其厚度介於約0.1 mm至約5 mm範圍內。較佳地,生坯陶瓷層係均勻的或至少具有實質上均勻之厚度。 金屬化
金屬化層可包含難熔金屬化形成材料,即在共燒期間難熔金屬化形成材料在基板上形成導電難熔金屬相。通常、金屬化形成材料為此項技術中已知且可在市面上購得。金屬化形成材料較佳具有顯著低於共燒溫度(例如低於50℃或100℃)之熔融溫度。金屬化材料較佳係選自由鉑、鈀、鎢、鉬、鈮、鉭及其合金組成之群之金屬。
通常,金屬化形成材料呈包含懸浮於有機黏合劑及溶劑中之難熔金屬顆粒之膏或油墨形式。金屬化材料亦可含有進一步幫助金屬黏著至基板之一些玻璃形成組分(例如SiO2 、MgCO3 、高嶺土(Kaolin))。然而,由於形成之Ta2 O5 液相可改良金屬化層至基板之黏著,該等條件係可選的。
通常,難熔金屬顆粒之大小介於約0.1微米至約20微米範圍內。
難熔金屬可為任一金屬,該任一金屬之顆粒可在燒結所存在可燒結陶瓷組合物期間燒結在一起以產生連續導電相。難熔金屬在燒結陶瓷組合物期間必須為固體,且較佳其係鎢或鉬。
金屬化材料可藉由多種習用技術與陶瓷層接觸。通常,將金屬化材料沈積或印刷在預選靜電吸盤電極圖案上及/或預選靜電吸盤電極圖案中。通常,將金屬化材料網版印刷在預選靜電吸盤電極圖案上。 製造
在製造具有多層陶瓷基板之單片式主體中,產生複數個生坯陶瓷層且金屬化材料以預選之圖案與大多數(若非全部)生坯陶瓷層接觸或印刷在該等生坯陶瓷層上。通孔或導通孔可根據層互連之需要在片材中打孔,並填充通常呈膏形式之金屬化材料。然後,使該等片材以通常形成夾心之預選方式堆疊在一起,即彼此重疊。堆疊可在極大地由其特定組成決定之壓力及溫度、但通常低於約100℃下層壓,以形成層壓結構,然後共燒。
在施加金屬化塗料後,可使用等靜壓來組裝生坯帶及/或乾壓生坯片材之多個層。典型壓力高達約103 MPa (15 k psi),但可視需要使用更高壓力。等靜壓不僅在帶之間產生良好的層壓,且亦確保多層帶結構在燒製期間均勻皺縮。
當燒製之層壓總成用作靜電吸盤時,共燒陶瓷部件之外表面或面(face)將需要實質上平坦以確保基板晶圓與介電層之支撐表面之間存在最大之表面積接觸。為提供共燒陶瓷部件之平坦度,對分層佈置進行平燒之方法包括以下步驟; a) 將分層佈置支撐於具有至少一個實質上平坦之表面之絕緣托架上; b) 在分層佈置上安裝或組裝具有至少一個實質上平坦之表面之絕緣重物,使得分層佈置位於絕緣托架之實質上平坦之表面與絕緣重物之間。
然後步驟(a)及(b)在惰性(例如N2 )或還原性氣態環境(例如H2 )中燒製至燒結溫度。較佳地,將托架及/或鄰近物品之重物之至少一個表面機械處理成實質上平坦的。藉由將托架及/或與生坯物品接觸之重物之至少一個面機械處理成實質上平坦的,生坯分層佈置將維持其平坦度或在燒製期間佔據托架及/或重物表面之平坦度。例如,在後一種情形下,當生坯分層佈置因其形成過程(例如乾壓或等壓或甚至處置)而不完全平坦或具有缺陷時,藉由在托架與重物之實質上平坦之表面之間燒製生坯分層佈置,由重物施加之壓力使得分層佈置實質上佔據托架及/或重物之平坦表面之平坦度。
本發明之結構較佳經共燒以產生燒結結構,該燒結結構包含無大於約5微米之空隙之燒結陶瓷基板及難熔金屬之黏附導電相。
在燒結期間,第一陶瓷層較佳包含Ta2 O5 液相用於產生期望密度之陶瓷基板。較佳地,Ta2 O5 液相將燒結金屬顆粒黏結至鄰近陶瓷層。在燒結期間,使得能夠燒結陶瓷之液相之一部分藉由毛細管作用遷移至燒結難熔金屬顆粒之間之間隙中,產生與難熔金屬之連續相混合之相,通常為玻璃相,該難熔金屬之連續相有助於難熔金屬相黏附至基板。燒結溫度可極大地根據特定陶瓷組成而廣泛變化,但通常其高於1300℃且通常介於約1350℃至約2100℃之範圍內。例如,對於可燒結液相Ta2 O5 -氧化鋁組合物,典型燒結溫度為約1500℃至約1600℃。
關於處理組分以形成靜電吸盤之其他細節可參見US20170057880,其以引用方式併入本文中。
為方便起見,鉭表示為氧化物形式(Ta2 O5 )且應理解鉭可以其他形式存在。
參考圖1,存在300 mm直徑之靜電吸盤10,其包括厚度為150 µm之頂部介電層20,該頂部介電層20具有由乾壓形成之頂表面22;包含基於鉬之塗料組合物之電極層30 (20 µm)、約50 µm厚度之乾壓絕緣層40;包含基於鉬之塗料組合物之加熱層(20 µm) 50;及厚度為150 µm之基底層。
介電層20、絕緣層40及基底層60中之每一者包含高純度氧化鋁。介電層20包含99.5 wt% Al2 O3 、0.5 wt% Ta2 O5 及痕量雜質。薄絕緣層40及基底層60皆係自標稱純度為99.8 wt% Al2 O3 之氧化鋁粉末(Al-998TM )形成。其他合適之氧化鋁粉包括Al-995TM 。高純度氧化鋁形成氧化鋁調配物(Al-998TM 、AL-995TM 及E-1形成)之基礎,其中氧化鋁顆粒之平均粒徑為約1.2 µm;表面積為約3.5 m2 /g)。
陶瓷層係使用噴霧乾燥之氧化鋁;如US20170057880第57至62段中所述之黏合劑、分散劑及其他添加劑來乾壓。
參考圖2,經共燒之層佈置10包括介電層20,該介電層20含有分佈於其中之小空隙。預期介電層20之頂部部分70具有相對於介電層20與金屬化層30之間之界面區80較低比例之Ta2 O5 。金屬化層包含燒結金屬顆粒及玻璃相,其中之一些可已成為金屬化組合物之一部分且一些可源自介電層中之Ta2 O5 。絕緣層40包含與介電層30相比較大比例之空隙。
界面區80之放大影像圖解說明此區域中與介電層20之本體相比較大比例之空隙。實例: 樣品
樣品E-1具有99.5 wt% Al2 O3 及0.5 wt% Ta2 O5 之組成。其他雜質小於0.1 wt%。Ta2 O5 具有小於1.0 µm之平均粒徑,且較小粒徑分佈(與Al2 O3 相比)有助於Ta2 O5 均勻分散於Al2 O3 中。E-1具有3.96 g/cm3 之密度。
樣品CE-1係可自Morgan Advanced Ceramics (Hayward, CA)獲得之Al-995TM ,其具有99.5 wt% Al2 O3 及0.5 wt%其他材料(不包括Ta2 O5 ) (包括玻璃形成材料)之組成。CE-1具有3.91 g/cm3 之密度。將樣品(E-1及CE-1)在室溫下在15Kpsi壓力下層壓且然後在1575℃下在H2 中共燒2小時。
樣品E-2具有以下組成:2.0 wt% TiO2 ;4.0 wt% Ta2 O5 ;其他雜質小於0.1 wt%及剩餘Al2 O3 。E-2具有3.96 g/cm3 之密度。
樣品CE-2係商業組合物,能量分散X射線光譜(EDS)分析確認主要Al2 O3 組分及次要組分TiO2 ;MgO、CaO及SiO2 之存在。CE-2具有3.85 g/cm3 之密度。
將樣品(E-2及CE-2)在室溫下在15Kpsi壓力下層壓且然後在1600℃下在H2 中共燒2小時。 耐腐蝕性及抗彎強度
將具有已知重量及抗彎強度且各自具有15.5 cm2 之平均樣品表面積之CE1及E1樣品於含有各自濃度為20% v/v之150 ml鹽酸、硫酸、硝酸或氫氧化鉀水溶液之TeflonTM 測試容器中在90℃下放置11週。然後將樣品再稱重且再測試抗彎強度,平均結果提供於圖4及圖5中。
結果展示與樣品CE-1 (氧化鋁-MgO-二氧化矽)相比,樣品E-1 (氧化鋁-Ta2 O5 )之耐腐蝕性及抗彎強度有所改良。 介電性質樣品 E-1
在室溫下根據ASTM D149測定擊穿電壓。結果(表1)指示與習用高純度氧化鋁介電層相比,Al2 O3 - Ta2 O5 介電層具有遠超過兩倍之擊穿電壓,由此使得能夠使用較薄之介電層。 1
厚度 (Mil) 擊穿電壓 (V) 擊穿電壓 (V/mil) [V/µm]
5.5 9759 1774      [69.8]
5.5 9959 1774      [69.8]
5.5 11002 2000     [78.7]
5.5 >11000 2000     [78.7]
5.5 >11000 2000     [78.7]
平均值 10543 1910 [75.2]
樣品CE-1在室溫下具有800 V/mil之所報告介電擊穿電壓。
亦在ESC中測定擊穿電壓,該ESC包括在與E-1及CE-1相同之條件下處理之包含99.8 wt%氧化鋁之頂部介電層(來自Morgan Advanced Ceramics之Al998TM )。密度為3.92 g/cm3 且擊穿電壓在569 V/mil與943 V/mil之間變化,平均值為741 V/mil。 2
厚度 (Mil) 擊穿電壓 (V) 擊穿電壓 (V/mil) [V/µm]
7.0 6659 951      [37.5]
7.0 6582 940      [37.0]
7.0 6418 917     [36.1]
7.0 8044 1149     [45.2]
平均值 6926 989 [38.9]
CE-2具有11V/µm之擊穿電壓。
與CE-2之1x10-11 ohm cm相比,E-2之體積電阻率為2x10-11 ohm cm。
本文之層佈置能夠提供與先前技術(例如US6,641,939)之習用靜電荷耗散材料相比較大之擊穿電壓(表2)、耐腐蝕性及密度。 第一陶瓷層之緻密化
除了調整燒結溫度及時間之外,如前所述處理樣品。第一陶瓷層之密度受溫度及維持在燒結溫度之持續時間之影響。如表3所指示,燒結溫度及時間之組合影響緻密化製程。若燒結溫度足夠高,則時間可為液相穿透空隙空間並增加緻密化之限制因素。 3
燒結溫度 (℃) 時間 (hr) 密度 (g/cm3 ) [ 理論 %*]
1600 2 3.96 [99.25%]
1530 2 3.95 [99.00%]
1530 0.5 3.89 [97.49%]
*Al2 O3 之密度取為3.99 g/cm3 第一陶瓷層中鉭之分佈
參考圖6-圖9,在頂部電介質中在靠近表面170之橫截面積(樣品(A))、介電層120中間之橫截面積(樣品(B))及靠近金屬化層130之介電層180底部之橫截面積(樣品(C))處測定Ta2 O5 之濃度。在第二陶瓷層140中未發現實質量之Ta2 O5 ,但其更可能存在於第一陶瓷層與第二陶瓷層界面處,而非由金屬靜電吸盤電極圖案130分開。
使用影像處理軟體工具ImageJTM 測定介電層之組分之橫截面表面積。總橫截面積不包括影像中之空隙空間及偽影(鑑定為黑色)。然後使用基於鉭部分色調之臨限值將圖形數據轉換成二進制格式(白色-鉭部分;黑色-其他),且根據相應EDS光譜驗證組成,如樣品B中鉭相之驗證所指示(圖10)。然後使用黑對白像素之比例來計算介電層之頂部(A)、中間(B)及底部(C)之鉭部分之橫截面積比例。
樣品(C)之影像分析過程圖解說明於圖11a-c中,其中樣品影像區域(圖11a)最初經篩選以去除空隙及偽影(圖11b),然後用影像處理工具鑑定所鑑定之(圖11c)相對於剩餘面積(不包括圖11b中鑑定之空隙及偽影區域)之鉭相橫截面積(白色)。在計算樣品(A)及樣品(B)中鉭相之橫截面積時使用相同之處理步驟。
使用距金屬化層不大於30 µm之最大點(對於(C))及距介電層表面不大於30 µm之最大點(對於(A))處約312 µm2 (26 µm x 12 µm)之樣品橫截面積來分析介電層之頂部(A)、中間(B)及底部(C)部分,結果使用EDS分析圖解說明於表4中。如表4所圖解說明,鉭之比例(相對於樣品之總有效面積,即總樣品面積減去空隙及偽影佔據之樣品面積)在介電層之底部(C)最高,且鉭之比例向介電層之頂部(A)逐漸減小。此提及於樣品面積A (圖7);樣品面積B (圖8)及樣品面積C (圖9)之SEM影像中,在圖9中具有相當多的Ta2 O5 相(斑點白色相),在金屬化層130之上。 4
介電層位置 Ta 相之橫截面積 (A) 變化 %
頂部(A) 0.29% -
中間(B) 0.50% 172%
底部(C) 0.73% 252%
在本說明書通篇中對「一個實施例」、「某些實施例」、「各個實施例」、「一或多個實施例」或「實施例」之提及意指結合該實施例闡述之特定特徵、結構、材料或特性包括在本揭示案之至少一個實施例中。因此,在本說明書通篇中之各個地方出現諸如「在一或多個實施例中」、「在某些實施例中」、「在各個實施例中」、「在一個實施例中」或「在實施例中」之片語不一定係指本揭示案之同一實施例。此外,在一或多個實施例中,特定特徵、結構、材料或特性可以任何合適之方式組合。
儘管本文之揭示案提供對特定實施例之描述,但應理解,該等實施例僅說明本揭示案之原理及應用。熟習此項技術者應明瞭,在不脫離本揭示案之精神及範圍之情況下,可對本揭示案進行各種修改及變化。因此,本揭示案意欲包括在所附申請專利範圍及其等效物之範圍內之修改及變化。
10:靜電吸盤、經共燒之層佈置 20:頂部介電層 22:頂表面 30:電極層 40:乾壓絕緣層 50:加熱層 60:基底層 70:頂部部分 80:界面區 120:介電層 130:金屬化層 140:第二陶瓷層 170:表面 180:介電層 A:介電層之頂部 B:介電層之中間 C:介電層之底部
圖1係形成靜電吸盤之層佈置之分解視圖(未按比例繪製)。
圖2係根據實施例之第一陶瓷層(頂部)、金屬化層及第二陶瓷層之SEM影像。
圖3係圖2之放大SEM影像。
圖4係腐蝕測試後Al2 O3 - Ta2 O5 組合物之重量損失(x 10-4 g/cm2 )之圖。
圖5係腐蝕測試後Al2 O3 - Ta2 O5 組合物之抗彎強度(MPa)。
圖6係層佈置之橫截面之SEM影像。
圖7係介電層之頂部部分之橫截面之SEM影像。
圖8係介電層之中間部分之橫截面之SEM影像。
圖9係介電層之底部部分之橫截面之SEM影像。
圖10係突出顯示在介電層中存在鉭相之SEM影像及EDS光譜。
圖11a-c係已用數位成像軟體處理之圖9之SEM影像之一部分。
10:靜電吸盤、經共燒之層佈置
20:頂部介電層
22:頂表面
30:電極層
40:乾壓絕緣層
50:加熱層
60:基底層

Claims (26)

  1. 一種用於靜電吸盤之層佈置,其包括: A. 一陶瓷層; B. 二陶瓷層; C. 置在該第一陶瓷層與該第二陶瓷層之間之金屬化層, 其中該第一陶瓷層包含: 至少90.0 wt%之氧化鋁、氧化鈦、ZrO2 、Y2 O3 、AlN、Si3 N4 、SiC、過渡金屬氧化物或其組合;及 在0.1 wt%至10.0 wt%範圍內之氧化鉭(Ta2 O5 )。
  2. 如請求項1之層佈置,其中該第一陶瓷層係頂部介電層。
  3. 如請求項2之層佈置,其中該頂部介電層具有在20 µm至200 µm範圍內之厚度。
  4. 如請求項1之層佈置,其中該第一陶瓷層包含至少98 wt%之氧化鋁。
  5. 如請求項1之層佈置,其中該第一陶瓷層包含總共至少99.0 wt%之該氧化鉭、該氧化鋁、該氧化鈦、該ZrO2 、該Y2 O3 、該AlN、該Si3 N4 、該SiC及該等過渡金屬氧化物。
  6. 如請求項1之層佈置,其中該金屬化層包含選自由以下組成之群之金屬:鉑、鈀、鎢、鉬、鈮、鉭及其合金。
  7. 如請求項1之層佈置,其中該第二陶瓷層包含氧化鋁、氧化鈦、ZrO2 、Y2 O3 、AlN、Si3 N4 、SiC或其組合。
  8. 如請求項1之層佈置,其進一步包括在該第一陶瓷層與該金屬化層之界面處之Ta2 O5 相。
  9. 如請求項1之層佈置,其中該第一陶瓷層之頂表面處或附近之Ta2 O5 濃度低於該第一陶瓷層與該金屬化層之界面處或附近之Ta2 O5 濃度。
  10. 如請求項1之層佈置,其中靠近該金屬化層之該第一陶瓷層中Ta2 O5 相之橫截面積比靠近該第一陶瓷層之頂表面之該第一陶瓷層中Ta2 O5 相之橫截面積大20%。
  11. 如請求項1之層佈置,其中該第一陶瓷層之密度比其理論最大密度大97%。
  12. 如請求項1之層佈置,其中該第二陶瓷層之密度低於該第一陶瓷層之密度。
  13. 如請求項1之層佈置,其中該第一陶瓷層包含含有摻雜有過渡金屬氧化物之氧化鋁及介於0.5 wt%與10.0 wt%之間之Ta2 O5 的靜電荷耗散材料,其中該過渡金屬氧化物係以基於該第一陶瓷層中陶瓷材料之總重量1.0 wt%與8.0 wt%範圍內之量存在。
  14. 如請求項13之層佈置,其中該過渡金屬氧化物包含氧化鈦(TiO2 )。
  15. 如請求項13之層佈置,其中該第一陶瓷層包含介於2.0 wt%與6.0 wt%之間之Ta2 O5
  16. 如請求項1之層佈置,其中該層佈置係經共燒之層佈置。
  17. 一種靜電吸盤,其包括如請求項1之層佈置。
  18. 如請求項17之靜電吸盤,其中該第一陶瓷層具有至少60 V/µm之擊穿電壓。
  19. 一種製造用於靜電吸盤之層佈置之方法,其包括: A.  形成包含呈坯狀態之第一材料之基底層; B.   將難熔金屬化形成材料施加至該基底層以形成金屬化層; C.   將包含呈生坯狀態之第二材料之頂層配置在該金屬化層上方; D.  以足夠溫度及時間共燒該基底層、該金屬化層及該頂層以形成Ta2 O5 液相, 其中該Ta2 O5 液相向該頂層、該金屬化層及該基底層之間之界面遷移;且 在共燒狀態下,該頂層包含第一陶瓷材料,該第一陶瓷材料包含:至少90.0 wt%之氧化鋁、氧化鈦、ZrO2 、Y2 O3 、AlN、Si3 N4 、SiC或其組合;及在0.1至10.0 wt%範圍內之氧化鉭(Ta2 O5 )。
  20. 如請求項19之方法,其中該第一陶瓷材料包含大於99.0 wt%之氧化鋁及小於1.0 wt%之Ta2 O5
  21. 一種產品,其包含藉由如請求項19之方法形成之層佈置。
  22. 一種在鹵素氣體環境中製造矽晶圓之方法,其中該矽晶圓係藉由如請求項19之方法形成之靜電吸盤來靜電固持。
  23. 如請求項22之方法,其中該鹵素氣體環境包括氯氣或三氯化硼氣體。
  24. 如請求項22之方法,其中該方法包括離子植入。
  25. 一種用於靜電吸盤之層佈置,其包括: A.  第一陶瓷層; B.   第二陶瓷層; C.   配置在該第一陶瓷層與該第二陶瓷層之間之金屬化層, 其中該第一陶瓷層包含含有摻雜有過渡金屬氧化物之氧化鋁及介於2.0 wt%與10.0wt%之間的Ta2 O5 之靜電荷耗散材料,其中該過渡金屬氧化物係以基於該第一陶瓷層中之該陶瓷材料之總重量1.0 wt%及8.0wt%範圍內之量存在。
  26. 如請求項25之層佈置,其中該摻雜有過渡金屬氧化物之氧化鋁佔該第一陶瓷層之至少90 wt%。
TW109113079A 2019-04-19 2020-04-17 用於靜電吸盤之高密度耐腐蝕層佈置 TWI837343B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962836277P 2019-04-19 2019-04-19
US62/836,277 2019-04-19
PCT/US2020/027618 WO2020214494A1 (en) 2019-04-19 2020-04-10 High density corrosion resistant layer arrangement for electrostatic chucks
WOPCT/US20/27618 2020-04-10

Publications (2)

Publication Number Publication Date
TW202105564A true TW202105564A (zh) 2021-02-01
TWI837343B TWI837343B (zh) 2024-04-01

Family

ID=75745154

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109113079A TWI837343B (zh) 2019-04-19 2020-04-17 用於靜電吸盤之高密度耐腐蝕層佈置

Country Status (1)

Country Link
TW (1) TWI837343B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI823273B (zh) * 2021-03-30 2023-11-21 大陸商中微半導體設備(上海)股份有限公司 靜電吸盤及等離子體反應裝置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2760541B2 (ja) * 1988-03-02 1998-06-04 新光電気工業株式会社 セラミック組成物
JPH11314970A (ja) * 1998-03-05 1999-11-16 Ngk Spark Plug Co Ltd 窒化珪素焼結体及びその製造方法並びにその窒化珪素焼結体を用いた軸受け及び転がり軸受け

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI823273B (zh) * 2021-03-30 2023-11-21 大陸商中微半導體設備(上海)股份有限公司 靜電吸盤及等離子體反應裝置

Also Published As

Publication number Publication date
TWI837343B (zh) 2024-04-01

Similar Documents

Publication Publication Date Title
KR101679904B1 (ko) 정전척
US7416793B2 (en) Electrostatic chuck and manufacturing method for the same, and alumina sintered member and manufacturing method for the same
US7547407B2 (en) Manufacturing method for sintered body with buried metallic member
TW442888B (en) Electrostatic holding apparatus and method of producing the same
TWI413438B (zh) 半導體製造裝置用之保持單元、及裝載有該保持單元之半導體製造裝置
JP5872998B2 (ja) アルミナ焼結体、それを備える部材、および半導体製造装置
TWI518715B (zh) 積層陶瓷電子零件及積層陶瓷電子零件之製造方法
JP7418468B2 (ja) 静電チャック用高密度耐食層配置
KR20080025012A (ko) 정전 척 및 그 제조 방법
EP1582509B1 (en) Dense cordierite based sintered body
TW200425184A (en) Monolithic ceramic capacitor
TWI546271B (zh) Ceramic element, element for semiconductor manufacturing apparatus, and manufacturing method of ceramic element
JP5189928B2 (ja) セラミックス部材の作成方法及び静電チャック
US10863587B2 (en) Ceramic structure, method for manufacturing the same, and member for semiconductor manufacturing apparatus
TW202105564A (zh) 用於靜電吸盤之高密度耐腐蝕層佈置
KR20200133744A (ko) 정전 척 장치 및 정전 척 장치의 제조 방법
JP2000143349A (ja) 窒化アルミニウム質焼結体およびそれを用いた静電チャック
US11715661B2 (en) Composite sintered body and method of manufacturing composite sintered body
JP6444078B2 (ja) 電極埋設体
JP3667077B2 (ja) 静電チャック
JP5284227B2 (ja) 静電チャック及び静電チャックの製造方法
JP5192221B2 (ja) セラミックス焼結体及びそれを用いた静電チャック
JP2004342622A (ja) セラミックヒータ
JPH11100271A (ja) セラミック抵抗体およびそれを用いた静電チャック
JP3965467B2 (ja) セラミック抵抗体及びその製造方法並びに静電チャック