KR20210125551A - GaN 결정 및 기판 - Google Patents

GaN 결정 및 기판 Download PDF

Info

Publication number
KR20210125551A
KR20210125551A KR1020217029084A KR20217029084A KR20210125551A KR 20210125551 A KR20210125551 A KR 20210125551A KR 1020217029084 A KR1020217029084 A KR 1020217029084A KR 20217029084 A KR20217029084 A KR 20217029084A KR 20210125551 A KR20210125551 A KR 20210125551A
Authority
KR
South Korea
Prior art keywords
gan
ωcm
gan crystal
substrate
crystal
Prior art date
Application number
KR1020217029084A
Other languages
English (en)
Inventor
유우키 에나츠
유이치 오시마
Original Assignee
미쯔비시 케미컬 주식회사
코쿠리츠켄큐카이하츠호징 붓시쯔 자이료 켄큐키코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쯔비시 케미컬 주식회사, 코쿠리츠켄큐카이하츠호징 붓시쯔 자이료 켄큐키코 filed Critical 미쯔비시 케미컬 주식회사
Publication of KR20210125551A publication Critical patent/KR20210125551A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/08—Reaction chambers; Selection of materials therefor
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Abstract

GaN-HEMT 와 같은 횡형 디바이스 구조의 질화물 반도체 디바이스를 위한 기판에 사용되는 GaN 결정, 및, GaN-HEMT 와 같은 횡형 디바이스 구조의 질화물 반도체 디바이스의 제조에 사용되는 기판을 제공한다. 면적 5 ㎠ 이상의 (0001) 표면을 갖고, 그 (0001) 표면의 (0001) 결정면으로부터의 경사가 10 도 이하인 GaN 결정에 있어서, Fe 농도가 5 × 1017 atoms/㎤ 이상 1 × 1019 atoms/㎤ 미만이고, 총 도너 불순물 농도가 5 × 1016 atoms/㎤ 미만이다.

Description

GaN 결정 및 기판
본 발명은 GaN 결정 및 기판에 관한 것으로, 특히, 반절연성 GaN 결정 및 반절연성 GaN 결정으로 이루어지는 기판에 관한 것이다.
GaN (질화갈륨) 은 III 족 질화물 화합물의 1 종이며, 육방정계에 속하는 우르츠광형의 결정 구조를 구비한다.
최근, GaN-HEMT (High Electron Mobility Transistor) 용의 기판으로서, 반절연성 GaN 층을 표면층으로서 형성한 기판이나, 전체가 반절연성 GaN 결정으로 이루어지는 단결정 GaN 기판이 검토되고 있다 (특허문헌 1).
통상적으로, 1 × 105 Ω㎝ 이상의 실온 저항률을 갖는 GaN 이, 반절연성 GaN 이라 불린다.
GaN 을 반절연성으로 하려면, Fe (철), Mn (망간), C (탄소) 와 같은, n 형 캐리어를 보상하는 작용이 있는 불순물로 도프하면 되는 것이 알려져 있다. 이와 같은 불순물은 보상 불순물이라고 불리는 경우가 있다.
특허문헌 1 에 기재된 바에 따르면, 어느 특정 조건하에 있어서, 실온 저항률이 8.5 × 109 Ω㎝ 이고 (004) XRD 로킹 커브의 반치폭이 33 arcsec 인, 두께 5 ㎛ 의 Fe 도프 반절연성 GaN 층을, HVPE (Hydride Vapor Phase Epitaxy) 로 사파이어 기판 상에 성장시켜 얻었다고 한다. 또한, 그 Fe 도프 반절연성 GaN 층의 전위 밀도는 1 × 108/㎠ 대 전반부터 1 × 107/㎠ 대 후반의 사이였다고 기재되어 있다.
일본 공개특허공보 2012-246195호
본 발명은,
GaN-HEMT 와 같은 횡형 디바이스 구조의 질화물 반도체 디바이스를 위한 기판에 사용되는 GaN 결정, 및, GaN-HEMT 와 같은 횡형 디바이스 구조의 질화물 반도체 디바이스의 제조에 사용될 수 있는 기판에 관한 것이다.
본 발명자 등은, HVPE 로 성장되는 GaN 결정을 Fe 로 도프했을 때의, 도너 불순물 농도의 증가를 효과적으로 억제하는 방법을 알아내어, 본 발명을 생각하기에 이르렀다. 또, 본 발명자 등은, 도너 불순물의 농도를 낮게 억제하는 한편 적당한 농도로 Fe 를 도프함으로써, 바람직한 특성을 구비하는 반절연성 GaN 결정 이 얻어지는 것을 알아내어, 본 발명을 생각하기에 이르렀다.
본 발명의 실시형태에는 이하의 형태가 포함되지만, 한정되는 것은 아니다.
[1] 면적 5 ㎠ 이상의 (0001) 표면을 갖고, 그 (0001) 표면의 (0001) 결정면으로부터의 경사가 10 도 이하인 GaN 결정으로서, Fe 농도가 5 × 1017 atoms/㎤ 이상 1 × 1019 atoms/㎤ 미만이고, 총 도너 불순물 농도가 5 × 1016 atoms/㎤ 미만인 것을 특징으로 하는 GaN 결정.
[2] Fe 농도가 6 × 1018 atoms/㎤ 이하 또는 3 × 1018 atoms/㎤ 이하인, 상기 [1] 에 기재된 GaN 결정.
[3] Fe 농도가 1 × 1018 atoms/㎤ 이상인, 상기 [1] 또는 [2] 에 기재된 GaN 결정.
[4] 실온 저항률이 1 × 1011 Ω㎝ 이상, 2 × 1011 Ω㎝ 이상, 5 × 1011 Ω㎝ 이상, 1 × 1012 Ω㎝ 이상, 2 × 1012 Ω㎝ 이상 또는 5 × 1012 Ω㎝ 이상인, 상기 [1] ∼ [3] 중 어느 하나에 기재된 GaN 결정.
[5] 100 ℃ 에 있어서의 저항률이 1 × 1010 Ω㎝ 이상, 2 × 1010 Ω㎝ 이상 또는 5 × 1010 Ω㎝ 이상인, 상기 [1] ∼ [4] 중 어느 하나에 기재된 GaN 결정.
[6] 200 ℃ 에 있어서의 저항률이 5 × 108 Ω㎝ 이상, 1 × 109 Ω㎝ 이상 또는 2 × 109 Ω㎝ 이상인, 상기 [1] ∼ [5] 중 어느 하나에 기재된 GaN 결정.
[7] 300 ℃ 에 있어서의 저항률이 1 × 108 Ω㎝ 이상, 2 × 108 Ω㎝ 이상 또는 5 × 108 Ω㎝ 이상인, 상기 [1] ∼ [6] 중 어느 하나에 기재된 GaN 결정.
[8] 저항률이, 실온에 있어서 1 × 1012 Ω㎝ 이상, 100 ℃ 에 있어서 5 × 1010 Ω㎝ 이상, 200 ℃ 에 있어서 2 × 109 Ω㎝ 이상, 또한 300 ℃ 에 있어서 5 × 108 Ω㎝ 이상인, 상기 [3] 에 기재된 GaN 결정.
[9] 상기 (0001) 표면측에서 측정되는 (004) XRD 로킹 커브 반치전폭이 30 arcsec 미만, 25 arcsec 미만, 20 arcsec 미만, 18 arcsec 미만, 16 arcsec 미만, 14 arcsec 미만 또는 12 arcsec 미만인, 상기 [1] ∼ [8] 중 어느 하나에 기재된 GaN 결정.
[10] 상기 (0001) 표면에 있어서의 관통 전위 밀도가 1 × 107 ㎝-2 미만, 5 × 106 ㎝-2 미만 또는 1 × 106 ㎝-2 미만인, 상기 [1] ∼ [9] 중 어느 하나에 기재된 GaN 결정.
[11] 면적 5 ㎠ 이상의 (0001) 표면을 갖고, 그 (0001) 표면의 (0001) 결정면으로부터의 경사가 10 도 이하인 GaN 결정으로서, 반절연성인 것, 및, 하기 (A) 및 (B) 에서 선택되는 하나 이상을 충족하는 것을 특징으로 하는 GaN 결정.
(A) 그 (0001) 표면측에서 측정되는 (004) XRD 로킹 커브 반치전폭이 30 arcsec 미만, 25 arcsec 미만, 20 arcsec 미만, 18 arcsec 미만, 16 arcsec 미만, 14 arcsec 미만 또는 12 arcsec 미만
(B) 그 (0001) 표면에 있어서의 관통 전위 밀도가 1 × 107 ㎝-2 미만, 5 × 106 ㎝-2 미만 또는 1 × 106 ㎝-2 미만
[12] 실온 저항률이 1 × 1011 Ω㎝ 이상, 2 × 1011 Ω㎝ 이상, 5 × 1011 Ω㎝ 이상, 1 × 1012 Ω㎝ 이상, 2 × 1012 Ω㎝ 이상 또는 5 × 1012 Ω㎝ 이상인, 상기 [11] 에 기재된 GaN 결정.
[13] 100 ℃ 에 있어서의 저항률이 1 × 1010 Ω㎝ 이상, 2 × 1010 Ω㎝ 이상 또는 5 × 1010 Ω㎝ 이상인, 상기 [11] 또는 [12] 에 기재된 GaN 결정.
[14] 200 ℃ 에 있어서의 저항률이 5 × 108 Ω㎝ 이상, 1 × 109 Ω㎝ 이상 또는 2 × 109 Ω㎝ 이상인, 상기 [11] ∼ [13] 중 어느 하나에 기재된 GaN 결정.
[15] 300 ℃ 에 있어서의 저항률이 1 × 108 Ω㎝ 이상, 2 × 108 Ω㎝ 이상 또는 5 × 108 Ω㎝ 이상인, 상기 [11] ∼ [14] 중 어느 하나에 기재된 GaN 결정.
[16] 저항률이, 실온에 있어서 1 × 1012 Ω㎝ 이상, 100 ℃ 에 있어서 5 × 1010 Ω㎝ 이상, 200 ℃ 에 있어서 2 × 109 Ω㎝ 이상, 또한 300 ℃ 에 있어서 5 × 108 Ω㎝ 이상인, 상기 [11] 에 기재된 GaN 결정.
[17] Fe 로 도프되어 있는, 상기 [12] ∼ [16] 중 어느 하나에 기재된 GaN 결정.
[18] 총 도너 불순물 농도가 5 × 1016 atoms/㎤ 미만인, 상기 [12] ∼ [17] 중 어느 하나에 기재된 GaN 결정.
[19] 상기 [1] ∼ [18] 중 어느 하나에 기재된 GaN 결정으로 이루어지는 기판.
[20] 단결정 GaN 기판인, 상기 [19] 에 기재된 기판.
[21] 상기 GaN 결정만으로 이루어지는, 상기 [19] 또는 [20] 에 기재된 기판.
[22] 상기 GaN 결정으로 이루어지는 GaN 층이 지지 기판 상에 적층되어 이루어지는, 상기 [19] 에 기재된 기판.
[23] 상기 [19] ∼ [22] 중 어느 하나에 기재된 기판을 준비하는 스텝과, 그 준비한 기판 상에 하나 이상의 질화물 반도체층을 에피택셜 성장시키는 스텝으로 이루어지는 에피텍셜 웨이퍼의 제조 방법.
[24] 상기 [19] ∼ [22] 중 어느 하나에 기재된 기판과, 그 기판에 에피택셜 성장한 하나 이상의 질화물 반도체층으로 이루어지는 에피텍셜 웨이퍼.
[25] 상기 [19] ∼ [22] 중 어느 하나에 기재된 기판을 준비하는 스텝과, 그 준비한 기판 상에 하나 이상의 질화물 반도체층을 에피택셜 성장시키는 스텝으로 이루어지는 질화물 반도체 디바이스의 제조 방법.
[26] GaN-HEMT 의 제조 방법인, 상기 [25] 에 기재된 질화물 반도체 디바이스의 제조 방법.
본 발명에 의하면, Fe 등의 보상 불순물의 농도가 비교적 낮아도 반절연성을 갖는 것이 가능하고, 게다가 결정 품질이 양호한 GaN 결정이 제공된다.
본 발명에 의하면, GaN-HEMT 와 같은 횡형 디바이스 구조의 질화물 반도체 디바이스를 위한 기판에 적합하게 사용할 수 있는 GaN 결정, 및, GaN-HEMT 와 같은 횡형의 질화물 반도체 디바이스의 제조에 적합하게 사용할 수 있는 기판이 제공된다.
도 1 은, 실시형태에 관련된 GaN 결정을 나타내는 사시도이다.
도 2 는, 단결정 GaN 기판을 시드에 사용하여 HVPE 로 성장시킨 언도프와 Fe 농도 3.7 × 1018 atoms/㎤ 의 GaN 결정의 열전도율을, 실온으로부터 300 ℃ 까지의 사이에서 측정한 결과를 나타낸다.
도 3 은, 실시형태에 관련된 GaN 결정의 (0001) 표면을, 정방 격자에 의해 5 ㎜ × 5 ㎜ 의 셀로 나눈 것을 나타내는 평면도이다.
도 4 는, 실시형태에 관련된 단결정 GaN 기판을 나타내는 사시도이다.
도 5 는, 실시형태에 관련된 단결정 GaN 기판을 나타내는 단면도이다.
도 6 은, 실시형태에 관련된 단결정 GaN 기판을 나타내는 단면도이다.
도 7 은, 실시형태에 관련된 GaN 결정의 성장에 적합한 HVPE 장치의 기본 구성을 나타내는 모식도이다.
도 8 은, HVPE 장치의 서셉터 온도와, 성장한 GaN 결정의 불순물 농도의 관계를 나타내는 그래프이다.
GaN 결정에서는, [0001] 및 [000-1] 에 평행한 결정축이 c 축, ＜10-10＞ 에 평행한 결정축이 m 축, ＜11-20＞ 에 평행한 결정축이 a 축으로 불린다. c 축과 직교하는 결정면은 c 면 (c-plane), m 축과 직교하는 결정면은 m 면 (m-plane), a 축과 직교하는 결정면은 a 면 (a-plane) 으로 불린다.
본 명세서에 있어서, 결정축, 결정면, 결정 방위 등으로 언급하는 경우에는, 특별히 언급하지 않는 한, GaN 결정의 결정축, 결정면, 결정 방위 등을 의미한다.
육방정의 미러 지수 (hkil) 는, h ＋ k = -i 의 관계가 있기 때문에, (hkl) 로 세 자릿수로 표기되는 경우도 있다. 예를 들어, (0004) 를 세 자릿수로 표기하면 (004) 이다.
본 명세서에 있어서, 「∼」 를 사용하여 나타내는 수치 범위는, 「∼」 의 전후에 기재된 수치를 하한값 및 상한값으로서 포함하는 범위를 의미하며, 「A ∼ B」 는, A 이상 B 이하인 것을 의미한다.
이하, 적절히 도면을 참조하면서, 본 발명의 실시형태를 설명한다.
1. GaN 결정
본 발명의 제 1 실시형태는 GaN 결정에 관한 것이다.
제 1 실시형태에 관련된 GaN 결정은, 면적 5 ㎠ 이상의 (0001) 표면을 갖고, 그 (0001) 표면의 (0001) 결정면으로부터의 경사는 10 도 이하 (0 도를 포함한다) 이다. 제 1 실시형태에 관련된 GaN 결정은, 다양한 두께를 가져도 되고, 자립한 기판, 다른 GaN 결정 상에 성장한 에피택셜층, 접합 기술에 의해 지지 기판 상에 적층된 GaN 층 등, 다양한 형태를 취할 수 있다. 제 1 실시형태에 관련된 GaN 결정의 형상은 임의이며, 후술하는 본 발명의 단결정 GaN 기판이 얻어지는 형상인 것이 바람직하다.
(0001) 표면의 면적은, 18 ㎠ 이상, 혹은 75 ㎠ 이상, 혹은 165 ㎠ 이상이어도 된다.
도 1 에 나타내는 결정 (10) 은, 제 1 실시형태에 관련된 GaN 결정의 일례이다.
결정 (10) 은, Ga 극성인 (0001) 표면 (11) 과, N 극성인 (000-1) 표면 (12) 을 가지고 있다.
결정 (10) 에 있어서, (0001) 표면 (11) 의 (0001) 결정면으로부터의 경사는, 0 도 이상 0.5 도 미만, 0.5 도 이상 1 도 미만, 1 도 이상 1.5 도 미만, 1.5 도 이상 2.5 도 미만, 2.5 도 이상 5 도 미만, 5 도 이상 10 도 미만 등일 수 있다. 그 경사는, 바람직하게는 2.5 도 미만이다.
결정 (10) 의 표면이 이와 같은 결정면이라는 것은, 그 성장 과정에 있어서 의도하지 않은 도너 불순물의 도핑이 억제되고 있거나, 혹은 컨트롤되고 있다는 것과 밀접한 관계가 있다.
또한, (0001) 표면 (11) 의 모든 면이 상기의 수치 범위의 경사를 갖는 것은 필수는 아니다. 적어도 면적 5 ㎠ 이상의 (0001) 표면이, 상기의 수치 범위의 경사이면 된다. 상기의 수치 범위의 경사를 갖는 (0001) 표면의 면적은, 18 ㎠ 이상, 혹은 75 ㎠ 이상, 혹은 165 ㎠ 이상이어도 된다.
결정 (10) 의 두께 (t) 는, 통상적으로 1 ㎛ 이상이며, 상한은 특별히 없지만 통상적으로 4 ㎜ 이하이다. 두께 (t) 는, 5 ㎛ 이상 200 ㎛ 미만, 200 ㎛ 이상 500 ㎛ 미만, 500 ㎛ 이상 1 ㎜ 미만, 1 ㎜ 이상 등일 수 있다.
결정 (10) 의 (0001) 표면 (11) 은, 바람직하게는, 20 ㎜ 이상의 직경을 갖는다. 또, 후술하는 본 발명의 단결정 GaN 기판이 얻어지는 형상인 것이 바람직하다. 그 때문에, 후술하는 기판 (100) 의 직경 (R) 을 초과하는 직경인 것이 바람직하다.
적합예에 있어서, 제 1 실시형태에 관련된 GaN 결정은, Fe 농도가 5 × 1017 atoms/㎤ 이상 1 × 1019 atoms/㎤ 미만이고, 또한, 총 도너 불순물 농도가 5 × 1016 atoms/㎤ 미만이다. 총 도너 불순물 농도는, 바람직하게는 3 × 1016 atoms/㎤ 미만, 보다 바람직하게는 2 × 1016 atoms/㎤ 미만이다.
총 도너 불순물 농도란, 제 1 실시형태에 관련된 GaN 결정이 함유하는 도너 불순물의 농도의 총합이다. GaN 에 대해 도너로서 작용하는 불순물로는, O (산소), Si (규소), S (황), Ge (게르마늄), Sn (주석) 등이 알려져 있다.
후술하는 바와 같이 제 1 실시형태에 관련된 GaN 결정은 HVPE (Hydride Vapor Phase Epitaxy) 로 성장되기 때문에, 그 GaN 결정에는 O (산소) 및 Si (규소) 가, 의도적으로 첨가하지 않음에도 불구하고, 각각 1015 atoms/㎤ 대 이상의 농도로 함유될 수 있다. 한편, 제 1 실시형태에 관련된 GaN 결정에, O 및 Si 를 제외한 다른 도너 불순물이 무시할 수 없는 농도로 함유되는 것은, 이러한 도너 불순물로 의도적인 도핑이 실시되었을 때 뿐이다. 또한 「의도적인 도핑」 이란, 대상으로 하는 원소를 GaN 결정에 도핑하기 위해서, 원료로서 당해 원소를 단체 혹은 화합물로서 첨가하는 경우 등을 의미한다.
따라서, O 및 Si 를 제외한 도너 불순물로 의도적으로 도프했을 때가 아니면, 제 1 실시형태에 관련된 GaN 결정의 총 도너 불순물 농도는, O 농도와 Si 농도의 합에 동일한 것으로 간주해도 된다.
제 1 실시형태에 관련된 GaN 결정은, Fe 농도와 총 도너 불순물 농도의 차가 클 뿐만 아니라, 총 도너 불순물 농도가 낮기 때문에, 제 1 실시형태에 관련된 GaN 결정에서는, 저항률이 도너 불순물 농도의 변동에 의한 영향을 잘 받지 않는 것으로 생각된다.
또, 제 1 실시형태에 관련된 GaN 결정에서는, 총 도너 불순물 농도가 낮기 때문에, 비교적 낮은 Fe 농도로 높은 저항률을 실현할 수 있는 것이 큰 특징이다.
예를 들어, 제 1 실시형태에 관련된 GaN 결정의 실온 저항률은, Fe 농도가 3 × 1018 atoms/㎤ 일 때에 5 × 1012 Ω㎝, Fe 농도가 6 × 1018 atoms/㎤ 일 때에 7 × 1012 Ω㎝ 에 이를 수 있다.
제 1 실시형태에 관련된 GaN 결정의 Fe 농도는, 6 × 1018 atoms/㎤ 이하, 나아가서는 3 × 1018 atoms/㎤ 이하여도 된다. 제 1 실시형태에 관련된 GaN 결정은, Fe 농도가 1 × 1018 atoms/㎤ 이상일 때에, 이하의 저항률을 가질 수 있다.
·실온에 있어서 1 × 1011 Ω㎝ 이상, 특히 2 × 1011 Ω㎝ 이상, 특히 5 × 1011 Ω㎝ 이상, 특히 1 × 1012 Ω㎝ 이상.
·100 ℃ 에 있어서 1 × 1010 Ω㎝ 이상, 특히 2 × 1010 Ω㎝ 이상, 특히 5 × 1010 Ω㎝ 이상.
·200 ℃ 에 있어서 5 × 108 Ω㎝ 이상, 특히 1 × 109 Ω㎝ 이상, 특히 2 × 109 Ω㎝ 이상.
·300 ℃ 에 있어서 1 × 108 Ω㎝ 이상, 특히 2 × 108 Ω㎝ 이상, 특히 5 × 108 Ω㎝ 이상.
동일한 저항률을 얻기 위해서 GaN 결정에 첨가할 필요가 있는 Fe 의 농도를 낮게 할 수 있는 것은, Fe 의 첨가에 의한 결정 품질이나 열전도율의 저하를 억제하는 데 있어서 알맞다.
도 2 는, 단결정 GaN 기판을 시드에 사용하여 HVPE 로 성장시킨 언도프와 Fe 농도 3.7 × 1018 atoms/㎤ 의 GaN 결정의 열전도율을, 실온으로부터 300 ℃ 까지의 사이에서 측정한 결과이며, 열전도율이 Fe 도핑의 영향을 실질적으로 받지 않은 것을 알 수 있다.
제 1 실시형태에 관련된 GaN 결정은, 보상 불순물의 하나인 C 를, 2 차 이온 질량 분석법 (SIMS) 에 의한 검출 하한 (약 5 × 1015 atoms/㎤) 이상의 농도, 또한, 바람직하게는 1 × 1017 atoms/㎤ 미만, 보다 바람직하게는 5 × 1016 atoms/㎤ 미만의 농도로 함유해도 된다.
제 1 실시형태에 관련된 GaN 결정은, 실용상 지장이 발생하지 않는 한, 예를 들어 Mn (망간), Co (코발트), Ni (니켈) 등과 같은, Fe 및 C 이외의 보상 불순물을 함유해도 된다.
제 1 실시형태에 관련된 GaN 결정은, 이상에서 언급한 불순물 외에 H (수소) 를 함유해도 되고, 그 농도는 예를 들어 1016 ∼ 1017 atoms/㎤ 대일 수 있다.
제 1 실시형태에 관련된 GaN 결정은, 이하에 나타내는, GaN 결정의 (0001) 표면측에서 측정되는 (004) XRD 로킹 커브 반치전폭의 적합 범위, 및 (0001) 표면에 있어서의 관통 전위 밀도의 적합 범위에서 선택되는 하나 이상을 충족하는 것이 바람직하다. 여기서 반치전폭이란, 일반적으로 반치폭이라 일컬어지는 것과 동일한 의미이다.
제 1 실시형태에 관련된 GaN 결정의 (0001) 표면측에서 측정되는 (004) XRD 로킹 커브 반치전폭은, 바람직하게는 30 arcsec 미만, 보다 바람직하게는 25 arcsec 미만, 더욱 바람직하게는 20 arcsec 미만, 더욱 바람직하게는 18 arcsec 미만, 더욱 바람직하게는 16 arcsec 미만, 더욱 바람직하게는 14 arcsec 미만, 더욱 바람직하게는 12 arcsec 미만이다.
(004) XRD 로킹 커브는, 결정 품질을 나타내는 지표의 하나이며, CuKα1 방사를 이용하여 측정된다. 측정에서는, X 선 관구를 예를 들어 전압 45 ㎸, 전류 40 ㎃ 로 동작시킨다.
(004) XRD 로킹 커브 측정에 있어서, X 선을 (0001) 표면에 입사시킬 때에는, X 선의 입사면을 a 축 또는 m 축과 수직으로 할 수 있다.
X 선의 빔 사이즈는, 입사각 (반사면과 X 선이 이루는 각도) 을 90° 로 했을 때, 즉 X 선을 반사면인 (004) 면에 수직으로 입사시켰을 때에, (0001) 표면 상에 있어서의 조사 에어리어의 사이즈가, ω 축과 평행한 방향에 대해 5 ㎜, ω 축과 수직인 방향에 대해 1 ㎜ 가 되도록 설정할 수 있다. ω 축이란, 로킹 커브 측정에 있어서의 시료의 회전축이다.
X 선의 빔 사이즈를 이와 같이 설정했을 때, (004) XRD 로킹 커브 측정에서는 ω 가 약 36.5° 이기 때문에, 그 조사 에어리어의 사이즈는 약 1.7 × 5 ㎟ 이다.
제 1 실시형태에 관련된 GaN 결정의 관통 전위 밀도는, 통상적으로, 1 × 107 ㎝-2 미만이며, 바람직하게는 5 × 106 ㎝-2 미만, 보다 바람직하게는 1 × 106 ㎝-2 미만, 더욱 바람직하게는 5 × 105 ㎝-2 미만, 더욱 바람직하게는 1 × 105 ㎝-2 미만이다.
특히 바람직한 예에 있어서, 제 1 실시형태에 관련된 GaN 결정의 (0001) 표면을 도 3 에 나타내는 바와 같이 정방 격자에 의해 5 ㎜ × 5 ㎜ 의 셀로 나누었을 때, 관통 전위가 없는 100 ㎛ × 100 ㎛ 의 정방형 영역이 각 5 ㎜ × 5 ㎜ 셀 내에 적어도 하나 존재한다.
관통 전위에는 칼날 형상, 나선 및 혼합의 3 종류가 있지만, 본 명세서에서는 이들을 구별하지 않고, 총칭하여 관통 전위라고 부르고 있다.
제 1 실시형태에 관련된 GaN 결정은 반절연성으로 캐리어 농도가 낮기 때문에, 그 (0001) 표면에 있어서의 관통 전위의 존부나 밀도를, CL (캐소드 루미네선스) 이미지 관찰에 의해 조사할 수 없다.
제 1 실시형태에 관련된 GaN 결정에 있어서의 관통 전위의 존부나 밀도는, 270 ℃ 로 가열한 농도 89 ％ 의 황산으로 1 시간 에칭함으로써 조사할 수 있다. 이러한 에칭에 의해 (0001) 표면에 형성되는 에치 피트는 관통 전위에 대응하고 있고, 그 밀도는 관통 전위 밀도와 등가이다. 이것은, HVPE 로 성장시킨 도전성 GaN 결정을 동일한 조건으로 에칭했을 때에 형성되는 에치 피트와, 캐소드 루미네선스 (CL) 이미지에 나타나는 맹점의 대응 관계를 조사함으로써 확인되고 있다.
제 1 실시형태에 관련된 GaN 결정을 얻는 방법은 한정되는 것은 아니지만, 구체적으로는, 후술하는 GaN 결정 성장 방법 등에 의해 얻을 수 있다.
2. 단결정 GaN 기판
본 발명의 제 2 실시형태는 GaN 결정으로 이루어지는 기판, 특히, 단결정 GaN 기판에 관한 것이다. 단결정 GaN 기판이란, GaN 단결정만으로 이루어지는 자립한 기판일 수 있다.
제 2 실시형태에 관련된 GaN 기판은, 적어도 일부가, 전술한 제 1 실시형태에 관련된 GaN 결정으로 구성되어 있다. 이 때문에, 제 2 실시형태에 관련된 GaN 기판은, 상기 한 제 1 실시형태에 관련된 GaN 결정이 발휘할 수 있는 효과를, 동일하게 발현할 수 있다.
도 4 에 나타내는 기판 (100) 은, 제 2 실시형태에 관련된 GaN 기판의 일례이며, Ga 극성인 (0001) 표면 (101) 과, N 극성인 (000-1) 표면 (102) 을 가지고 있다.
기판 (100) 의 직경 (R) 은, 통상적으로 20 ㎜ 이상이며, 전형적으로는, 25 ∼ 27 ㎜ (약 1 인치), 50 ∼ 55 ㎜ (약 2 인치), 100 ∼ 105 ㎜ (약 4 인치), 150 ∼ 155 ㎜ (약 6 인치) 등이다.
기판 (100) 의 두께 (t) 는, 직경 (R) 에 따라, 기판 (100) 의 핸들링이 곤란해지지 않는 값으로 설정된다. 예를 들어, 기판 (100) 의 직경 (R) 이 약 2 인치일 때, 두께 (t) 는 바람직하게는 250 ∼ 500 ㎛, 보다 바람직하게는 300 ∼ 450 ㎛ 이다.
기판 (100) 의 2 개의 대면적 표면 중, 앞면으로서 질화물 반도체층의 에피택셜 성장에 사용되는 것은 (0001) 표면 (101) 이다. (0001) 표면 (101) 은 경면 마무리되어 있고, AFM 으로 측정되는 그 평균 제곱근 (RMS) 조도는, 측정 범위 2 ㎛ × 2 ㎛ 에 있어서 통상적으로 2 ㎚ 미만, 바람직하게는 1 ㎚ 미만, 보다 바람직하게는 0.5 ㎚ 미만이다.
(000-1) 표면 (102) 은 이면이기 때문에, 경면 마무리되어도 되고, 광택 제거 마무리되어도 된다.
기판 (100) 의 에지는 모따기되어 있어도 된다.
기판 (100) 에는, 결정의 방위를 표시하는 오리엔테이션·플랫 또는 노치, 앞면과 이면의 식별을 용이하게 하기 위한 인덱스·플랫 등, 필요에 따라 다양한 마킹을 실시해도 된다.
기판 (100) 은 원반형이지만, 변형예에서는, (0001) 표면 (101) 및 (000-1) 표면 (102) 의 형상이 정방형, 장방형, 육각형, 팔각형, 타원형 등이어도 되고, 부정형이어도 된다.
도 5 에, 기판 (100) 을 (0001) 표면 (101) 에 수직인 평면으로 절단했을 때의 절단면을 나타낸다.
기판 (100) 중, (0001) 표면 (101) 을 포함하는 제 1 영역 (110) 은, 전술한 제 1 실시형태에 관련된 GaN 결정으로 이루어진다.
제 1 영역 (110) 의 두께 (t1) 가 기판 (10) 의 두께 (t) 보다 작을 때, 도 5에 나타내는 바와 같이, 기판 (100) 은 (000-1) 표면 (102) 측에 제 2 영역 (120) 을 갖는다.
제 2 영역 (120) 은, 실온 저항률이 1 × 105 Ω㎝ 미만의 GaN 결정, 즉 반절연성이 아닌 GaN 결정으로 이루어진다.
제 2 영역 (120) 에 있어서의 보상 불순물의 총농도는, 통상적으로, 제 1 영역 (110) 의 그것보다 낮다. 제 2 영역 (120) 은, 제 1 영역 (110) 과의 경계 근방에, 제 1 영역 (110) 에 접근함에 따라 보상 불순물의 총농도가 단계적 또는 연속적으로 증가하는 영역을 가지고 있어도 된다.
제 1 영역 (110) 과 제 2 영역 (120) 을 갖는 기판 (100) 은, 제 1 영역 (110) 상에 에피택셜 성장에 의해 제 2 영역 (120) 을 형성하는 것, 또는, 제 2 영역 (120) 상에 에피택셜 성장에 의해 제 1 영역 (110) 을 형성함으로써, 제조할 수 있다.
일례에서는, 도 6 에 나타내는 바와 같이, 기판 (100) 의 두께가 제 1 영역 (110) 의 두께 (t1) 에 동일해도 된다. 바꾸어 말하면, 기판 (100) 은, 제 1 실시형태에 관련된 GaN 결정만으로 이루어져 있어도 된다.
3. GaN 결정 성장 방법
제 1 실시형태에 관련된 GaN 결정은, 통상적으로, HVPE 에 의해 성장된다. 제 1 실시형태에 관련된 GaN 결정의 성장에 적합한 HVPE 장치와, 그 장치를 사용하여 제 1 실시형태에 관련된 GaN 결정을 성장시킬 때에 이용할 수 있는 조건에 대해서, 이하에 설명한다.
3.1. HVPE 장치
제 1 실시형태에 관련된 GaN 결정의 성장에 적합한 HVPE 장치의 기본 구성을, 도 7 에 모식적으로 나타낸다.
도 7 을 참조하면, HVPE 장치 (1) 는, 핫월형의 리액터 (2) 와, 그 리액터 내에 배치되는 갈륨 저류부 (3) 및 서셉터 (4) 와, 그 리액터의 외부에 배치되는 제 1 히터 (5), 제 2 히터 (6) 및 기화기 (7) 를 구비하고 있다. 제 1 히터 (5) 및 제 2 히터 (6) 는, 각각, 리액터 (2) 를 환상 (環狀) 으로 둘러싸고 있다.
리액터 (2) 는 석영관 챔버이다. 리액터 (2) 내에는, 주로 제 1 히터 (5) 로 가열되는 제 1 존 (Z1) 과, 주로 제 2 히터 (6) 로 가열되는 제 2 존 (Z2) 이 있다. 배기관 (PE) 은 제 2 존 (Z2) 측의 리액터 단 (端) 에 접속된다.
제 1 존 (Z1) 에 배치되는 갈륨 저류부 (3) 는, 가스 입구와 가스 출구를 갖는 용기이며, 카본 또는 석영으로 형성될 수 있는 것 외에, 카본 부품과 석영 부품을 조합하여 형성할 수도 있다.
제 2 존 (Z2) 에 배치되는 서셉터 (4) 는, 예를 들어 그라파이트로 형성되지만, 한정되는 것은 아니고, W (텅스텐), Mo (몰리브덴) 등의 내열성 및 내식성이 우수한 금속으로 형성할 수 있는 것 외에, SiC 와 같은 내열성 세라믹의 표면을 열분해 흑연으로 코트한 것이어도 된다. 서셉터 (4) 를 회전시키는 기구는 임의로 형성할 수 있다.
제 2 존 (Z2) 에서는, 리액터 (2) 에 삽입된 슬리브 (8) 에 의해, 리액터 (2) 의 내벽과 리액터 (2) 내를 흐르는 가스의 접촉이 방해받고 있다. 슬리브 (8) 는 유연한 흑연 시트로 형성되고, 리액터 (2) 의 내경보다 약간 작은 외경을 가지고 있다. 슬리브 (8) 는, 리액터 (2) 와 접촉 혹은 밀착되어 있어도 되고, 약간의 간극을 가지고 있어도 된다. 슬리브 (8) 의 설치는, 성장되는 GaN 결정의 Si 농도 저감에 유효하다고 본 발명자 등은 생각하고 있다. 이것은, 석영관으로 형성되어 있는 리액터 (2) 에서 유래하는 Si 원소가 GaN 결정에 도입되는 것을, 슬리브 (8) 의 존재에 의해 억제하고 있기 때문이다.
기화기 (7) 에서는, 용기에 넣어진 고체의 페로센[비스(시클로펜타디에닐) 철] 이, 캐리어 가스 공급하에서 가열됨으로써 기화된다. 기화된 페로센은 캐리어 가스에 의해 리액터 (2) 로 옮겨진다.
HVPE 장치 (1) 로 GaN 결정을 성장시킬 때에는, 갈륨 저류부 (3) 에 금속 갈륨을 넣고, 서셉터 (4) 상에 시드를 둔 다음에, 제 1 히터 (5) 및 제 2 히터 (6) 로 제 1 존 (Z1) 및 제 2 존 (Z2) 을 각각 가열함과 함께, 캐리어 가스로 희석된 NH3 (암모니아) 를, 암모니아 도입관 (P1) 을 통해 제 2 존 (Z2) 에 공급하고, 또, 캐리어 가스로 희석된 HCl (염화수소) 을, 염화수소 도입관 (P2) 을 통해 갈륨 저류부 (3) 에 공급한다. 이 HCl 은 갈륨 저류부 (3) 안의 금속 갈륨과 반응하고, 발생한 GaCl (염화갈륨) 은 염화갈륨 도입관 (P3) 을 통해 제 2 존 (Z2) 으로 옮겨진다. 제 2 존 (Z2) 에서 NH3 과 GaCl 이 반응하고, 발생하는 GaN 이 시드 상에서 결정화한다.
시드 상에 성장하는 GaN 결정을 Fe 로 도프할 때에는, 기화기 (7) 로 기화시킨 페로센을, HCl 과 혼합한 다음에, 도펀트 도입관 (P4) 을 통해 리액터 (2) 로 유도한다. 도펀트 도입관 (P4) 내에서 페로센은 HCl 과 반응하고, 생성물인 염화철 및/또는 그 열분해물이 도펀트원(源)으로서 제 2 존 (Z2) 에 방출되는 것으로 생각된다.
암모니아 도입관 (P1), 염화수소 도입관 (P2), 염화갈륨 도입관 (P3) 및 도펀트 도입관 (P4) 은, 리액터 내에서 고온에 노출되는 부분을 석영으로 형성할 수 있다.
특히, 염화갈륨 도입관 (P3) 의 노즐에 관해서는, 제 1 존 (Z1) 보다 고온에 가열되는 제 2 존 (Z2) 내에 위치하고 있고, 또한, 그곳을 GaCl 생성 반응의 부생성물인 H2 가 흐르기 때문에, 석영이 아니라, 열분해 흑연과 같은 탄소 재료, 혹은 W (텅스텐) 로 형성하는 것이 바람직하다.
본 발명자 등이 HVPE 장치 (1) 와 동일한 기본 구성을 갖는 HVPE 장치를 사용하여 실험한 바, 염화갈륨 도입관의 노즐을 석영관에서 열분해 흑연관으로 변경했을 때, 캐리어 가스에 N2 만을 사용하여 의도적인 도핑없이 성장시킨 GaN 결정의 Si 농도는 반감하였다. 주기 (注記) 하면, 이 GaN 결정의 O 농도는, 그 노즐 변경의 영향을 받지 않았다.
도 7 에서는 암모니아 도입관 (P1) 의 노즐과 염화갈륨 도입관 (P3) 의 노즐이 독립되어 있지만, 적합예에서는, 전자를 외관, 후자를 내관으로 하는 이중관 노즐을 채용해도 된다. 그 경우의 외관의 직경은, 리액터의 내경과 동일해질 때까지 크게 할 수 있다.
도 7 에서는, 염화갈륨 도입관 (P3) 과 도펀트 도입관 (P4) 의 노즐이 독립되어 있지만, 적합예에서는, 성장하는 GaN 결정이 Fe 로 균일하게 도프되도록, GaCl 과 도펀트원이 혼합되고 나서 공통 노즐을 통해 제 2 존 (Z2) 내에 방출되도록 해도 된다. 그것을 위해서, 예를 들어, 도펀트 도입관 (P4) 의 노즐을 염화갈륨 도입관 (P3) 내에 배치해도 된다.
도 7 에 나타내는 HVPE 장치 (1) 에 있어서, 기본 구성을 바꾸는 일 없이, 리액터 (2) 를 횡형에서 종형으로 변경할 수 있다. 종형으로 변경한 리액터는, 원료 가스가 리액터 내를 위에서 아래를 향하여 흐르는 구성, 혹은 그 반대 방향으로 흐르는 구성 중 어느 것으로 해도 된다.
3.2. 시드
실시형태에 관련된 GaN 결정을 성장시킬 때, 시드에는 c 면 단결정 GaN 기판을 사용하는 것이 바람직하다.
c 면 단결정 GaN 기판은, 1 × 107 ㎝-2 미만의 전위 밀도를 가지므로, 그 (0001) 표면 상에 양호한 표면 평탄성을 갖는 Fe 도프 GaN 층을 성장시킬 수 있다.
GaN/사파이어 템플릿을 시드에 사용했을 때, Fe 도프 GaN 층의 성장 표면의 모폴로지는, 동일한 시드 상에 성장시킨 언도프 GaN 층에 비해 악화되는 데 반해, 본 발명자 등이 c 면 단결정 GaN 기판 상에 각각 성장시킨 언도프 GaN 층과 Fe 농도 약 6 × 1018 ㎝-3 의 GaN 층의 표면은 어느 것이나 평탄하고, 양자 사이에 미분 간섭 현미경으로 구별 가능한 모폴로지의 차이는 발견되지 않았다.
본 발명자 등은, 성장 표면의 모폴로지는, GaN 결정의 O (산소) 농도에 영향을 미칠 수 있는 것으로 생각하고 있다. [0001] 방향으로 성장하는 GaN 층에 도입되는 O 의 농도는, 동일한 성장 환경하에서도, 성장 표면이 평탄할 때와 요철면일 때에서 50 배 이상이나 상이할 수 있다. 이러한 GaN 층의 O 농도가 낮아지는 것은, 성장 표면이 (0001) 결정면에 평행한 평탄면일 때이다.
시드에는, HVPE 등의 기상법에 의한 GaN 기판을 사용해도 되고, 아모노서멀법 등의 액상법에 의한 GaN 기판을 사용해도 된다. 아모노서멀법에 관해서는, 산성 아모노서멀법, 염기성 아모노서멀법 중 어느 것이어도 된다.
적합예에서는, NH4F (또는 HF) 와 NH4I (또는 HI) 를 광화제로 사용하여 산성 아모노서멀법으로 성장된, (004) XRD 로킹 커브 반치전폭이 20 arcsec 미만인 c 면 단결정 GaN 기판을, 시드로서 사용할 수 있다. 이러한 c 면 단결정 GaN 기판의 제조 순서에 대해서는, WO2018/030311호를 참조할 수 있다.
3.3. 캐리어 가스
실시형태에 관련된 GaN 결정을 HVPE 로 성장시킬 때, 캐리어 가스에는 H2 (수소 가스) 를 최대한 사용하지 않는 것이 바람직하다. 바람직하게는, N2 (질소 가스) 또는 희가스와 같은 불활성 가스만을, 캐리어 가스로서 사용한다. 바람직한 불활성 가스는 N2 이다.
캐리어 가스에 H2 를 사용하는 것이 바람직하지 않은 이유는, H2 는 리액터나 배관의 재료인 석영의 분해에 기여하여, 성장시키는 GaN 결정의 의도하지 않은 Si도핑이 발생하는 주원인인 것으로 생각되기 때문이다.
3.4. 온도 조건
도 7 에 나타내는 HVPE 장치 (1) 를 사용할 때, 성장하는 GaN 결정의 불순물 농도에 대해, 제 1 존 (Z1) 의 온도가 주는 영향은 크지 않다.
HVPE 장치 (1) 와 동일한 기본 구성을 갖는 HVPE 장치를 사용한 실험 (캐리어 가스에는 N2 만을 사용) 에 의하면, 갈륨 저류부의 온도를 1030 ℃ 로 고정하고 서셉터 온도를 440 ℃ 와 840 ℃ 의 사이에서 변화시켰을 때, 의도적인 도핑을 하지 않고 성장시킨 GaN 결정의 Si 농도, O 농도, C 농도 및 H 농도에 실질적인 변화는 관찰되지 않았다. 또, GaN 결정의 성장 레이트도 대략 일정하였다.
단, 갈륨 저류부의 온도를 900 ℃ 이상으로 하면, 성장한 GaN 결정에 있어서 Si 농도와 C 농도가 증가하는 경향이 보였다.
한편, 성장하는 GaN 결정의 불순물 농도에 대해, 제 2 존 (Z2) 의 온도 (T2) 가 주는 영향은 작지 않다.
도 8 에, HVPE 장치 (1) 와 동일한 기본 구성을 갖는 HVPE 장치를 사용한 실험으로부터 얻어진, 서셉터 온도와, 성장한 GaN 결정의 불순물 농도의 관계를 나타낸다.
이 실험에서는, 갈륨 저류부의 온도를 840 ℃ 로 고정하고, 서셉터 온도를 985 ℃ 와 1070 ℃ 의 사이에서 변화시켰다. 캐리어 가스에는 N2 만을 사용하고, GaCl 및 NH3 을 각각 40 sccm 및 500 sccm 이라는 유량으로 리액터 내에 공급하여, 단결정 c 면 GaN 기판 상에, 의도적인 도핑을 하는 일 없이 GaN 결정을 성장시켰다.
도 8 이 나타내는 바와 같이, 성장한 GaN 결정의 O 농도는, 서셉터 온도를 985 ℃ 에서 1005 ℃ 로 올림으로써 1017 atoms/㎤ 대부터 1016 atoms/㎤ 대까지 한 자릿수 저하되고, 서셉터 온도를 더욱 올림으로써 1015 atoms/㎤ 대까지 저하되었다. 온도가 높아질수록, 성장하는 GaN 층의 표면 평탄성이 개선되어, O 가 도입되기 어려워진 것으로 추측된다.
한편, 성장한 GaN 결정의 Si 농도는, 서셉터 온도와 함께 증가하는 경향이 있었지만, 5 × 1015 atoms/㎤ 를 초과하는 경우는 없었다.
성장한 GaN 결정의 C 농도도, 서셉터 온도와 함께 상승하는 경향을 나타냈다.
3.5. Fe 도핑
본 발명자 등이 HVPE 장치 (1) 와 동일한 기본 구성을 갖는 HVPE 장치를 사용하고, 페로센의 온도를 30 ℃ 로 유지하면서, 기화기에 공급하는 캐리어 가스의 유량을 변화시키는 실험을 실시한 결과, 단결정 c 면 GaN 기판 상에 1030 ℃ 에서 성장시킨 GaN 결정의 Fe 농도는, 6 × 1017 atoms/㎤ 내지 6 × 1018 atoms/㎤ 의 사이에서, 그 캐리어 가스 유량에 대략 비례하여 변화하였다. 한편, 이 GaN 결정의 Si 농도, O 농도 및 C 농도는, 그 캐리어 가스의 유량과 관계 없었다. 이 실험에서는, 기화기에 공급한 캐리어 가스 뿐만 아니라, 리액터에 공급한 캐리어 가스 전부가 N2 였다.
또한, GaN 결정의 성장 방법에 관하여, 상기 서술한 사항 이외의 조건은, HVPE 에 있어서의 일반적인 조건을 적용할 수 있다.
4. 기판의 용도
제 2 실시형태에 관련된 단결정 GaN 기판은, 질화물 반도체 디바이스, 특히 횡형 디바이스 구조의 질화물 반도체 디바이스의 제조에 바람직하게 사용할 수 있다.
질화물 반도체는, 질화물계 III-V 족 화합물 반도체, III 족 질화물계 화합물 반도체, GaN 계 반도체 등이라고도 불리며, GaN 을 포함하는 것 외에, GaN 의 갈륨의 일부 또는 전부를 다른 주기표 제 13 족 원소 (B, Al, In 등) 로 치환한 화합물을 포함한다.
횡형 디바이스 구조의 질화물 반도체 디바이스의 전형예는 GaN-HEMT 이지만, 횡형 디바이스 구조는, 바이폴러 트랜지스터와 같은 HEMT 이외의 전자 디바이스에 있어서도, 또한, 발광 다이오드 (LED) 나 레이저 다이오드 (LD) 와 같은 발광 디바이스에 있어서도 채용될 수 있다.
제 1 실시형태에 관련된 GaN 결정으로 이루어지는 기판에는, 제 2 실시형태에 관련된 단결정 GaN 기판 외에, 제 1 실시형태에 관련된 GaN 결정으로 이루어지는 GaN 층이 접합 기술에 의해 지지 기판 상에 적층되어 이루어지는 기판이 있다. 이러한 기판도, 제 2 실시형태에 관련된 단결정 GaN 기판과 동일한 용도에 사용할 수 있다.
또, 제 1 실시형태에 관련된 GaN 결정 및 제 2 실시형태에 관련된 GaN 기판은, 그 결정 또는 그 기판에 에피택셜 성장한 하나 이상의 질화물 반도체층을 적층시킴으로써, 에피텍셜 웨이퍼로서 사용할 수 있다.
5. 실험 결과
5.1. 실험 1
(1) Fe 도프 GaN 결정의 성장
시드로서, HVPE 로 성장시킨 전위 밀도 약 2 × 106 ∼ 4 × 106 ㎝-2 의 c 면 단결정 GaN 기판을 준비하였다.
그 c 면 단결정 GaN 기판의 (0001) 표면 상에, 도 7 에 나타내는 HVPE 장치와 동일한 기본 구성을 갖는 HVPE 장치를 사용하여, 다음의 순서로 GaN 결정층을 성장시켰다.
먼저, 서셉터 상에 시드를 세트한 후, N2 및 NH3 을, 각각 2700 sccm 및 500 sccm 로 리액터 내에 도입하면서 리액터를 가열하였다.
이어서, 갈륨 저류부의 온도가 850 ℃, 서셉터 온도가 1030 ℃ 에 도달하면, 온도를 일정하게 유지하고, GaCl 및 NH3 을 각각 유량 40 sccm 및 500 sccm 으로 공급함으로써, GaN 결정의 성장을 개시시켰다. 성장 중에 공급하는 캐리어 가스는 N2 만으로 하였다.
도펀트 도입관에는, GaN 결정의 성장 개시와 동일한 타이밍으로 HCl 을 3 sccm 으로 흘리기 시작하였다.
Fe 도핑은, 성장 개시부터 1 분 후에, 기화기에 캐리어 가스로서 N2 를 공급함으로써 개시하였다. 기화기에 공급하는 캐리어 가스의 유량은, 1 분간에 걸쳐서 서서히 10 sccm 까지 증가시켰다. 기화기에서는, 용기에 넣은 페로센을 항온조에서 35 ℃ 로 유지하였다. Fe 도프 GaN 결정층의 성장 레이트는 1.7 ㎛ /min 이었다.
(2) GaN 기판의 제조
상기 (1) 에서 성장시킨 GaN 층을 c 면에 평행하게 슬라이스하여 웨이퍼를 얻은 후, 그 웨이퍼의 양면을 각각 연삭하여 평탄화하고, 또한, 연삭에 의해 발생한 데미지층을 CMP (Chemical Mechanical Polishing) 로 제거함으로써, Fe 도프 GaN 결정만으로 이루어지는, 두께 400 ㎛ 이고, (0001) 표면이 2.5 ㎝ × 2.5 ㎝ 의 정방형인 c 면 단결정 GaN 기판을 제조하였다.
(3) 불순물 농도
상기 (2) 에서 제조한 c 면 단결정 GaN 기판의 불순물 농도를 SIMS 로 측정한 결과, Fe 가 1.5 × 1018 atoms/㎤, Si 가 1.3 × 1016 atoms/㎤, O 가 8.0 × 1015 atoms/㎤, C 가 3.6 × 1016 atoms/㎤ 였다.
(4) 직류 3단자법에 의한 저항률의 평가
상기 (2) 에서 제조한 c 면 단결정 GaN 기판의 저항률을, 직류 3단자법에 의해, 다음의 순서로 측정하였다.
원형의 주전극과 그 주전극을 둘러싸는 가드 전극을 기판의 (0001) 표면에, 대항 전극을 기판의 (000-1) 표면에 형성하였다. 이들 전극은, 스크린 인쇄법으로 도포한 Ag 페이스트를 대기 중에서 12 시간, 100 ℃ 에서 건조시킴으로써 형성하였다.
측정은 N2 분위기 중, 실온, 100 ℃, 200 ℃ 및 300 ℃ 에서 실시하였다. 기판을 각 온도에서 15 분간 유지한 후에 직류 전압을 인가하고, 1 분간 충전 후의 전류를 측정함으로써 체적 저항을 구하였다. 결과를 하기 표 1 에 나타낸다.
Figure pct00001
5.2. 실험 2
실험 1 과 대략 동일한 순서로, c 면 단결정 GaN 기판을 제조하였다. 단, 본 실험 2 에서는, Fe 도프 GaN 층의 성장 시에 기화기에 공급하는 캐리어 가스의 유량을 늘림으로써, 보다 높은 Fe 농도를 갖는 c 면 단결정 GaN 기판을 제조하였다.
제조한 Fe 농도가 3 × 1018 atoms/㎤ 및 6 × 1018 atoms/㎤ 의 c 면 단결정 GaN 기판의, 이중 링법에 의해 측정한 실온 저항률은, 각각, 5 × 1012 Ω㎝ 및 7 × 1012 Ω㎝ 였다. 또한, Fe 이외의 불순물 농도는, 실험 1 에서 제조한 c 면 단결정 GaN 기판과 동일하였다.
직류 3단자법과 이중 링법의 사이에 실온 저항률의 측정값에 차이는 없고, 이중 링법으로 인가 전압 500 V 로 측정한 Fe 농도 1.6 × 1018 atoms/㎤ 의 c 면 단결정 GaN 기판의 실온 저항률은 2.9 × 1012 Ω㎝ 였다.
5.3. 실험 3
(1) GaN 기판의 제조
시드로서, NH4F 와 NH4I 를 광화제로 사용하여 아모노서멀법으로 성장시킨, (004) XRD 로킹 커브 반치전폭이 약 10 arcsec 의 c 면 단결정 GaN 기판을 사용한 것, 및, Fe 도프 GaN 층의 성장 시에 기화기에 공급하는 캐리어 가스의 유량을 늘린 것을 제외하고, 실험 1 과 대략 동일한 순서로 Fe 도프한 c 면 단결정 GaN 기판을 제조하였다.
(2) (004) XRD 로킹 커브 반치전폭
상기 (1) 에서 제조한 Fe 도프 GaN 기판의 (004) XRD 로킹 커브의 반치전폭을, X 선 회절 장치 [스펙트리스 (주) 제조 파날리티컬 X'Pert Pro MRD] 를 사용하여 측정하였다.
측정에서는, 라인 포커스 CuKα 선원을 45 ㎸, 40 ㎃ 로 동작시키고, Ge (440) 4 결정 대칭 모노크로미터를 사용하여 CuKα1 선을 얻었다. 사용한 광학계는 평행 광학계로, 입사측에는 1/2 슬릿, X 선 미러 및 w1 ㎜ × h1 ㎜ 의 크로스 슬릿을 사용하였다. 검출기에는 반도체 픽셀 검출기인 PIXcel3D (등록상표) 의 0D 모드를 사용하였다. 각도 분해능은 5 ∼ 6 arcsec 였다.
X 선은, 시료의 (0001) 표면에 대하여, 입사면이 m 축의 하나와 수직이 되도록 입사시켰다. 빔 사이즈는, 입사각을 90° 로 했을 때, 즉 X 선을 그 Ga 극성면에 수직으로 입사시켰을 때에, 조사 에어리어의 사이즈가 1 × 5 ㎟ 가 되도록 설정하였다.
면적 6.3 ㎠ 의 시료 표면 상의 5 개 지점에서 측정한 평균값은 10 arcsec 였다. 이 (004) XRD 로킹 커브 반치전폭의 값으로 판단해 보면, 본 실험 3 에서 제조한 Fe 도프 GaN 기판의 전위 밀도는, 높게 잡아도 105 ㎝-2 대를 초과하는 경우는 없는 것으로 추정된다.
(3) 불순물 농도
상기 (1) 에서 제조한 c 면 단결정 GaN 기판의 불순물 농도를 SIMS 로 측정한 결과, Fe 가 5.4 × 1018 atoms/㎤, Si 가 1.1 × 1016 atoms/㎤, O 가 8.3 × 1015 atoms/㎤, C 가 3.4 × 1016 atoms/㎤ 였다.
(4) 저항률의 평가
상기 (1) 에서 제조한 c 면 단결정 GaN 기판의 실온 저항률을 이중 링법으로 측정한 결과, 7 × 1012 Ω㎝ 였다.
이상, 본 발명을 구체적인 실시형태에 입각해서 설명했지만, 각 실시형태는 예로서 제시된 것이며, 본 발명의 범위를 한정하는 것은 아니다. 본 명세서에 기재된 각 실시형태는, 발명의 취지를 일탈하지 않는 범위 내에서, 다양하게 변형할 수 있고, 또한, 실시 가능한 범위 내에서, 다른 실시형태에 의해 설명된 특징과 조합할 수 있다.
1 : HVPE 장치
2 : 리액터
3 : 갈륨 저류부
4 : 서셉터
5 : 제 1 히터
6 : 제 2 히터
7 : 기화기
8 : 슬리브
10 : 결정
11 : (0001) 표면
12 : (000-1) 표면
100 : 기판
101 : (0001) 표면
102 : (000-1) 표면
110 : 제 1 영역
120 : 제 2 영역

Claims (26)

  1. 면적 5 ㎠ 이상의 (0001) 표면을 갖고, 그 (0001) 표면의 (0001) 결정면으로부터의 경사가 10 도 이하인 GaN 결정으로서, Fe 농도가 5 × 1017 atoms/㎤ 이상 1 × 1019 atoms/㎤ 미만이고, 총 도너 불순물 농도가 5 × 1016 atoms/㎤ 미만인 것을 특징으로 하는 GaN 결정.
  2. 제 1 항에 있어서,
    Fe 농도가 6 × 1018 atoms/㎤ 이하인, GaN 결정.
  3. 제 1 항 또는 제 2 항에 있어서,
    Fe 농도가 1 × 1018 atoms/㎤ 이상인, GaN 결정.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    실온 저항률이 1 × 1011 Ω㎝ 이상인, GaN 결정.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    100 ℃ 에 있어서의 저항률이 1 × 1010 Ω㎝ 이상인, GaN 결정.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    200 ℃ 에 있어서의 저항률이 5 × 108 Ω㎝ 이상인, GaN 결정.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    300 ℃ 에 있어서의 저항률이 1 × 108 Ω㎝ 이상인, GaN 결정.
  8. 제 3 항에 있어서,
    저항률이, 실온에 있어서 1 × 1012 Ω㎝ 이상, 100 ℃ 에 있어서 5 × 1010 Ω㎝ 이상, 200 ℃ 에 있어서 2 × 109 Ω㎝ 이상, 또한 300 ℃ 에 있어서 5 × 108 Ω㎝ 이상인, GaN 결정.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 (0001) 표면측에서 측정되는 (004) XRD 로킹 커브 반치전폭이 30 arcsec 미만인, GaN 결정.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 (0001) 표면에 있어서의 관통 전위 밀도가 1 × 107 ㎝-2 미만인, GaN 결정.
  11. 면적 5 ㎠ 이상의 (0001) 표면을 갖고, 그 (0001) 표면의 (0001) 결정면으로부터의 경사가 10 도 이하인 GaN 결정으로서, 반절연성인 것, 및, 하기 (A) 및 (B) 에서 선택되는 하나 이상을 충족하는 것을 특징으로 하는 GaN 결정.
    (A) 그 (0001) 표면측에서 측정되는 (004) XRD 로킹 커브 반치전폭이 30 arcsec 미만
    (B) 그 (0001) 표면에 있어서의 관통 전위 밀도가 1 × 107 ㎝-2 미만
  12. 제 11 항에 있어서,
    실온 저항률이 1 × 1011 Ω㎝ 이상인, GaN 결정.
  13. 제 11 항 또는 제 12 항에 있어서,
    100 ℃ 에 있어서의 저항률이 1 × 1010 Ω㎝ 이상인, GaN 결정.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    200 ℃ 에 있어서의 저항률이 5 × 108 Ω㎝ 이상인, GaN 결정.
  15. 제 11 항 내지 제 14 항 중 어느 한 항에 있어서,
    300 ℃ 에 있어서의 저항률이 1 × 108 Ω㎝ 이상인, GaN 결정.
  16. 제 11 항에 있어서,
    저항률이, 실온에 있어서 1 × 1012 Ω㎝ 이상, 100 ℃ 에 있어서 5 × 1010 Ω㎝ 이상, 200 ℃ 에 있어서 2 × 109 Ω㎝ 이상, 또한 300 ℃ 에 있어서 5 × 108 Ω㎝ 이상인, GaN 결정.
  17. 제 12 항 내지 제 16 항 중 어느 한 항에 있어서,
    Fe 로 도프되어 있는, GaN 결정.
  18. 제 12 항 내지 제 17 항 중 어느 한 항에 있어서,
    총 도너 불순물 농도가 5 × 1016 atoms/㎤ 미만인, GaN 결정.
  19. 제 1 항 내지 제 18 항 중 어느 한 항에 기재된 GaN 결정으로 이루어지는 기판.
  20. 제 19 항에 있어서,
    단결정 GaN 기판인, 기판.
  21. 제 19 항 또는 제 20 항에 있어서,
    상기 GaN 결정만으로 이루어지는, 기판.
  22. 제 19 항에 있어서,
    상기 GaN 결정으로 이루어지는 GaN 층이 지지 기판 상에 적층되어 이루어지는, 기판.
  23. 제 19 항 내지 제 22 항 중 어느 한 항에 기재된 기판을 준비하는 스텝과, 그 준비한 기판 상에 하나 이상의 질화물 반도체층을 에피택셜 성장시키는 스텝으로 이루어지는 에피텍셜 웨이퍼의 제조 방법.
  24. 제 19 항 내지 제 22 항 중 어느 한 항에 기재된 기판과, 그 기판에 에피택셜 성장한 하나 이상의 질화물 반도체층으로 이루어지는 에피텍셜 웨이퍼.
  25. 제 19 항 내지 제 22 항 중 어느 한 항에 기재된 기판을 준비하는 스텝과, 그 준비한 기판 상에 하나 이상의 질화물 반도체층을 에피택셜 성장시키는 스텝으로 이루어지는 질화물 반도체 디바이스의 제조 방법.
  26. 제 25 항에 있어서,
    GaN-HEMT 의 제조 방법인, 질화물 반도체 디바이스의 제조 방법.
KR1020217029084A 2019-02-22 2020-02-19 GaN 결정 및 기판 KR20210125551A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019029968 2019-02-22
JPJP-P-2019-029968 2019-02-22
PCT/JP2020/006644 WO2020171147A1 (ja) 2019-02-22 2020-02-19 ＧａＮ結晶および基板

Publications (1)

Publication Number Publication Date
KR20210125551A true KR20210125551A (ko) 2021-10-18

Family

ID=72144478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217029084A KR20210125551A (ko) 2019-02-22 2020-02-19 GaN 결정 및 기판

Country Status (7)

Country Link
US (1) US20210384336A1 (ko)
EP (1) EP3929336A4 (ko)
JP (1) JPWO2020171147A1 (ko)
KR (1) KR20210125551A (ko)
CN (1) CN113454272B (ko)
TW (1) TW202100827A (ko)
WO (1) WO2020171147A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6620916B1 (ja) * 2018-02-23 2019-12-18 住友電気工業株式会社 窒化ガリウム結晶基板
WO2022039198A1 (ja) * 2020-08-21 2022-02-24 三菱ケミカル株式会社 ＧａＮ結晶およびＧａＮ基板
CN112397571B (zh) * 2021-01-18 2021-04-23 苏州纳维科技有限公司 一种氮化镓衬底及半导体复合衬底

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012246195A (ja) 2011-05-30 2012-12-13 Hitachi Cable Ltd 半絶縁性窒化物半導体ウエハ、半絶縁性窒化物半導体自立基板及びトランジスタ、並びに半絶縁性窒化物半導体層の成長方法及び成長装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP3968968B2 (ja) * 2000-07-10 2007-08-29 住友電気工業株式会社 単結晶ＧａＮ基板の製造方法
US6936357B2 (en) * 2001-07-06 2005-08-30 Technologies And Devices International, Inc. Bulk GaN and ALGaN single crystals
AU2003223563A1 (en) * 2002-04-15 2003-11-03 The Regents Of The University Of California NON-POLAR (A1,B,In,Ga) QUANTUM WELL AND HETEROSTRUCTURE MATERIALS AND DEVICES
US7170095B2 (en) * 2003-07-11 2007-01-30 Cree Inc. Semi-insulating GaN and method of making the same
US7135715B2 (en) * 2004-01-07 2006-11-14 Cree, Inc. Co-doping for fermi level control in semi-insulating Group III nitrides
US8435879B2 (en) * 2005-12-12 2013-05-07 Kyma Technologies, Inc. Method for making group III nitride articles
TWI519686B (zh) * 2005-12-15 2016-02-01 聖戈班晶體探測器公司 低差排密度氮化鎵（ＧａＮ）之生長方法
ATE522927T1 (de) * 2006-01-20 2011-09-15 Infineon Technologies Austria Verfahren zur herstellung einer n-dotierten zone in einem halbleiterwafer und halbleiterbauelement
US7879699B2 (en) * 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
CA2641016A1 (en) * 2007-10-24 2009-04-24 Sumitomo Electric Industries, Ltd. Semi-insulating nitride semiconductor substrate and method of manufacturing the same, nitride semiconductor epitaxial substrate, and field-effect transistor
JP4985533B2 (ja) * 2007-10-24 2012-07-25 住友電気工業株式会社 半絶縁性窒化物半導体基板の製造方法
JP5374883B2 (ja) * 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
US20120000415A1 (en) * 2010-06-18 2012-01-05 Soraa, Inc. Large Area Nitride Crystal and Method for Making It
JP5446622B2 (ja) * 2009-06-29 2014-03-19 住友電気工業株式会社 Ｉｉｉ族窒化物結晶およびその製造方法
JP5380754B2 (ja) * 2010-02-12 2014-01-08 日立金属株式会社 窒化物半導体自立基板の製造方法および窒化物半導体デバイスの製造方法
JP5821164B2 (ja) * 2010-04-27 2015-11-24 住友電気工業株式会社 ＧａＮ基板および発光デバイス
JP2013060344A (ja) * 2011-09-14 2013-04-04 Ricoh Co Ltd 窒化ガリウム結晶、１３族窒化物結晶の製造方法および１３族窒化物結晶基板
JP2013145867A (ja) * 2011-12-15 2013-07-25 Hitachi Cable Ltd 窒化物半導体テンプレート及び発光ダイオード
JP2014084263A (ja) * 2012-10-26 2014-05-12 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物膜の製造方法
US9754787B2 (en) * 2014-06-24 2017-09-05 Infineon Technologies Ag Method for treating a semiconductor wafer
DE102015107085A1 (de) * 2015-05-06 2016-11-10 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Sauerstoffkorrelierte thermische Donatoren enthaltende Halbleitervorrichtung
US9773898B2 (en) * 2015-09-08 2017-09-26 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising spatially patterned implanted species
WO2018030311A1 (ja) 2016-08-08 2018-02-15 三菱ケミカル株式会社 導電性Ｃ面ＧａＮ基板
JP7041461B2 (ja) * 2016-10-27 2022-03-24 株式会社サイオクス 半絶縁性結晶、ｎ型半導体結晶およびｐ型半導体結晶
JP6994835B2 (ja) * 2017-03-03 2022-01-14 株式会社サイオクス 窒化物半導体基板の製造方法および窒化物半導体基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012246195A (ja) 2011-05-30 2012-12-13 Hitachi Cable Ltd 半絶縁性窒化物半導体ウエハ、半絶縁性窒化物半導体自立基板及びトランジスタ、並びに半絶縁性窒化物半導体層の成長方法及び成長装置

Also Published As

Publication number Publication date
WO2020171147A1 (ja) 2020-08-27
JPWO2020171147A1 (ja) 2021-12-16
TW202100827A (zh) 2021-01-01
EP3929336A4 (en) 2022-09-14
US20210384336A1 (en) 2021-12-09
EP3929336A1 (en) 2021-12-29
CN113454272B (zh) 2024-03-08
CN113454272A (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
US20210404086A1 (en) Method for growing beta-ga2o3-based single crystal film, and crystalline layered structure
KR101247476B1 (ko) 탄화규소 단결정 잉곳, 이것으로부터 얻어지는 기판 및 에피택셜 웨이퍼
KR101444954B1 (ko) Ⅰⅰⅰ족 질화물 반도체 결정 기판 및 반도체 디바이스
US8795624B2 (en) Monocrystalline silicon carbide ingot, monocrystalline silicon carbide wafer and method of manufacturing the same
TWI520377B (zh) ＧａＮ基板及發光裝置
US20210384336A1 (en) Gan crystal and substrate
JP6253150B2 (ja) エピタキシャルウエハ及びその製造方法
JP2020073425A (ja) 結晶積層構造体、及びそれを製造する方法
US20230203711A1 (en) Gan crystal and gan substrate
KR100821360B1 (ko) 탄화규소 단결정, 탄화규소 단결정 웨이퍼 및 그것의 제조 방법
WO2024053569A1 (ja) ＧａＮ結晶及びＧａＮ結晶の製造方法
JP7379931B2 (ja) ｃ面ＧａＮ基板
WO2023162939A1 (ja) ＧａＮ基板
CN112567078B (zh) n型GaN结晶、GaN晶片以及GaN结晶、GaN晶片和氮化物半导体器件的制造方法
TW202113170A (zh) GaN基板晶圓及其製造方法
TW202343539A (zh) n型氮化鎵(GaN)基板及n型氮化鎵(GaN)結晶
Gupta et al. 6H and 4H-SiC Bulk Growth by PVT and Advanced PVT (APVT)