KR20210070397A - 고체 촬상 소자 및 그 구동 방법 및 전자 기기 - Google Patents

고체 촬상 소자 및 그 구동 방법 및 전자 기기 Download PDF

Info

Publication number
KR20210070397A
KR20210070397A KR1020217017283A KR20217017283A KR20210070397A KR 20210070397 A KR20210070397 A KR 20210070397A KR 1020217017283 A KR1020217017283 A KR 1020217017283A KR 20217017283 A KR20217017283 A KR 20217017283A KR 20210070397 A KR20210070397 A KR 20210070397A
Authority
KR
South Korea
Prior art keywords
transistor
pixel
voltage
photoelectric conversion
drain
Prior art date
Application number
KR1020217017283A
Other languages
English (en)
Other versions
KR102345065B1 (ko
Inventor
후미히코 코가
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority to KR1020217041812A priority Critical patent/KR102476855B1/ko
Publication of KR20210070397A publication Critical patent/KR20210070397A/ko
Application granted granted Critical
Publication of KR102345065B1 publication Critical patent/KR102345065B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H04N5/374—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/307—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H04N23/11—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths for generating image signals from visible and infrared light wavelengths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 기술은, 전하 유지부의 전압 편차를 억제함에 의해, 화질을 향상시킬 수 있도록 하는 고체 촬상 소자 및 그 구동 방법, 및 전자 기기에 관한 것이다. 제1의 광전 변환부는, 화소에 입사된 광을 수광하여 광전 변환함으로써 신호 전하를 생성하여 축적한다. 제1의 전하 유지부는, 생성된 신호 전하를 유지한다. 제1의 출력 트랜지스터는, 제1의 선택 트랜지스터에 의해 화소가 선택된 경우, 제1의 전하 유지부의 신호 전하를 화소 신호로서 출력한다. 제1의 전압 제어 트랜지스터는, 제1의 출력 트랜지스터의 출력단의 전압을 제어한다. 본 개시외 기술은, 예를 들면, 고체 촬상 소자의 화소 등에 적용할 수 있다.

Description

고체 촬상 소자 및 그 구동 방법 및 전자 기기{SOLID-STATE IMAGING ELEMENT, METHOD FOR DRIVING SAME, AND ELECTRONIC DEVICE}
본 기술은, 고체 촬상 소자 및 그 구동 방법, 및 전자 기기에 관한 것으로, 특히, 전하 유지부의 전압 편차를 억제함에 의해, 화질을 향상시킬 수 있도록 하는 고체 촬상 소자 및 그 구동 방법, 및 전자 기기에 관한 것이다.
근래, 이미지 센서의 특성을 비연속적으로 바꾸는 기술로서, 반도체 기판 외(外)에 광전 변환부를 배치하는 구성이 제안되어 있다. 예를 들면, 특허 문헌 1 내지 3에는, 광전 변환부를 반도체 기판상부에 배치하고, 광전 변환 신호를 반도체 기판에 축적하는 구조가 개시되어 있다. 이와 같은 구조에서는, 종래의 반도체 기판 재료로 결정되어 있던 광전 변환 특성을 크게 변경하는 것이 가능해지고, 원적외(遠赤外) 용도 등, 종래 Si(실리콘)를 이용한 이미지 센서에서는 실현 곤란하였던 분야에 센서 기술을 적용할 수 있을 가능성을 간직하고 있다.
또한, 현재 이미지 센서에서 넓게 사용되고 있는 Red, Blue, Green의 컬러 필터를 평면형상으로 나열한 화소 배열에서는, 화소 단위로 특정 파장의 광을 흡수함으로써 색 분리가 실시되어 있다. 그 때문에, 예를 들면 Red 화소에서는, Blue와 Green의 파장의 광은 컬러 필터에 흡수되어 손실하여 버린다.
이 해결 방법으로서, 예를 들면, 특허 문헌 1에서는, 동일 화소 공간에 Red, Blue, Green의 광을 광전 변환하는 광전 변환 영역을 적층한 적층형의 고체 촬상 소자가 제안되어 있다. 이 구조를 이용하면 컬러 필터의 광흡수에 의한 감도 저하를 억제할 수 있다. 또한 본 구조에서는 보간(補間) 처리를 필요로 하지 않기 때문에, 위색(僞色)이 발생하지 않는다는 효과도 기대할 수 있다.
반도체 기판 외에 광전 변환부를 배치하는 구조에서는, 광전 변환부와 반도체 기판을 전기적으로 접속하는 콘택트부가 필요하다. 콘택트부는, 반도체 기판측에서는, 예를 들면 p형 반도체에 둘러싸여진 n형 확산층에 접속된다. 이 n형 확산층은, 광전 변환 전하를 유지하는 전하 유지부로서도 기능하지만, 콘택트를 취하기 위해 매입형의 PN 접합으로 할 수가 없기 때문에, 리크 전류가 발생한다. 예를 들면, p형 반도체에 둘러싸여진 n형 확산층을 이용하는 경우, PN 접합의 역바이어스 리크 전류가 발생한다.
일본 특개2007-329161호 공보 일본 특개2010-278086호 공보 일본 특개2011-138927호 공보(도 15)
리크 전류의 발생을 개선하기 위해서는, 전하 유지부의 전압을 저감하는 수단이 유효하다. 그러나, 가령 전하 유지부를 저전압화하여 왔다고 하여도, 전하 유지부의 전압이 화소마다 흐트러지면, 리크 전류량의 편차가 발생하여, 화상으로서 점결함(点缺陷)이 되어 버린다.
또한 예를 들면, 전하 유지부가 광전 변환부에 직접 접속되어 있는 구성에서는, 전하 유지부의 전압 편차에 의해 광전 변환부의 인가 전압에 편차가 생기고, 광전 변환 효율이 흐트러진다. 결과로서, 이미지 센서의 화질이 열화된다.
본 기술은, 이와 같은 상황을 감안하여 이루어진 것으로 전하 유지부의 전압 편차를 억제함에 의해, 화질을 향상시킬 수 있도록 하는 것이다.
본 기술의 제1의 측면의 고체 촬상 소자는, 화소에 입사된 광을 수광하여 광전 변환함으로써 신호 전하를 생성하여 축적하는 제1의 광전 변환부와, 상기 제1의 광전 변환부에서 생성된 신호 전하를 유지하는 제1의 전하 유지부와, 상기 화소의 선택을 제어하는 제1의 선택 트랜지스터와, 상기 제1의 선택 트랜지스터에 의해 상기 화소가 선택된 경우, 상기 제1의 전하 유지부의 신호 전하를 화소 신호로서 출력하는 제1의 출력 트랜지스터와, 상기 제1의 출력 트랜지스터의 출력단(出力端)의 전압을 제어하는 제1의 전압 제어 트랜지스터를 갖는 화소를 구비한다.
본 기술의 제2의 측면의 고체 촬상 소자의 구동 방법은, 제1의 광전 변환부와, 제1의 전하 유지부와, 제1의 선택 트랜지스터와, 제1의 출력 트랜지스터와, 제1의 전압 제어 트랜지스터를 갖는 화소를 구비하는 고체 촬상 소자가, 상기 제1의 광전 변환부가, 상기 화소에 입사된 광을 수광하여 광전 변환함으로써 신호 전하를 생성하여 축적하고, 상기 제1의 전하 유지부가, 상기 제1의 광전 변환부에서 생성된 신호 전하를 유지하고, 상기 제1의 선택 트랜지스터가, 상기 화소의 선택을 제어하고, 상기 제1의 출력 트랜지스터가, 상기 제1의 선택 트랜지스터에 의해 상기 화소가 선택된 경우, 상기 제1의 전하 유지부의 신호 전하를 화소 신호로서 출력하고, 상기 제1의 전압 제어 트랜지스터는, 상기 제1의 출력 트랜지스터의 출력단의 전압을 제어한다.
본 기술의 제3의 측면의 전자 기기는, 화소에 입사된 광을 수광하여 광전 변환함으로써 신호 전하를 생성하여 축적하는 제1의 광전 변환부와, 상기 제1의 광전 변환부에서 생성된 신호 전하를 유지하는 제1의 전하 유지부와, 상기 화소의 선택을 제어하는 제1의 선택 트랜지스터와, 상기 제1의 선택 트랜지스터에 의해 상기 화소가 선택된 경우, 상기 제1의 전하 유지부의 신호 전하를 화소 신호로서 출력하는 제1의 출력 트랜지스터와, 상기 제1의 출력 트랜지스터의 출력단의 전압을 제어하는 제1의 전압 제어 트랜지스터를 갖는 화소를 구비하는 고체 촬상 소자를 구비한다.
본 기술의 제1 내지 제3의 측면에서는, 제1의 광전 변환부에서, 화소에 입사된 광을 수광하여 광전 변환함으로써 신호 전하가 생성되어 축적되고, 제1의 전하 유지부에서, 상기 제1의 광전 변환부에서 생성된 신호 전하가 유지되고, 제1의 선택 트랜지스터에서, 상기 화소의 선택이 제어되어, 제1의 출력 트랜지스터에서, 상기 제1의 선택 트랜지스터에 의해 상기 화소가 선택된 경우, 상기 제1의 전하 유지부의 신호 전하가 화소 신호로서 출력되고, 제1의 전압 제어 트랜지스터에서, 상기 제1의 출력 트랜지스터의 출력단의 전압이 제어된다.
고체 촬상 소자 및 전자 기기는, 독립한 장치라도 좋고, 다른 장치에 조립된 모듈이라도 좋다.
본 기술의 제1 내지 제3의 측면에 의하면, 전하 유지부의 전압 편차를 억제함에 의해, 화질을 향상시킬 수 있다.
또한, 여기에 기재된 효과는 반드시 한정되는 것이 아니고, 본 개시 중에 기재된 어느 하나의 효과라도 좋다.
도 1은 기본 화소의 등가 회로를 도시하는 도면.
도 2는 기본 화소의 단면 구조를 도시하는 도면.
도 3은 기본 화소의 구동례(1)에 관해 설명하는 도면.
도 4는 기본 화소의 구동례(1)에 관해 설명하는 도면.
도 5는 기본 화소의 구동례(1)에 관해 설명하는 도면.
도 6은 기본 화소의 구동례(2)에 관해 설명하는 도면.
도 7은 기본 화소의 구동례(2)에 관해 설명하는 도면.
도 8은 기본 화소의 구동례(2)에 관해 설명하는 도면.
도 9는 제1의 실시의 형태에서의 화소의 등가 회로를 도시하는 도면.
도 10은 제1의 실시의 형태에서의 화소의 단면 구조를 도시하는 도면.
도 11은 제1의 실시의 형태에서의 화소의 구동에 관해 설명하는 도면.
도 12는 제1의 실시의 형태에서의 화소의 구동에 관해 설명하는 도면.
도 13은 제1의 실시의 형태에서의 화소의 구동에 관해 설명하는 도면.
도 14는 제1의 실시의 형태에서의 화소의 구동에 관해 설명하는 도면.
도 15는 제1의 실시의 형태에서의 화소의 구동에 관해 설명하는 도면.
도 16은 제2의 실시의 형태에서의 화소의 등가 회로를 도시하는 도면.
도 17은 제2의 실시의 형태에서의 화소의 단면 구조를 도시하는 도면.
도 18은 제2의 실시의 형태에서의 화소의 구동에 관해 설명하는 도면.
도 19는 제2의 실시의 형태에서의 화소의 구동에 관해 설명하는 도면.
도 20은 제2의 실시의 형태에서의 화소의 구동에 관해 설명하는 도면.
도 21은 제2의 실시의 형태에서의 화소의 구동에 관해 설명하는 도면.
도 22는 제3의 실시의 형태에서의 화소의 등가 회로를 도시하는 도면.
도 23은 제3의 실시의 형태에서의 화소의 단면 구조를 도시하는 도면.
도 24는 제3의 실시의 형태에서의 화소의 구동에 관해 설명하는 도면.
도 25는 제3의 실시의 형태에서의 화소의 구동에 관해 설명하는 도면.
도 26은 제3의 실시의 형태에서의 화소의 구동에 관해 설명하는 도면.
도 27은 제3의 실시의 형태에서의 화소의 구동에 관해 설명하는 도면.
도 28은 제3의 실시의 형태에서의 화소의 구동에 관해 설명하는 도면.
도 29는 제4의 실시의 형태에서의 화소의 등가 회로를 도시하는 도면.
도 30은 제4의 실시의 형태에서의 화소의 단면 구조를 도시하는 도면.
도 31은 제4의 실시의 형태에서의 화소의 구동에 관해 설명하는 도면.
도 32는 제5의 실시의 형태에서의 화소의 등가 회로를 도시하는 도면.
도 33은 제5의 실시의 형태에서의 화소의 단면 구조를 도시하는 도면.
도 34는 제5의 실시의 형태에서의 화소의 구동에 관해 설명하는 도면.
도 35는 본 기술이 적용되는 고체 촬상 소자의 개략 구성을 도시하는 도면.
도 36은 본 기술이 적용되는 전자 기기로서의 촬상 장치의 구성례를 도시하는 블록도.
이하, 본 기술을 실시하기 위한 형태(이하, 실시의 형태라고 한다)에 관해 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. 기본 화소의 설명
2. 제1의 실시의 형태(광전 변환막으로 신호 전하를 전자로 하는 화소의 구성례)
3. 제2의 실시의 형태(광전 변환막으로 신호 전하를 정공(正孔)으로 하는 화소의 구성례)
4. 제3의 실시의 형태(포토 다이오드에서 전송 트랜지스터를 갖는 화소의 구성례)
5. 제4의 실시의 형태(광전 변환막과 포토 다이오드를 갖는 화소의 구성례)
6. 제5의 실시의 형태(광전 변환막과 포토 다이오드를 갖는 화소의 구성례)
<1. 기본 화소의 설명>
처음에, 본 기술의 이해를 용이하게 하기 위해, 본 기술이 적용되는 기본 구성이 되는 고체 촬상 소자의 화소(이하, 기본 화소라고 한다)에 관해 설명한다.
<기본 화소의 등가 회로>
도 1은, 기본 화소의 등가 회로를 도시하고 있다.
도 1에 도시되는 화소(1)는, 광전 변환부(11), 전하 유지부(12), 리셋 트랜지스터(13), 증폭 트랜지스터(출력 트랜지스터)(14), 및 선택 트랜지스터(15)를 갖는다.
광전 변환부(11)는, 수광한 광량에 응한 전하(신호 전하)를 생성하고, 또한, 축적한다. 광전 변환부(11)의 일방은 접지됨과 함께, 타방은 전하 유지부(12), 리셋 트랜지스터(13)의 소스, 및, 증폭 트랜지스터(14)의 게이트에 접속되어 있다. 도 1의 구성에서는, 신호 전하는 전자가 된다.
전하 유지부(12)는, 광전 변환부(11)로부터 판독된 전하를 유지한다. 전하 유지부(12)는, 도 2에서도 후술하지만, 광전 변환부(11)의 일단, 리셋 트랜지스터(13)의 소스, 및, 증폭 트랜지스터(14)의 게이트와 접속되어 있기 때문에, 실제로는, 이들 전체에서 전하가 유지된다.
리셋 트랜지스터(13)는, 게이트에 공급되는 리셋 신호(RST)에 의해 온 된 때, 전하 유지부(12)에 축적되어 있는 전하가 드레인(전원 전압(VDD))에 배출됨으로써, 전하 유지부(12)의 전위를 리셋한다.
증폭 트랜지스터(14)의 게이트는 전하 유지부(12)와 접속되고, 드레인은 전원 전압(VDD)에, 소스는 선택 트랜지스터(15)의 드레인에 접속되어 있다. 증폭 트랜지스터(14)는, 전하 유지부(12)의 전위에 응한 화소 신호를 출력한다. 즉, 증폭 트랜지스터(14)는, 화소(1)로부터 출력되는 화소 신호를 전송하는 열신호선(列信號線)(16)을 통하여 접속되어 있는 정전류원으로서의 부하 MOS(부도시)와 소스 폴로워 회로를 구성하고, 전하 유지부(12)에 축적되어 있는 전하에 응한 레벨의 화소 신호가, 증폭 트랜지스터(14)로부터 선택 트랜지스터(15)를 통하여, 부도시의 AD 변환부에 출력된다. 부하 MOS는, 예를 들면, 2차원 배열된 복수의 화소(1)에 대해, 열(列) 단위로 마련되는 AD 변환부 내에 마련되어 있다.
선택 트랜지스터(15)의 드레인은, 증폭 트랜지스터(14)의 소스와 접속되고, 소스는, 열방향(수직 방향)으로 나열하는 각 화소(1)의 화소 신호를 전송하는 열신호선(16)과 접속되어 있다. 선택 트랜지스터(15)는, 게이트에 공급되는 선택 신호(SEL)에 의해 화소(1)가 선택된 때 온 되어, 화소(1)의 화소 신호를, 열신호선(16)을 통하여 AD 변환부에 출력한다.
<기본 화소의 단면 구조>
도 2는, 화소(1)의 단면 구조를 도시하는 도면이다.
화소(1)에서는, P형 반도체 기판(P-Well)(21)의 일방의 계면(도면 중, 상측의 면)에, 리셋 트랜지스터(13), 증폭 트랜지스터(14), 및 선택 트랜지스터(15)가 형성되어 있다.
구체적으로는, 리셋 트랜지스터(13)가, P형 반도체 기판(21)상의 게이트부(13GT)와, P형 반도체 기판(21) 내의 n형 확산층(22 및 23)으로 구성되고, 증폭 트랜지스터(14)가, P형 반도체 기판(21)상의 게이트부(14GT)와, P형 반도체 기판(21) 내의 n형 확산층(23 및 24)으로 구성되고, 선택 트랜지스터(15)가, P형 반도체 기판(21)상의 게이트부(15GT)와, P형 반도체 기판(21) 내의 n형 확산층(24 및 25)으로 구성되어 있다. 게이트부(13GT, 14GT, 및, 15GT)는, 예를 들면, 폴리실리콘으로 형성된다.
n형 확산층(22)은, 리셋 트랜지스터(13)의 소스와 전하 유지부(12)를 겸용하고, 후술하는 광전 변환부(11)의 하부 전극(29B)과, 증폭 트랜지스터(14)의 게이트부(14GT)에, 금속 배선(26)으로 접속되어 있다. 따라서, 금속 배선(26)으로 접속되어 있다, 광전 변환부(11)의 하부 전극(29B), n형 확산층(22), 및 증폭 트랜지스터(14)의 게이트부(14GT)의 전체가, 전하가 유지되는 전하 유지부(12)가 된다. 금속 배선(26)은, 예를 들면, 텅스텐(W), 알루미늄(Al), 구리(Cu) 등의 재료로 형성된다.
n형 확산층(23)은, 리셋 트랜지스터(13)의 드레인과, 증폭 트랜지스터(14)의 드레인을 겸용하고, n형 확산층(23)에는 전원 전압(VDD)이 인가되어 있다.
n형 확산층(24)은, 증폭 트랜지스터(14)의 소스와, 선택 트랜지스터(15)의 드레인을 겸용한다. n형 확산층(25)은, 선택 트랜지스터(15)의 소스로서 기능하고, 열신호선(16)과 접속되어 있다.
P형 반도체 기판(21)의 각 화소 트랜지스터(리셋 트랜지스터(13), 증폭 트랜지스터(14), 및 선택 트랜지스터(15))의 상측에는, 절연층(27)을 통하여 광전 변환부(11)가 형성되어 있다.
광전 변환부(11)는, 광전 변환막(28)을 상부 전극(29A)과 하부 전극(29B)으로 끼워 넣는 구조에 의해 형성되어 있다. 광전 변환막(28)으로서는, 예를 들면, 유기 광전 변환막이나, CIGS(Cu, In, Ga, Se 화합물), CIS(Cu, In, Se 화합물), 칼코파이라이트 구조 반도체, GaAs 등의 화합물 반도체 등을 채용할 수 있다. 상부 전극(29A)은, 예를 들면, 산화인듐주석(ITO)막, 산화인듐아연막 등의 투명성의 전극막으로 형성된다. 하부 전극(29B)은, 예를 들면, 텅스텐(W), 알루미늄(Al), 구리(Cu) 등의 전극막으로 형성된다. 상부 전극(29A)은 전(全) 화소 공통으로 전면에 형성되어 있는 것에 대해, 하부 전극(29B)은, 화소 단위로 형성되어 있다. 상부 전극(29A)은 GND(그라운드)에 접속되어 있다.
상부 전극(29A)의 상측에는, 보호막(절연막)(30)을 통하여, 컬러 필터(31)와 온 칩 렌즈(32)가 형성되어 있다. 컬러 필터(31)는, 예를 들면, Red, Green, 또는 , Blue가 화소 단위로 베이어 배열로 배열되어 있다. 따라서 광전 변환막(28)은, 컬러 필터(31)를 투과하여 온 Red, Green, 또는 , Blue의 어느 하나의 광을 광전 변환한다.
화소(1)는, 이상과 같은 단면 구조에 의해 형성되어 있다.
<기본 화소의 구동례(1)>
다음에, 도 3 내지 도 5를 참조하여, 화소(1)의 구동에 관해 설명한다.
도 3 내지 도 5 각각은, 화소(1)의 증폭 트랜지스터(14) 및 선택 트랜지스터(15)와, 증폭 트랜지스터(14)와 소스 폴로워 회로를 구성하는 부하 MOS(17)의 3개의 트랜지스터의 동작을, 전류(전자)의 흐름을 수류(水流), 트랜지스터의 게이트를 수문(水門)으로 비유하여 도시한 도면이다. 도 3 내지 도 5에서는, 트랜지스터의 게이트의 온 오프는, 그레이의 수문의 상하(上下)로 표시된다. 그레이의 수문이 상하함으로써, 해칭(사선)으로 표시된 수류(전류)가 제어된다. 도면 중, 종방향의 높이는 전압을 나타내고, 그레이의 수문이나 해칭의 높이가 낮을 수록 전압은 높다.
우선, 도 3에 도시되는 바와 같이 선택 트랜지스터(15)가 온 된 후, 부도시의 리셋 트랜지스터(13)가 온 되어, 전하 유지부(12)의 전압이 초기 상태로 리셋된다. 이에 의해, 전하 유지부(12)의 일부인 증폭 트랜지스터(14)의 게이트부(14GT)가, 리셋 전압(Vreset)으로 되어 있다.
다음에, 도 4에 도시되는 바와 같이, 선택 트랜지스터(15)가 오프 되면, 증폭 트랜지스터(14)는 열신호선(16)으로부터 분리되어, 증폭 트랜지스터(14)의 소스가 플로팅 상태가 된다. 그 결과, 도 5에 도시되는 바와 같이, 증폭 트랜지스터(14)의 게이트 아래와 소스로부터 드레인을 향하여 전자의 이동이 발생하고, 전압 상승이 발생한다. 이 전압 상승량(△V)은 증폭 트랜지스터(14)의 소스에서 발생하는 리크 전류와, 열여기(熱勵起)에 의해 소스로부터 드레인에 빠지는 전류량의 밸런스로 정하여지는데, 이들은 n형 확산층(24)의 결함 밀도나 증폭 트랜지스터(14)의 임계치에 의존하기 때문에, 화소마다 편차가 존재한다.
증폭 트랜지스터(14)의 게이트 아래 전위는 게이트 절연막(게이트 산화막)을 통하여 전하 유지부(12)와 강하게 용량 결합하고 있기 때문에, 결과로서, 선택 트랜지스터(15)를 오프 한 후에, 전하 유지부(12)의 전압이 상승하는 현상이 발생하게 되고, 이 전압 상승량은 화소마다 흐트러진다. 그리고, 화소마다 편차가 존재한 상태에서, 신호 전하 축적이 행하여진다.
전하 유지부(12)의 전압이 상승하면 고체 촬상 소자의 리크 전류가 악화(惡化)한다. 또한 전하 유지부(12)의 전압 편차는 리크 전류량의 편차를 발생시키기 때문에, 화상으로서 점결함이 되어 버린다.
또한, 전하 유지부(12)는, 도 2에서 설명한 바와 같이, 광전 변환막(28)의 하부 전극(29B)과 접속되어 있기 때문에, 광전 변환막(28)에 걸리는 전압도 화소마다 흐트러진다. 그 결과, 광전 변환막(28)의 감도(感度) 편차나, 광전 변환막(28)의 리크 전류 편차가 발생하고, 고체 촬상 소자의 화질이 열화된다.
이상과 같이, 화소(1)와 같은, 전하 유지부(12)가 광전 변환부(11)(의 하부 전극(29B))에 직접 접속되어 있는 구성에서는, 전하 유지부(12)의 전압 편차에 의해, 광전 변환부(11)의 인가 전압에 편차가 생기고, 광전 변환 효율이 흐트러진다. 결과로서, 고체 촬상 소자의 화질이 열화된다.
또한, 상술한 화소(1)의 구동은, 선택 트랜지스터(15)가 온인 상태에서, 화소(1)를 리셋하는 구동 제어이다.
그러나, 화소(1)에서, 선택 트랜지스터(15)가 오프인 상태에서, 화소(1)를 리셋하고, 후에, 선택 트랜지스터(15)를 온 하는 구동도 가능하다.
<기본 화소의 구동례(2)>
도 6 내지 도 8을 참조하여, 선택 트랜지스터(15)가 오프인 상태에서, 화소(1)를 리셋하고, 후에, 선택 트랜지스터(15)를 온 하는 구동에 관해 설명한다.
도 6은, 선택 트랜지스터(15)가 오프인 상태에서, 증폭 트랜지스터(14)에 리셋 전압(Vreset)이 공급되어, 화소(1)가 리셋된 상태를 도시하고 있다. 이 상태에서는, 증폭 트랜지스터(14)의 게이트 아래와 소스의 전압이 상승한 상태에서 화소(1)를 리셋하게 된다.
다음에, 도 7에 도시되는 바와 같이, 선택 트랜지스터(15)가 온 되어, 리셋시의 상태를 나타내는 리셋 신호(RST)가 열신호선(16)에 출력되면, 증폭 트랜지스터(14)의 게이트 아래와 소스의 전위가 하강한다. 그 결과, 게이트 절연막을 통한 용량 결합에 의해, 증폭 트랜지스터(14)의 게이트 전압이 하강한다. 하강 전압량은, 증폭 트랜지스터(14)의 게이트 아래 및 소스의 전압 변동량에 의존하는데, 도 6에 도시한 상태의 증폭 트랜지스터(14)의 게이트 아래 및 소스의 전압이 화소마다 흐트러져 있기 때문에, 도 7의 상태의 증폭 트랜지스터(14)의 게이트 전위도, 화소마다 흐트러진다. 결과로서, 화소(1)의 리셋 전위 편차가 증대하여 버린다.
화소(1)의 리셋 전압이 흐트러지면, 증폭 트랜지스터(14)의 동작 마진이 감소한다. 예를 들면, 증폭 트랜지스터(14)를 소스 폴로워 동작시키는 경우, 증폭 트랜지스터(14)의 게이트 아래와 드레인과의 사이에는, 적정한 전위차를 확보할 필요가 있는데, 증폭 트랜지스터(14)의 게이트 전위가 흐트러지면, 전위차가 저감하고, 소스 폴로워의 게인이 낮은 화소가 발생한다. 그 결과, 게인이 높은 화소와, 게인이 낮은 화소가 혼재하고, 고체 촬상 소자의 화질이 열화된다. 이 문제는, 증폭 트랜지스터(14)의 게이트를 전하 유지부(12)로서 사용하는 경우만이 아니라, 게이트를 직접적인 전하 유지부(12)로서 사용하지 않는 경우, 예를 들면, 광전 변환부(11)와 증폭 트랜지스터(14)의 사이에, 전송 트랜지스터가 배치되어 있는 경우에도 발생한다.
다음에, 도 8에 도시되는 바와 같이, 선택 트랜지스터(15)가 오프 되고, 신호 축적이 시작되면, 증폭 트랜지스터(14)의 게이트는, 재차, 초기의 리셋 전압(Vreset)을 향하여 승압되어 간다. 그러나, 열여기 전류가 리크 전류와 일치할 때까지는 일정한 시간이 필요해지기 때문에, 이 기간에서는, 앞서 기술한 화소마다의 리셋 전위 편차의 영향이 잔류한다. 증폭 트랜지스터(14)의 게이트를 전하 유지부(12)로서 사용하는 경우, 결과로서 리크 전류 편차가 발생하고, 화상으로서 점결함이 되어 버린다. 또한, 전하 유지부(12)가, 광전 변환부(11)(의 하부 전극(29B))와 직접 접속되어 있는 경우, 광전 변환막(28)의 감도 편차나, 광전 변환막(28)의 리크 전류 편차가 발생하여, 고체 촬상 소자의 화질이 열화된다.
이상과 같이, 선택 트랜지스터(15)가 오프인 상태에서, 화소(1)를 리셋하고, 후에, 선택 트랜지스터(15)를 온 하는 구동에서도, 전하 유지부(12)의 전압 편차에 의해, 광전 변환부(11)의 인가 전압에 편차가 생기고, 결과로서, 고체 촬상 소자의 화질이 열화된다.
그래서, 이하에서는, 기본 화소와 비교하고, 전하 유지부(12)의 전압 편차를 억제하고, 화질 열화를 억제하도록 하는 화소 구성에 관해 설명한다.
또한, 이하에서 설명하는 각 실시의 형태에서, 상술한 기본 화소의 구성과 대응하는 부분에 관해서는 동일한 부호를 붙이고, 그 설명은 적절히 생략한다.
<제1의 실시의 형태>
도 9 내지 도 15를 참조하여, 본 기술을 적용한 화소의 제1의 실시의 형태에 관해 설명한다.
도 9는, 제1의 실시의 형태에서의 화소(51A)의 등가 회로를 도시하고 있다.
도 9에 도시되는 화소(51A)는, 광전 변환부(11), 전하 유지부(12), 리셋 트랜지스터(13), 증폭 트랜지스터(14), 선택 트랜지스터(15), 및, 전압 제어 트랜지스터(61)를 갖는다.
즉, 화소(51A)는, 도 1의 기본 화소의 구성에 대해, 전압 제어 트랜지스터(61)가 새롭게 마련되어 있다. 전압 제어 트랜지스터(61)의 드레인은 전원 전압(VDD)에, 소스는, 증폭 트랜지스터(14)의 소스와 선택 트랜지스터(15)의 드레인에 접속되어 있다.
전압 제어 트랜지스터(61)는, 게이트에 공급되는 전압 제어 신호(SELX)에 의해 온 된 때, 증폭 트랜지스터(14)의 소스(출력단)의 전압을 전원 전압(VDD)으로 설정(고정)한다.
도 10은, 화소(51A)의 단면 구조를 도시하는 도면이다.
도 10에 도시되는 화소(51A)의 단면 구조에서는, 전압 제어 트랜지스터(61)의 추가에 대응하여, 전압 제어 트랜지스터(61)의 게이트부(61GT)와, n형 확산층(71)이, 새롭게 추가되어 있다. 전압 제어 트랜지스터(61)의 드레인이 되는 n형 확산층(71)에는, 전원 전압(VDD)이 인가되어 있다.
또한, 도 2에서 증폭 트랜지스터(14)의 소스 및 선택 트랜지스터(15)의 드레인으로서 기능하는 n형 확산층(24)이, 제1의 실시의 형태에서는, 전압 제어 트랜지스터(61)의 소스도 겸용한다. 그 때문에, 도 10에서는, n형 확산층(24)이, 2개의 n형 확산층(24A 및 24B)과, 그들을 접속하는 금속 배선(24C)으로 치환되어 있다. 그러나, 이 구조는, 3개의 트랜지스터(증폭 트랜지스터(14), 선택 트랜지스터(15), 및, 전압 제어 트랜지스터(61))의 소스/드레인을 공유하는 구조의 도시가 도면상 곤란하기 때문이고, 반드시 2개의 n형 확산층(24A 및 24B)으로 구성할 필요는 없다. 따라서 실제로는, 도 2와 마찬가지로, 3개의 트랜지스터의 소스/드레인을 하나의 n형 확산층(24)으로 구성하는 것도 가능하다.
<제1의 구동>
다음에, 도 11 내지 도 15를 참조하여, 제1의 실시의 형태에서의 화소(51A)의 구동(제1의 구동)에 관해 설명한다.
화소(51A)는, 처음에, 신호 축적 전(前)의 상태의 신호 레벨(리셋 신호 레벨)을 검출하고 나서, 신호 전하를 축적하고, 그 후, 축적된 신호 전하를 판독하고, 축적 전의 리셋 신호 레벨과, 축적 후의 신호 레벨(축적 신호 레벨)의 차분을 구하는 CDS(Correlated Double Sampling : 상관 2중 샘플링) 처리를 행한다. CDS 처리에 의하면, 화소 고유의 고정 패턴 노이즈, 예를 들면, kTC 노이즈나 증폭 트랜지스터(14)의 임계치 편차를 제거할 수 있다.
도 11은, 화소(51A)가 행하는 CDS 처리에 대응한, 선택 트랜지스터(15), 리셋 트랜지스터(13), 및, 전압 제어 트랜지스터(61)의 각 게이트에 공급되는 신호의 타이밍 차트를 도시하고 있다.
처음에, 선택 트랜지스터(15)가 오프, 전압 제어 트랜지스터(61)가 온의 상태인 시각(t1)에서, 리셋 신호(RST)가 Hi로 되고, 리셋 트랜지스터(13)가 온 됨으로써, 전하 유지부(12)의 전압이, 초기 상태로 리셋된다. 도 12는, 시각(t1) 후의 상태를 도시하고 있다. 도 12에 도시되는 바와 같이, 증폭 트랜지스터(14)의 출력단인 소스는, 전압 제어 트랜지스터(61)의 드레인 전압(VDD)으로 고정되어 있다.
다음에, 리셋 트랜지스터(13)가 오프 된 후의 시각(t2)에서, 전압 제어 트랜지스터(61)가 오프 된다. 그 후, 시각(t3)에서, 선택 트랜지스터(15)가 온 됨에 의해, 도 13에 도시되는 바와 같이, 증폭 트랜지스터(14)가 열신호선(16)과 접속되어, 증폭 트랜지스터(14)의 소스 및 게이트 아래의 전위가 저하된다.
이 때, 증폭 트랜지스터(14)의 게이트 아래의 전위는, 게이트 절연막을 통하여 전하 유지부(12)와 용량 결합하고 있기 때문에, 전하 유지부(12)의 전압도 저하된다. 전압 저하량은, 증폭 트랜지스터(14)의 게이트 아래 및 소스의 전압 변동량에 의존하지만, 그 전의 도 12에 도시한 상태일 때, 증폭 트랜지스터(14)의 게이트 아래 및 소스의 전압이, 전압 제어 트랜지스터(61)에 의해, 전 화소 일정치로 고정되어 있기 때문에, 선택 트랜지스터(15)를 온 한 때의 전하 유지부(12)의 전압 편차가 억제된다.
도 13에 도시되는 상태에서, 증폭 트랜지스터(14)의 출력 레벨이, 리셋 신호 레벨로서 열신호선(16)을 통하여 판독되고, AD 변환부 내의 메모리 등에 유지된다.
그 후, 시각(t4)에서, 선택 트랜지스터(15)가 오프 되고, 시각(t5)에서, 전압 제어 트랜지스터(61)가 온 된 후, 화소(51A)의 신호 축적이 시작된다.
도 14는, 신호 축적 기간 중(시각(t5) 이후)의 상태를 도시하고 있다.
신호 축적 기간 중은, 도 14에 도시되는 바와 같이, 증폭 트랜지스터(14)의 출력단은, 재차, 전압 제어 트랜지스터(61)의 드레인 전압으로 고정되고, 전하 유지부(12)인 증폭 트랜지스터(14)의 게이트는, 초기의 리셋 전압에 복귀한다.
신호 전하의 축적 완료 후, 시각(t6)에서, 전압 제어 트랜지스터(61)가 오프 되고, 시각(t7)에서, 선택 트랜지스터(15)가 온 됨으로써, 전하 유지부(12)에 축적된 신호 전하가, 열신호선(16)을 통하여, AD 변환부 내의 메모리 등에 출력된다.
도 15는, 시각(t7) 후의, 축적된 신호 전하를 출력 중의 상태를 도시하고 있다.
축적된 신호 전하의 판독 종료 후, 시각(t8)에서, 선택 트랜지스터(15)가 오프 되고, 시각(t9)에서, 전압 제어 트랜지스터(61)가 온 된다.
상술한 제1의 구동에서는, 도 14에 도시한 바와 같이, 신호 축적 기간 중의 전하 유지부(12)는, 초기 상태의 리셋 전압(Vreset)에 복귀하고, 전압 편차가 소실한다. 그 결과, 전하 유지부(12)의 리크 전류 편차가 개선하고, 점결함의 발생이 억제된다. 또한, 광전 변환막(28)에 걸리는 전압 편차가 억제되고, 광전 변환막(28)의 감도 편차나, 광전 변환막(28)의 리크 전류 편차가 개선된다.
또한, 제1의 구동에서는, 선택 트랜지스터(15)가 오프인 상태에서, 전하 유지부(12)의 리셋 동작이 실시되어 있다. 그 때문에, 리셋 동작을 행하는 기간을, 타 화소의 선택 트랜지스터(15)의 온 기간과 중복되게 하는 것이 가능해진다. 이에 의해, 고체 촬상 소자의 촬상 속도를 개선할 수 있다.
또한, 전하 유지부(12)를 리셋할 때에, 증폭 트랜지스터(14)의 출력단 및 게이트 아래의 전위를 전압 제어 트랜지스터(61)로 고정함으로써, 선택 트랜지스터(15)를 온 한 때의 리셋 전압의 편차가 억제된다. 이에 의해, 고체 촬상 소자의 화질 열화를 억제할 수 있다.
또한, 도 11의 타이밍 차트에서, 가령, 시각(t2)에서 전압 제어 트랜지스터(61)를 오프 하기 전에, 선택 트랜지스터(15)를 온 하여 버리면, 열신호선(16)에는, 전압 제어 트랜지스터(61)의 드레인 전압이 출력된다. 그 결과, 전압 제어 트랜지스터(61)를 오프 하여, 열신호선(16)에 증폭 트랜지스터(14)의 출력을 반영시킬 때에, 안정화를 위한 시간이 필요해진다. 따라서 전압 제어 트랜지스터(61)는, 선택 트랜지스터(15)가 온인 상태에서는 항상, 오프가 되도록 구동하는 것이 바람직하다.
또한, 전압 제어 트랜지스터(61)는, 증폭 트랜지스터(14)의 출력단(소스)의 전압을 확실하게 고정하기 위해, Deep Depletion형의 트랜지스터를 이용하는 것이 바람직하다. 또한, 전압 제어 트랜지스터(61)의 오프 전압으로는, 부(負)바이어스를 이용하는 것이 바람직하다. 이에 의해, 선택 트랜지스터(15)가 온인 상태에서, 열신호선(16)으로부터 전압 제어 트랜지스터(61)에, 오프 리크가 발생하는 현상을 억제할 수 있다.
제1의 실시의 형태에서는, 전압 제어 트랜지스터(61)의 드레인 전압이, 증폭 트랜지스터(14)의 드레인 전압과 동일하게 되어 있다. 이에 의해, 화소(51A)에 공급하는 전원종(電源種)을 삭감하고, 화소 배선을 간략화할 수 있다.
<제2의 실시의 형태>
도 16 내지 도 21을 참조하여, 본 기술을 적용한 화소의 제2의 실시의 형태에 관해 설명한다.
도 16은, 제2의 실시의 형태에서의 화소(51B)의 등가 회로를 도시하고, 도 17은, 제2의 실시의 형태에서의 화소(51B)의 단면 구조를 도시하고 있다.
상술한 제1의 실시의 형태가 신호 전하로서 전자를 이용하는 구성이었음에 대해, 제2의 실시의 형태는, 신호 전하로서 정공(正孔)을 이용하는 구성으로 되어 있는 점이 제1의 실시의 형태와 다르다.
도 16에 도시되는 화소(51B)의 등가 회로를, 도 9에 도시한 화소(51A)와 비교하여 분명한 바와 같이, 제2의 실시의 형태에서는, 광전 변환부(11)의 일단, 도 17의 상부 전극(29A)에 전원 전압(VDD)이 인가되어 있다. 증폭 트랜지스터(14)는, 낮은 게이트 전압이라도 소스 폴로워 동작하도록, Deep Depletion형의 트랜지스터를 이용하는 것이 바람직하다.
리셋 트랜지스터(13)는, 전원 전압(VDD)이 아니라, GND에 접속되어 있다. 제1의 실시의 형태의 도 10에서는, P형 반도체 기판(21) 내의 n형 확산층(23)이, 리셋 트랜지스터(13)와 증폭 트랜지스터(14)에서 공유되어 있다. 그러나, 제2의 실시의 형태에서는, 도 17에 도시되는 바와 같이, 리셋 트랜지스터(13)용의 n형 확산층(23A)과, 증폭 트랜지스터(14)용의 n형 확산층(23B)이, 제각기 형성되어 있다. 그리고, 리셋 트랜지스터(13)용의 n형 확산층(23A)은 GND에 접속되고, 증폭 트랜지스터(14)용의 n형 확산층(23B)은 전원 전압(VDD)에 접속되어 있다.
<제2의 구동>
다음에, 제1의 실시의 형태와 마찬가지로, 도 18의 타이밍 차트와 함께, 도 19 내지 도 21을 참조하여, 제2의 실시의 형태에서의 화소(51B)의 구동(제2의 구동)에 관해 설명한다.
시각(t21)에서, 전압 제어 트랜지스터(61)가 오프 되고, 시각(t22)에서, 선택 트랜지스터(15)가 온 된 후, 시각(t23)에서, 리셋 트랜지스터(13)가 온 되고, 전하 유지부(12)의 전압이, 초기 상태로 리셋된다.
도 19는, 리셋 동작 후의 리셋 신호 레벨 판독 기간 중의 상태를 도시하고 있다. 도 19에 도시되는 상태에서, 화소(51B)의 리셋 신호 레벨이, 증폭 트랜지스터(14)로부터, 열신호선(16)을 통하여, AD 변환부 내의 메모리 등에 출력된다.
시각(t24)에서, 선택 트랜지스터(15)가 오프 되고, 시각(t25)에서, 전압 제어 트랜지스터(61)가 온 된다. 도 20은, 시각(t25) 후의 상태를 도시하고 있고, 이 상태에서, 신호 전하의 축적이 행하여진다.
도 20의 상태에서는, 증폭 트랜지스터(14)의 게이트 아래의 전위는, 게이트 절연막을 통하여 전하 유지부(12)와 용량 결합하고 있기 때문에, 전하 유지부(12)의 전압도 상승한다. 전압 상승량은, 증폭 트랜지스터(14)의 게이트 아래 및 소스의 전압 변동량에 의존하지만, 증폭 트랜지스터(14)의 게이트 아래 및 소스의 전압은, 전압 제어 트랜지스터(61)에 의해, 전 화소 일정치로 고정되어 있기 때문에, 전하 유지부(12)의 전위 편차가 억제된다. 따라서 전하 유지부(12)의 전위 편차가 억제된 상태에서, 신호 전하의 축적이 행하여진다.
신호 전하의 축적 완료 후, 시각(t26)에서, 전압 제어 트랜지스터(61)가 오프 되고, 시각(t27)에서, 선택 트랜지스터(15)가 온 됨으로써, 전하 유지부(12)에 축적된 신호 전하가, 열신호선(16)을 통하여 AD 변환부 내의 메모리 등에 출력된다.
도 21은, 축적된 신호 전하를 출력 중의 상태를 도시하고 있다.
축적된 신호 전하의 판독 종료 후, 시각(t28)에서, 선택 트랜지스터(15)가 오프 되고, 시각(t29)에서, 전압 제어 트랜지스터(61)가 온 된다.
상술한 제2의 구동에서는, 도 20에 도시한 바와 같이, 선택 트랜지스터(15)가 오프 된 때의 전하 유지부(12)의 전압 변화량이 일정치로 억제되기 때문에, 신호 축적 기간 중의 전하 유지부(12)의 전압 편차가 억제된다. 그 결과, 전하 유지부(12)의 리크 전류 편차가 개선되고, 점결함의 발생이 억제된다. 또한, 광전 변환막(28)에 걸리는 전압 편차가 억제되고, 광전 변환막(28)의 감도 편차나, 광전 변환막(28)의 리크 전류 편차가 개선된다.
또한, 제2의 실시의 형태에서는, 신호 전하로서 정공을 사용하고, 전하 유지부(12)의 리셋에, P형 반도체 기판(21)의 전위와 동일한 GND 전압이 사용되고 있다. 이에 의해, 암흑시(暗時)일 때의, 전하 유지부(12)의 n형 확산층(22)과, 그 주위의 P형 반도체 기판(21)의 전위차를 대폭적으로 저감할 수 있기 때문에, 리크 전류를 억제할 수 있다.
또한, 제2의 실시의 형태에서는, 도 20에 도시한 바와 같이, 전압 제어 트랜지스터(61)를 이용하여, 신호 축적 기간 중의 전하 유지부(12)가 승압 제어되어 있다. 통상, 리셋 전압에 GND를 사용하면, 실제의 리셋 동작 후의 전압은, 필드 스루에 의해 부바이어스가 되고, 전하 유지부(12)에서 순(順)바이어스 전류가 발생한다. 그 때문에, 제2의 구동과 같이, 전하 유지부(12)를 승압함으로써, 부바이어스를 리셋할 수 있다. 이에 의해, 전하 유지부(12)의 순바이어스 전류의 발생이 억제되고, 고체 촬상 소자의 화질의 열화를 억제할 수 있다.
또한, 전하 유지부(12)의 승압 전압량은, 전압 제어 트랜지스터(61)의 드레인 전압이나, 정전류원인 부하 MOS(17)의 전류량, 증폭 트랜지스터(14)의 임계치 전압(Vth), 트랜지스터 사이즈 등의 각 파라미터에 의해, 임의의 값으로 조정할 수 있다. 화소(51B)를 필드 스루 상쇄(相殺) 회로로서 기능시키는 경우, 리셋 트랜지스터(13)의 필드 스루량(量)에 응하여, 상술한 각 파라미터를 적절한 값으로 설정할 수 있다.
또한, 신호 전하에 정공을 이용하는 제2의 실시의 형태에서는, 증폭 트랜지스터(14)와 전압 제어 트랜지스터(61)에서 다른 드레인 전압을 사용하면, 대광량 수광시에, 증폭 트랜지스터(14)의 입력 전압이 상승하고, 증폭 트랜지스터(14)와 전압 제어 트랜지스터(61)의 드레인 사이에서, 대전류가 발생한다. 상술한 제2의 실시의 형태와 같이, 증폭 트랜지스터(14)와 전압 제어 트랜지스터(61)의 드레인 전압에 동일한 전압을 사용함으로써, 대전류의 발생을 방지할 수 있다.
<제3의 실시의 형태>
도 22 내지 도 28을 참조하여, 본 기술을 적용한 화소의 제3의 실시의 형태에 관해 설명한다.
도 22는, 제3의 실시의 형태에서의 화소(51C)의 등가 회로를 도시하고, 도 23은, 제3의 실시의 형태에서의 화소(51C)의 단면 구조를 도시하고 있다.
상술한 제1 및 제2의 실시의 형태에서는, 화소(51C)는, 광전 변환부(11)와 증폭 트랜지스터(14)가 직접 접속되어 있는 구성으로 되어 있다.
제3의 실시의 형태에서의 화소(51C)에서는, 도 22에 도시되는 바와 같이, 광전 변환부(11)와 증폭 트랜지스터(14)와의 사이에, 전송 트랜지스터(91)가 추가되어 있다. 전송 트랜지스터(91)는, 게이트에 공급되는 전송 신호(TG)에 의해 온 된 때, 광전 변환부(11)에서 생성된 전하를, 전하 유지부(12)에 전송한다. 제3의 실시의 형태에서의 전하 유지부(12)는, 전기적으로 부유 상태로 되어 있는 플로팅 디퓨전(FD : Floating Diffusion)부이다.
또한, 제3의 실시의 형태에서는, 화소(51C)의 광전 변환부(11)가, 도 23에 도시되는 바와 같이, P형 반도체 기판(21)과 n형 반도체 영역(92)과의 PN 접합에 의한 포토 다이오드(PD)로 구성되어 있는 점이, 상술한 제1 및 제2의 실시의 형태와 다르다.
제3의 실시의 형태에서는, 광입사면인 P형 반도체 기판(21)의 상측의 면에, 보호막(절연막)(30), 컬러 필터(31), 및 온 칩 렌즈(32)가 형성되어 있다. 그리고, 온 칩 렌즈(32) 등이 형성된 측과 반대측이 되는 P형 반도체 기판(21)의 하측의 면에, 리셋 트랜지스터(13), 증폭 트랜지스터(14), 선택 트랜지스터(15), 전압 제어 트랜지스터(61), 및, 전송 트랜지스터(91)가 형성되어 있다. 따라서 제3의 실시의 형태의 화소(51C)는, 화소 트랜지스터가 형성된 P형 반도체 기판(21)의 표면측과 반대측의 이면측에서 광이 입사되는 이면 조사형의 고체 촬상 소자의 구성을 갖고 있다.
또한, 제3의 실시의 형태의 화소 구성은, 전송 트랜지스터(91)의 추가에 의해, 배선수가 증가한다. 그 때문에, 도 23에 도시되는 바와 같이, 이면 조사형의 고체 촬상 소자의 구성을 채용하는 것이 알맞다.
도 23에 도시되는 화소(51C)의 단면 구조에서는, 추가된 전송 트랜지스터(91)가, P형 반도체 기판(21) 아래의 게이트부(91GT)와 n형 반도체 영역(92) 및 n형 확산층(22)으로 구성되어 있다. 광전 변환부(11)로서의 포토 다이오드(PD)에서 광전 변환되어 생성된 잉여 전하는, 전송 트랜지스터(91)의 게이트부(91GT) 아래를 오버플로 장벽으로 하여 FD부로서의 n형 확산층(22)에 배출된다. 그 밖의 화소 트랜지스터에 관해서는, 광입사면측과는 반대의 P형 반도체 기판(21) 하측의 면에 형성되어 있는 점을 제외하고, 제1의 실시의 형태와 마찬가지이다.
<제3의 구동>
다음에, 도 24의 타이밍 차트와 함께, 도 25 내지 도 28을 참조하여, 제3의 실시의 형태에서의 화소(51C)의 구동(제3의 구동)에 관해 설명한다.
선택 트랜지스터(15)가 오프, 전압 제어 트랜지스터(61)가 온의 상태로 되어 있는 시각(t41)에서, 리셋 트랜지스터(13)와 전송 트랜지스터(91)가 온 되고, 광전 변환부(11)로서의 포토 다이오드(PD)가 리셋된다. 도 25는, 시각(t41) 후의 포토 다이오드(PD) 리셋시의 상태를 도시하고 있다.
다음에, 시각(t42)에서, 리셋 트랜지스터(13)와 전송 트랜지스터(91)가 오프 되고, 이 상태에서, 신호 전하가 축적된다. 도 26은, 시각(t42) 후의 신호 전하 축적시의 상태를 도시하고 있다.
포토 다이오드(PD) 리셋시부터 신호 축적 기간까지의 사이, 증폭 트랜지스터(14)의 소스는, 전압 제어 트랜지스터(61)에 의해 전 화소 일정치(드레인 전압)로 고정되기 때문에, FD부인 전하 유지부(12)의 전압 편차가 억제된다.
신호 전하의 축적 완료 후, 시각(t43)에서 리셋 트랜지스터(13)가 온 되고, 일정 시간 후의 시각(t44)에 오프 됨에 의해, 재차, FD부인 전하 유지부(12)가 리셋된다. 도 27은, 리셋 후의 상태를 도시하고 있고, FD부인 전하 유지부(12)(부도시)와, 그것에 접속되어 있는 증폭 트랜지스터(14)의 게이트 전압이, 리셋 전압(Vreset)으로 되어 있다.
다음에, 시각(t45)에서, 전압 제어 트랜지스터(61)가 오프 되고, 시각(t46)에서, 선택 트랜지스터(15)가 온 됨에 의해, 증폭 트랜지스터(14)의 출력단인 소스가 열신호선(16)과 접속된다. 이에 의해, 도 28에 도시되는 바와 같이, 증폭 트랜지스터(14)의 출력단인 소스 및 게이트 아래의 전위가 저하된다. 이 때, 증폭 트랜지스터(14)의 게이트 아래의 전위는, 게이트 절연막을 통하여 전하 유지부(12)와 용량 결합하고 있기 때문에, 전하 유지부(12)의 전압도 저하된다. 이 전압 저하량은, 증폭 트랜지스터(14)의 게이트 아래 및 소스의 전압 변동량에 의존하지만, 도 27의 상태에서 증폭 트랜지스터(14)의 게이트 아래 및 소스의 전압은, 전압 제어 트랜지스터(61)에 의해, 전 화소 일정치로 고정되어 있기 때문에, 도 28의 상태에서는 전하 유지부(12)의 전위 편차가 억제된다. 따라서 전하 유지부(12)의 전위 편차가 억제된 상태에서, 리셋 신호 레벨이, 증폭 트랜지스터(14)로부터, 열신호선(16)을 통하여 AD 변환부 내의 메모리 등에 출력된다.
다음에, 시각(t47)에서, 전송 트랜지스터(91)가 온 되고, 광전 변환부(11)인 포토 다이오드(PD)에 축적된 신호 전하가, 전하 유지부(12)에 전송되고, 증폭 트랜지스터(14)로부터, 열신호선(16)에 출력된다.
축적된 신호 전하의 판독 종료 후, 시각(t48)에서, 선택 트랜지스터(15)가 오프 되고, 시각(t49)에서, 전압 제어 트랜지스터(61)가 온 된다.
이상의 제3의 구동에서는, 제1의 구동과 마찬가지로, 선택 트랜지스터(15)가 오프인 상태에서, 전하 유지부(12)의 리셋 동작이 실시되어 있다. 그 때문에, 리셋 동작을 행하는 기간을 타 화소의 선택 트랜지스터(15)의 온 기간과 중복시키는 것이 가능해진다. 이에 의해, 고체 촬상 소자의 촬상 속도를 개선할 수 있다.
또한, 전하 유지부(12)를 리셋할 때에, 증폭 트랜지스터(14)의 출력단 및 게이트 아래의 전위를 전압 제어 트랜지스터(61)로 고정함으로써, 선택 트랜지스터(15)를 온 한 때의 리셋 전압의 편차가 억제된다. 이에 의해, 고체 촬상 소자의 화질 열화를 억제할 수 있다.
제3의 구동에서는, 신호 전하 축적 기간 중의 전하 유지부(12)의 전압 편차가 억제된다. 이에 의해, 전하 유지부(12)에 걸리는 전압에 의한 전송 트랜지스터(91)의 게이트 아래의 오버플로 장벽의 편차가 억제되기 때문에, 고체 촬상 소자의 포화 신호량의 편차를 억제할 수 있다.
<제4의 실시의 형태>
도 29 내지 도 31을 참조하여, 본 기술을 적용한 화소의 제4의 실시의 형태에 관해 설명한다.
도 29는, 제4의 실시의 형태에서의 화소(51D)의 등가 회로를 도시하고 있다.
화소(51D)의 등가 회로는, 도 29에 도시되는 바와 같이, 제1의 파장광인 Green광용의 화소 회로(101G)와, 제2의 파장광인 Red광 및 제3의 파장광인 Blue광용의 화소 회로(101RB)로 구성된다.
Green광용의 화소 회로(101G)는, 신호 전하로서 정공을 이용하는 제2의 실시의 형태의 화소(51B)와 같은 구성을 갖고 있다.
즉, 화소 회로(101G)는, 광전 변환부(111G), 전하 유지부(112G), 리셋 트랜지스터(113G), 증폭 트랜지스터(114G), 선택 트랜지스터(115G), 및, 전압 제어 트랜지스터(161G)를 갖는다.
화소 회로(101G)의 광전 변환부(111G), 전하 유지부(112G), 리셋 트랜지스터(113G), 증폭 트랜지스터(114G), 선택 트랜지스터(115G), 및, 전압 제어 트랜지스터(161G)는, 각각, 도 16에 도시한 화소(51B)의 광전 변환부(11), 전하 유지부(12), 리셋 트랜지스터(13), 증폭 트랜지스터(14), 선택 트랜지스터(15), 및, 전압 제어 트랜지스터(61)에 대응한다.
이하, 간단히 설명한다.
광전 변환부(111G)는, 수광한 Green광의 광량에 응한 전하(신호 전하)를 생성하고, 또한, 축적한다. 광전 변환부(111G)의 일방은 전원 전압(VDD)에 접속됨과 함께, 타방은 전하 유지부(112G), 리셋 트랜지스터(113G), 및, 증폭 트랜지스터(114G)에 접속되어 있다. 화소 회로(101G)의 구성에서는, 신호 전하는 정공이 된다.
전하 유지부(112G)는, 광전 변환부(111G)로부터 판독된 전하를 유지한다. 전하 유지부(112G)는, 제2의 실시의 형태와 마찬가지로, 광전 변환부(111G)의 일단, 리셋 트랜지스터(113G)의 소스, 및, 증폭 트랜지스터(114G)의 게이트와 접속되어 있기 때문에, 실제로는, 이들 전체에서 전하가 유지된다.
리셋 트랜지스터(113G)는, 게이트에 공급되는 리셋 신호(RST(G))에 의해 온 된 때, 전하 유지부(112G)의 전위를 리셋한다.
증폭 트랜지스터(114G)의 게이트는 전하 유지부(112G)와 접속되고, 드레인은 전원 전압(VDD)에, 소스는 선택 트랜지스터(115G)의 드레인에 접속되어 있다. 증폭 트랜지스터(114G)는, 전하 유지부(112G)의 전위에 응한 화소 신호를 출력한다.
선택 트랜지스터(115G)의 드레인은, 증폭 트랜지스터(114G)의 소스와 접속되고, 선택 트랜지스터(115G)의 소스는, 열신호선(16)과 접속되어 있다. 화소(51D)가 선택될 때, 선택 트랜지스터(115G)는, 게이트에 공급되는 선택 신호(SEL(G))에 의해 온 되고, 화소(51D)의 화소 신호를, 열신호선(16)을 통하여 AD 변환부에 출력한다.
전압 제어 트랜지스터(161G)의 드레인은 전원 전압(VDD)에, 전압 제어 트랜지스터(161G)의 소스는, 증폭 트랜지스터(114G)의 소스와 선택 트랜지스터(115G)의 드레인에 접속되어 있다.
전압 제어 트랜지스터(161G)는, 게이트에 공급되는 전압 제어 신호(SELX)에 의해 온 된 때, 증폭 트랜지스터(114G)의 소스를 전원 전압(VDD)으로 설정(고정)한다.
한편, Red광 및 Blue광용의 화소 회로(101RB)는, 광전 변환부와 전송 트랜지스터에 관해서는, Red광과 Blue광에 관해 각각 가지며, 그 이외에 관해서는, Red광과 Blue광에서 공유하는 구성으로 되어 있다.
보다 구체적으로는, 화소 회로(101RB)는, 광전 변환부(111R), 광전 변환부(111B), 전송 트랜지스터(191R), 전송 트랜지스터(191B), 전하 유지부(112RB), 리셋 트랜지스터(113RB), 증폭 트랜지스터(114RB), 및, 선택 트랜지스터(115RB)를 갖는다.
광전 변환부(111R)는, Red광을 수광하여 광전 변환하여 얻어진 전하를 축적한다. 광전 변환부(111B)는, Blue광을 수광하여 광전 변환하여 얻어진 전하를 축적한다.
전송 트랜지스터(191R)는, 게이트에 공급되는 전송 신호(TG(R))에 의해 온 된 때, 광전 변환부(111R)에서 생성된 신호 전하를, FD부인 전하 유지부(112RB)에 전송한다. 전송 트랜지스터(191B)는, 게이트에 공급되는 전송 신호(TG(B))에 의해 온 된 때, 광전 변환부(111B)에서 생성된 신호 전하를, FD부인 전하 유지부(112RB)에 전송한다.
전하 유지부(112RB)는, 광전 변환부(111R 또는 111B)로부터 전송된 신호 전하를 유지한다. 전하 유지부(112RB)는 FD부이다.
리셋 트랜지스터(113RB)는, 게이트에 공급되는 리셋 신호(RST(RB))에 의해 온 된 때, 전하 유지부(112RB)의 전위를 리셋한다.
증폭 트랜지스터(114RB)의 게이트는 전하 유지부(112RB)와 접속되고, 드레인은 전원 전압(VDD)에, 소스는 선택 트랜지스터(115RB)의 드레인에 접속되어 있다. 증폭 트랜지스터(114RB)는, 전하 유지부(112RB)의 전위에 응한 화소 신호를 출력한다.
선택 트랜지스터(115RB)의 드레인은, 증폭 트랜지스터(114RB)의 소스와 접속되고, 선택 트랜지스터(115RB)의 소스는, 열신호선(16)과 접속되어 있다. 선택 트랜지스터(115RB)는, 게이트에 공급되는 선택 신호(SEL)(RB)에 의해 화소(51D)가 선택된 때 온 되고, 화소(51D)의 화소 신호를, 열신호선(16)을 통하여 AD 변환부에 출력한다.
도 30은, 제4의 실시의 형태에서의 화소(51D)의 단면 구조를 도시하고 있다.
화소(51D)는, P형 반도체 기판(21)의 광입사면측에, 보호막(절연막)(201)을 통하여 광전 변환부(111G)가 형성되어 있다. 광전 변환부(111G)는, 광전 변환막(202)을 상부 전극(203A)과 하부 전극(203B)으로 끼워 넣는 구조로 형성되어 있다. 광전 변환막(202)의 재료로는, Green광을 광전 변환하고, Red광과 Blue광을 투과하는 재료가 사용된다. Green의 파장광으로 광전 변환하는 유기 광전 변환막으로서는, 예를 들면 로다민계 색소, 메로시아닌계 색소, 퀴나크리돈 등을 포함하는 유기 광전 변환 재료를 사용할 수 있다. 상부 전극(203A)과 하부 전극(203B)의 각각은, 예를 들면, 산화인듐주석(ITO)막, 산화인듐아연막 등의 투명성의 전극막으로 형성된다.
또한, 예를 들면, 광전 변환막(202)을, Red의 파장광으로 광전 변환하는 유기 광전 변환막으로 하는 경우에는, 프탈로시아닌계 색소를 포함하는 유기 광전 변환 재료를 사용할 수 있다. 또한 예를 들면, 광전 변환막(202)을, Blue의 파장광으로 광전 변환하는 유기 광전 변환막으로 하는 경우에는, 쿠마린 색소, 트리스-8-히드록시퀴놀린Al(Alq3), 메로시아닌계 색소 등을 포함하는 유기 광전 변환 재료를 사용할 수 있다. 광전 변환부(111G)의 상측에는, 온 칩 렌즈(32)가 형성되어 있다.
P형 반도체 기판(21)의 내부에는, 2개의 n형 반도체 영역(204 및 205)이 깊이 방향으로 적층하여 형성되어 있고, 2개의 PN 접합에 의한 포토 다이오드(PD1 및 PD2)가 형성되어 있다. 광흡수 계수의 차이에 의해, 포토 다이오드(PD1)는, Blue광을 광전 변환하고, 포토 다이오드(PD2)는, Red광을 광전 변환한다. 2개의 n형 반도체 영역(204 및 205)의 일부는, P형 반도체 기판(21)의 하측의 계면까지 도달하도록 형성되어 있다.
광전 변환부(111G) 등이 형성된 측과는 반대측이 되는 P형 반도체 기판(21)의 하측의 면에, 화소(51D)의 복수의 화소 트랜지스터가 형성되어 있다.
구체적으로는, Green광용의 리셋 트랜지스터(113G)가, P형 반도체 기판(21)상의 게이트부(113GT)와, P형 반도체 기판(21) 내의 n형 확산층(221 및 222)으로 구성되고, 증폭 트랜지스터(114G)가, P형 반도체 기판(21)상의 게이트부(114GT)와, P형 반도체 기판(21) 내의 n형 확산층(223A 및 224)으로 구성되어 있다.
또한, 선택 트랜지스터(115G)가, P형 반도체 기판(21)상의 게이트부(115GT)와, P형 반도체 기판(21) 내의 n형 확산층(223B 및 225)으로 구성되고, 전압 제어 트랜지스터(116G)가, P형 반도체 기판(21)상의 게이트부(116GT)와, P형 반도체 기판(21) 내의 n형 확산층(223A 및 226)으로 구성되어 있다.
Green광을 수광하여 생성된 신호 전하는 정공이 되고, 광전 변환막(202)의 상부 전극(203A)에는 전원 전압(VDD)이 인가된다. 광전 변환막(202)의 하부 전극(203B)은, 금속의 접속 도체(227)에 의해, 리셋 트랜지스터(113G)의 소스/드레인의 일방인 n형 확산층(221), 및, 증폭 트랜지스터(114G)의 게이트와 접속되어 있고, 이들 전체가 전하 유지부(112G)가 된다. 리셋 트랜지스터(113G)의 소스/드레인의 타방인 n형 확산층(222)은, GND에 접속되어 있다.
n형 확산층(223A과 223B)은, 금속 배선(228)으로 접속되고, 증폭 트랜지스터(114G)의 소스, 선택 트랜지스터(115G)의 드레인, 및, 전압 제어 트랜지스터(116)의 소스를 겸용하고 있다. 선택 트랜지스터(115G)의 소스로서의 n형 확산층(225)은, 열신호선(16)과 접속되어 있다.
또한, Blue광용의 전송 트랜지스터(191B)가, P형 반도체 기판(21)상의 게이트부(191BGT)와, P형 반도체 기판(21) 내의 n형 반도체 영역(204) 및 n형 확산층(231A)으로 구성되고, Red광용의 전송 트랜지스터(191R)가, P형 반도체 기판(21)상의 게이트부(191RGT)와, P형 반도체 기판(21) 내의 n형 반도체 영역(205) 및 n형 확산층(231A)으로 구성되어 있다.
또한, 리셋 트랜지스터(113RB)가, P형 반도체 기판(21)상의 게이트부(113RBGT)와, P형 반도체 기판(21) 내의 n형 확산층(231B 및 232)로 구성되고, 증폭 트랜지스터(114RB)가, P형 반도체 기판(21)상의 게이트부(114RBGT)와, P형 반도체 기판(21) 내의 n형 확산층(232 및 233)로 구성되어 있다.
또한, 선택 트랜지스터(115RB)가, P형 반도체 기판(21)상의 게이트부(115RBGT)와, P형 반도체 기판(21) 내의 n형 확산층(234 및 225)으로 구성되어 있다.
Blue광용의 전송 트랜지스터(191B)와 Red광용의 전송 트랜지스터(191R)에서 공유되는 n형 확산층(231A)은, 리셋 트랜지스터(113RB)의 일방의 n형 확산층(231B), 및, 증폭 트랜지스터(114RB)의 게이트부(114RBGT)와, 금속 배선(235)으로 접속되고, 전하 유지부(112RB)를 구성한다. 리셋 트랜지스터(113RB)와 증폭 트랜지스터(114RB)의 드레인이 되는 n형 확산층(232)은, 전원 전압(VDD)에 접속되어 있다.
또한, 증폭 트랜지스터(114RB)의 일방의 n형 확산층(233)과, 선택 트랜지스터(115RB)의 일방인 n형 확산층(234)은, 금속 배선(236)으로 접속되어 있다. 선택 트랜지스터(115RB)의 타방인 n형 확산층(225)은, Green광용의 선택 트랜지스터(115)와 겸용되고 있다. P형 반도체 기판(21)의 화소 트랜지스터가 형성된 면은, 절연막(237)으로 덮여 있다.
또한, 도 30에서는, 도시의 제약상, 복수의 화소 트랜지스터의 소스 또는 드레인으로서 공유된 복수의 n형 확산층을 금속 배선으로 접속하여 나타내고 있지만, 물론, 하나의 n형 확산층으로 형성하여도 좋다.
<제4의 구동>
도 31의 타이밍 차트를 참조하여, 제4의 실시의 형태에서의 화소(51D)의 구동(제4의 구동)에 관해 설명한다.
제4의 구동에서는, 신호 전하의 리셋 동작이, Green 신호 전하, Red 신호 전하, Blue 신호 전하의 순서로 실행되고, 신호 축적 기간 경과 후의 판독이, Green 신호 전하, Red 신호 전하, Blue 신호 전하의 순서로 실행된다.
우선, Green 신호 전하의 리셋 동작이 행하여진다.
구체적으로는, 시각(t61)에서, Green광용의 전압 제어 트랜지스터(161G)가 오프 되고, 시각(t62)에서, 선택 트랜지스터(151G)가 온 된 후, 시각(t63)에서, 리셋 트랜지스터(113G)가 온 되고, 전하 유지부(112G)의 전압이, 초기 상태로 리셋된다.
시각(t64)에서, 선택 트랜지스터(115G)가 오프 되고, 시각(t65)에서, 전압 제어 트랜지스터(161G)가 온 된다.
다음에, Red 신호 전하 및 Blue 신호 전하의 리셋 동작이 행하여진다.
구체적으로는, 시각(t66)에서, Red광 및 Blue광용의 리셋 트랜지스터(113RB)와 전송 트랜지스터(191R)가 온 되고, 광전 변환부(111R)로서의 포토 다이오드(PD2)가 리셋된다.
다음에, 시각(t67)에서, 리셋 트랜지스터(113RB)와 전송 트랜지스터(191B)가 온 되고, 광전 변환부(111B)로서의 포토 다이오드(PD1)가 리셋된다.
이상으로, Green 신호 전하, Red 신호 전하, 및 Blue 신호 전하의 리셋 동작이 완료되고, 신호 전하의 축적이 시작된다.
신호 전하의 축적 완료 후, 우선, Green 신호 전하의 판독 동작이 행하여진다.
시각(t68)에서, Green광용의 전압 제어 트랜지스터(161G)가 오프 되고, 시각(t69)에서, 선택 트랜지스터(115G)가 온 됨으로써, 전하 유지부(112G)에 축적된 Green 신호 전하가, 열신호선(16)을 통하여, AD 변환부 내의 메모리 등에 출력된다.
축적된 Green 신호 전하의 판독 종료 후, 시각(t70)에서, 선택 트랜지스터(115G)가 오프 되고, 시각(t71)에서, 전압 제어 트랜지스터(161G)가 온 된다.
다음에, Red 신호 전하의 판독 동작이 행하여진다.
시각(t72)에서, Red광 및 Blue광용의 선택 트랜지스터(115RB)가 온 된 후, 시각(t73)에서, 리셋 트랜지스터(113RB)가 온 되고, FD부인 전하 유지부(112RB)가 리셋된다.
시각(t74)에서, Red광용의 전송 트랜지스터(191R)가 온 되고, 포토 다이오드(PD2)에 축적된 Red 신호 전하가, 전하 유지부(112RB)에 전송되고, 증폭 트랜지스터(114RB)로부터, 열신호선(16)에 출력된다. 시각(t75)에서, 일단, Red광 및 Blue광용의 선택 트랜지스터(115RB)가 오프 된다.
다음에, Blue 신호 전하의 판독 동작이 행하여진다.
시각(t76)에서, Red광 및 Blue광용의 선택 트랜지스터(115RB)가 재차 온 된 후, 시각(t77)에서, 리셋 트랜지스터(113RB)가 온 되고, FD부인 전하 유지부(112RB)가 리셋된다.
시각(t78)에서, Blue광용의 전송 트랜지스터(191B)가 온 되고, 포토 다이오드(PD1)에 축적된 Blue 신호 전하가, 전하 유지부(112RB)에 전송되고, 증폭 트랜지스터(114RB)로부터, 열신호선(16)에 출력된다. 최후에, 시각(t79)에서, Red광 및 Blue광용의 선택 트랜지스터(115RB)가 오프 된다.
상술한 제4의 구동 중, Green 신호 전하의 구동은, 상술한 제2의 구동과 마찬가지이다.
제4의 실시의 형태의 화소(51D)에서는, 전압 제어 트랜지스터(161G)의 드레인 전압이, 화소 회로(101G) 내의 증폭 트랜지스터(114G)의 드레인 전압, 및, 화소 회로(101RB) 내의 리셋 트랜지스터(113RB) 및 증폭 트랜지스터(114RB)의 드레인 전압과 동일한 전원 전압(VDD)으로 설정되어 있다. 이에 의해, 화소(51D)에 공급하는 전원종을 삭감하고, 화소 배선을 간략화할 수 있다.
또한, 제2의 실시의 형태와 마찬가지로, 대광량 수광시에, 증폭 트랜지스터(114G)의 입력 전압이 상승하고, 증폭 트랜지스터(114G)와 전압 제어 트랜지스터(161G)의 드레인 사이에서, 대전류가 발생하는 것도 방지할 수 있다.
<제5의 실시의 형태>
도 32 내지 도 34를 참조하여, 본 기술을 적용한 화소의 제5의 실시의 형태에 관해 설명한다.
도 32는, 제5의 실시의 형태에서의 화소(51E)의 등가 회로를 도시하고 있다.
제5의 실시의 형태에서의 화소(51E)는, Red광 및 Blue광용의 화소 회로(101RB)에서, 전압 제어 트랜지스터(161RB)가 새롭게 추가되어 있는 점이, 제4의 실시의 형태의 화소(51D)와 다르다. 그 밖의 구성은, 도 29에 도시한 화소(51D)와 마찬가지이다.
전압 제어 트랜지스터(161RB)는, 게이트에 공급되는 전압 제어 신호(SEL)Y에 의해 온 된 때, 증폭 트랜지스터(114RB)의 소스를 전원 전압(VDD)으로 설정(고정)한다.
도 33은, 제5의 실시의 형태에서의 화소(51E)의 단면 구조를 도시하고 있다.
도 33에서도, 전압 제어 트랜지스터(161RB)를 구성하는 게이트부(161RBGT)와, P형 반도체 기판(21) 내의 n형 확산층(241)이 새롭게 추가되어 있는 점만이, 제4의 실시의 형태의 화소(51D)와 다르다. n형 확산층(241)은 전압 제어 트랜지스터(161RB)의 드레인에 대응하고, n형 확산층(241)에는, 전원 전압(VDD)이 인가되어 있다. 전압 제어 트랜지스터(161RB)의 소스는, 증폭 트랜지스터(114RB)의 소스로서 기능하는 n형 확산층(233)과 겸용되고 있다.
<제5의 구동>
도 34의 타이밍 차트를 참조하여, 제5의 실시의 형태에서의 화소(51E)의 구동(제5의 구동)에 관해 설명한다.
제5의 구동은, Green 신호 전하에 관해서는, 상술한 제2의 구동과 마찬가지로 되고, Red 신호 전하와 Blue 신호 전하에 관해서는, 상술한 제3의 구동과 마찬가지로 된다. 신호 전하의 리셋 및 판독의 순번은, Red 신호 전하, Green 신호 전하, Blue 신호 전하의 순서로 된다.
처음에, 시각(t91)부터 시각(t92)까지, 리셋 트랜지스터(113RB)와 전송 트랜지스터(191R)가 온 되고, Red광용의 포토 다이오드(PD2)가 리셋된다.
다음에, 시각(t93)에서, Green광용의 전압 제어 트랜지스터(161G)가 오프 되고, 시각(t94)에서, 선택 트랜지스터(151G)가 온 된 후, 시각(t95)에서, 리셋 트랜지스터(113G)가 온 되어, 전하 유지부(112G)의 전압이, 리셋된다.
시각(t96)에서, 선택 트랜지스터(115G)가 오프 되고, 시각(t97)에서, 전압 제어 트랜지스터(161G)가 온 된다.
다음에, 시각(t98)부터 시각(t99)까지, 리셋 트랜지스터(113RB)와 전송 트랜지스터(191B)가 온 되어, Blue광용의 포토 다이오드(PD1)가 리셋된다.
이상에 의해, Red 신호 전하, Green 신호 전하, 및 Blue 신호 전하의 리셋 동작이 완료되고, 신호 전하의 축적이 시작된다.
신호 전하의 축적 완료 후, Red 신호 전하의 판독 동작이 행하여진다.
시각(t100)에서 리셋 트랜지스터(113RB)가 온 되고, 일정 시간 후의 시각(t101)에서 오프 됨에 의해, Red 신호 전하의 판독을 위해, FD부인 전하 유지부(112RB)가 리셋된다.
시각(t102)에서, 전압 제어 트랜지스터(161RB)가 오프 되고, 시각(t103)에서, 선택 트랜지스터(115RB)가 온 됨에 의해, 증폭 트랜지스터(114RB)의 출력단인 소스가 열신호선(16)과 접속된다.
그리고, 시각(t104)부터 시각(105)에 걸쳐서, 전송 트랜지스터(191R)가 온 되어, 포토 다이오드(PD2)에 축적된 Red 신호 전하가, 전하 유지부(112RB)에 전송되고, 증폭 트랜지스터(114RB)로부터, 열신호선(16)에 출력된다.
축적된 Red 신호 전하의 판독 종료 후, 시각(t106)에서, 전압 제어 트랜지스터(161G)가 오프 되고, 시각(t107)에서, 선택 트랜지스터(115RB)가 오프 됨과 함께, 선택 트랜지스터(115G)가 온 됨으로써, 전하 유지부(112G)에 축적된 Green 신호 전하가, 열신호선(16)을 통하여, AD 변환부 내의 메모리 등에 출력된다. 또한, 시각(t107)에서는, 전압 제어 트랜지스터(161RB)도 온 된다.
Green 신호 전하의 판독 중인 시각(t108)에서, 리셋 트랜지스터(113RB)가 온 되고, 일정 시간 후의 시각(t109)에서 오프 됨에 의해, Blue 신호 전하의 판독을 위해, FD부인 전하 유지부(112RB)가 리셋된다.
그리고, 시각(t110)에서, 선택 트랜지스터(115G)와 전압 제어 트랜지스터(161RB)가, 모두 오프 된다.
다음에, 시각(t111)에서, 선택 트랜지스터(115RB)와 전압 제어 트랜지스터(161G)가 온 된 후, 시각(t112)부터 시각(t113)에 걸쳐서, Blue광용의 전송 트랜지스터(191B)가 온 되어, 포토 다이오드(PD1)에 축적된 Blue 신호 전하가, 전하 유지부(112RB)에 전송되고, 증폭 트랜지스터(114RB)로부터, 열신호선(16)에 출력된다.
최후에, 시각(t114)에서, Red광 및 Blue광용의 선택 트랜지스터(115RB)가 오프 됨과 함께, 전압 제어 트랜지스터(161RB)가 온 된다.
상술한 제5의 구동에 의하면, Red 신호 전하와 Blue 신호 전하의 판독의 사이에, Green 신호 전하의 판독이 행하여지고 있다. 이에 의해, Red 신호 전하는, 1행전의 Blue 신호 전하의 판독 기간 중, Blue 신호 전하는, Green 신호 전하의 판독 기간 중에 리셋 동작을 행할 수가 있다. 이에 의해, 고체 촬상 소자의 촬상 속도를 개선할 수 있다.
또한, 전하 유지부(112RB)를 리셋할 때에, 증폭 트랜지스터(114RB)의 출력단 및 게이트 아래의 전위를 전압 제어 트랜지스터(161RB)로 고정함으로써, 선택 트랜지스터(115RB)를 온 한 때의 리셋 전압의 편차가 억제된다. 이에 의해, 고체 촬상 소자의 화질 열화를 억제할 수 있다.
제5의 실시의 형태의 화소(51E)에서는, 전압 제어 트랜지스터(161G 및 161RB)의 드레인 전압이, 화소 회로(101G) 내의 증폭 트랜지스터(114G)의 드레인 전압, 및, 화소 회로(101RB) 내의 리셋 트랜지스터(113RB) 및 증폭 트랜지스터(114RB)의 드레인 전압과 동일한 전원 전압(VDD)으로 설정되어 있다. 이에 의해, 화소(51D)에 공급하는 전원종을 삭감하고, 화소 배선을 간략화할 수 있다.
또한, 제4의 실시의 형태와 마찬가지로, 대광량 수광시에, 증폭 트랜지스터(114G)의 입력 전압이 상승하고, 증폭 트랜지스터(114G)와 전압 제어 트랜지스터(161G)의 드레인 사이에서, 대전류가 발생하는 것도 방지할 수 있다.
<고체 촬상 소자의 개략 구성례>
상술한 화소(51A) 내지 화소(51E)는, 도 35에 도시하는 고체 촬상 소자의 화소로서 채용할 수 있다. 즉, 도 35는, 본 기술이 적용되는 고체 촬상 소자의 개략 구성을 도시하는 도면이다.
도 35의 고체 촬상 소자(301)는, 반도체로서 예를 들면 실리콘(Si)을 사용한 반도체 기판(312)에, 화소(302)가 2차원 어레이형상으로 배열된 화소 어레이부(303)와, 그 주변의 주변 회로부를 갖고 구성된다. 주변 회로부에는, 수직 구동 회로(304), 칼럼 신호 처리 회로(305), 수평 구동 회로(306), 출력 회로(307), 제어 회로(308) 등이 포함된다.
화소(302)로서는, 상술한 화소(51A) 내지 화소(51E)의 어느 하나의 구성이 채용된다.
제어 회로(308)는, 입력 클록과, 동작 모드 등을 지령하는 데이터를 수취하고, 또한 고체 촬상 소자(301)의 내부 정보 등의 데이터를 출력한다. 즉, 제어 회로(308)는, 수직 동기 신호, 수평 동기 신호 및 마스터 클록에 의거하여, 수직 구동 회로(304), 칼럼 신호 처리 회로(305) 및 수평 구동 회로(306) 등의 동작의 기준이 되는 클록 신호나 제어 신호를 생성한다. 그리고, 제어 회로(308)는, 생성한 클록 신호나 제어 신호를, 수직 구동 회로(304), 칼럼 신호 처리 회로(305) 및 수평 구동 회로(306) 등에 출력한다.
수직 구동 회로(304)는, 예를 들면 시프트 레지스터에 의해 구성되고, 소정의 화소 구동 배선(310)을 선택하고, 선택된 화소 구동 배선(310)에 화소(302)를 구동하기 위한 펄스를 공급하고, 행 단위로 화소(302)를 구동한다. 즉, 수직 구동 회로(304)는, 화소 어레이부(303)의 각 화소(302)를 행 단위로 순차적으로 수직 방향으로 선택 주사하고, 각 화소(302)의 광전 변환부에서 수광량에 응하여 생성된 신호 전하에 의거한 화소 신호를, 수직 신호선(309)을 통하여 칼럼 신호 처리 회로(305)에 공급시킨다.
상술한 리셋 신호(RST, RST(G), 및 RST(RB)), 선택 신호(SEL, SEL(B), 및 SEL(RB)), 전압 제어 신호(SELX, 및 SELY), 및, 전송 신호(TG, TG(R), 및 TG(B)) 등은, 화소 구동 배선(310)으로서, 수직 구동 회로(304)에 의해 제어된다.
칼럼 신호 처리 회로(305)는, 화소(302)의 열마다 배치되어 있고, 1행분의 화소(302)로부터 출력되는 신호를 화소열마다 노이즈 제거 등의 신호 처리를 행한다. 예를 들면, 칼럼 신호 처리 회로(305)는, 화소 고유의 고정 패턴 노이즈를 제거하기 위한 CDS 및 AD 변환 등의 신호 처리를 행한다.
수평 구동 회로(306)는, 예를 들면 시프트 레지스터에 의해 구성되고, 수평 주사 펄스를 순차적으로 출력함에 의해, 칼럼 신호 처리 회로(305)의 각각을 순번대로 선택하고, 칼럼 신호 처리 회로(305)의 각각으로부터 화소 신호를 수평 신호선(311)에 출력시킨다.
출력 회로(307)는, 칼럼 신호 처리 회로(305)의 각각으로부터 수평 신호선(311)을 통하여 순차적으로 공급되는 신호에 대해, 신호 처리를 행하여 출력한다. 출력 회로(307)는, 예를 들면, 버퍼링만 하는 경우도 있고, 흑레벨 조정, 열 편차 보정, 각종 디지털 신호 처리 등이 행하여지는 경우도 있다. 입출력 단자(313)는, 외부와 신호의 교환을 한다.
이상과 같이 구성된 고체 촬상 소자(301)는, CDS 처리와 AD 변환 처리를 행하는 칼럼 신호 처리 회로(5)가 화소열마다 배치된 칼럼 AD 방식이라고 불리는 CMOS 이미지 센서이다.
고체 촬상 소자(301)의 화소(302)로서, 상술한 화소(51A) 내지 화소(51E)의 어느 하나의 구성이 채용되기 때문에, 고체 촬상 소자(301)는, 화소(302) 내의 전하 유지부(전하 유지부(12), 전하 유지부(112G), 전하 유지부(112RB))의 전압 편차를 억제함에 의해, 화질을 향상시킬 수 있다.
<전자 기기에의 적용례>
본 기술은, 고체 촬상 소자에의 적용으로 한정되는 것이 아니다. 즉, 본 기술은, 디지털 스틸 카메라나 비디오 카메라 등의 촬상 장치나, 촬상 기능을 갖는 휴대 단말 장치나, 화상 판독부에 고체 촬상 소자를 이용하는 복사기 등, 화상 취입부(광전 변환부)에 고체 촬상 소자를 이용하는 전자 기기 전반에 대해 적용 가능하다. 고체 촬상 소자는, 원칩으로서 형성된 형태라도 좋고, 촬상부와 신호 처리부 또는 광학계가 통합하여 팩키징된 촬상 기능을 갖는 모듈형상의 형태라도 좋다.
도 36은, 본 기술이 적용되는 전자 기기로서의, 촬상 장치의 구성례를 도시하는 블록도이다.
도 36의 촬상 장치(400)는, 렌즈군 등으로 이루어지는 광학부(401), 도 35의 고체 촬상 소자(301)의 구성이 채용되는 고체 촬상 소자(촬상 디바이스)(402), 및 카메라 신호 처리 회로인 DSP(Digital Signal Processor) 회로(403)를 구비한다. 또한, 촬상 장치(400)는, 프레임 메모리(404), 표시부(405), 기록부(406), 조작부(407), 및 전원부(408)도 구비한다. DSP 회로(403), 프레임 메모리(404), 표시부(405), 기록부(406), 조작부(407) 및 전원부(408)는, 버스 라인(409)을 통하여 상호 접속되어 있다.
광학부(401)는, 피사체로부터의 입사광(상광)을 취입하여 고체 촬상 소자(402)의 촬상면상에 결상한다. 고체 촬상 소자(402)는, 광학부(401)에 의해 촬상면상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환하여 화소 신호로서 출력한다. 이 고체 촬상 소자(402)로서, 도 35의 고체 촬상 소자(301), 즉, 전하 유지부(12) 등의 전압 편차를 억제하고, 화질을 향상시킨 고체 촬상 소자를 이용할 수 있다.
표시부(405)는, 예를 들면, 액정 패널이나 유기 EL(Electro Luminescence) 패널 등의 패널형 표시 장치로 이루어지고, 고체 촬상 소자(402)에서 촬상된 동화 또는 정지화를 표시한다. 기록부(406)는, 고체 촬상 소자(402)에서 촬상된 동화 또는 정지화를, 하드 디스크나 반도체 메모리 등의 기록 매체에 기록한다.
조작부(407)는, 유저에 의한 조작하에, 촬상 장치(400)가 갖는 다양한 기능에 관해 조작 지령을 발한다. 전원부(408)는, DSP 회로(403), 프레임 메모리(404), 표시부(405), 기록부(406) 및 조작부(407)의 동작 전원이 되는 각종의 전원을, 이들 공급 대상에 대해 적절히 공급한다.
상술한 바와 같이, 고체 촬상 소자(402)로서, 상술한 각 실시의 형태에 관한 화소(51A 내지 51E)를 갖는 고체 촬상 소자(301)를 이용함으로써, 고체 촬상 소자(402)의 화질을 향상시킬 수 있다. 따라서, 비디오 카메라나 디지털 스틸 카메라, 나아가서는 휴대 전화기 등의 모바일 기기용 카메라 모듈 등의 촬상 장치(400)에서도, 촬상 화상의 고화질화를 도모할 수 있다.
또한, 상술한 예에서는, PN 접합에 의한 포토 다이오드(PD)로 광전 변환부(11)를 형성하는 경우, 제1 도전형을 P형, 제2 도전형을 N형으로 하여, 전자를 신호 전하로 하는 예에 관해 설명하였지만, 제1 도전형을 N형으로 하고, 제2 도전형을 P형으로 하고, 정공을 신호 전하로 하는 구성으로 하는 것도 물론 가능하다. 화소 트랜지스터에 대해서도, P형 MOS가 아니라, N형 MOS로 형성하는 구성으로 하는 것도 가능하다.
또한, 본 기술은, 가시광의 입사광량의 분포를 검지하여 화상으로서 촬상하는 고체 촬상 소자에의 적용으로 한하지 않고, 적외선이나 X선, 또는 입자 등의 입사량의 분포를 화상으로서 촬상하는 고체 촬상 소자나, 광의의 의미로서, 압력이나 정전용량 등, 다른 물리량의 분포를 검지하여 화상으로서 촬상하는 지문 검출 센서 등의 고체 촬상 소자(물리량 분포 검지 장치) 전반에 대해 적용 가능하다.
본 기술의 실시의 형태는, 상술한 실시의 형태로 한정되는 것이 아니고, 본 개시외 요지를 일탈하지 않는 범위에서 여러가지의 변경이 가능하다.
예를 들면, 상술한 복수의 실시의 형태의 전부 또는 일부를 조합시킨 형태를 채용할 수 있다.
또한, 본 명세서에 기재된 효과는 어디까지나 예시이고 한정되는 것이 아니고, 본 명세서에 기재된 것 이외의 효과가 있어도 좋다.
또한, 본 개시는 이하와 같은 구성도 취할 수 있다.
(1) 화소에 입사된 광을 수광하여 광전 변환함으로써 신호 전하를 생성하여 축적하는 제1의 광전 변환부와,
상기 제1의 광전 변환부에서 생성된 신호 전하를 유지하는 제1의 전하 유지부와,
상기 화소의 선택을 제어하는 제1의 선택 트랜지스터와,
상기 제1의 선택 트랜지스터에 의해 상기 화소가 선택된 경우, 상기 제1의 전하 유지부의 신호 전하를 화소 신호로서 출력하는 제1의 출력 트랜지스터와,
상기 제1의 출력 트랜지스터의 출력단의 전압을 제어하는 제1의 전압 제어 트랜지스터를 갖는 화소를 구비하는 고체 촬상 소자.
(2) 상기 제1의 광전 변환부는, 제1의 파장의 광을 광전 변환하고,
상기 화소는,
상기 제1의 파장과 다른 제2의 파장의 광을 수광하여 광전 변환함으로써 신호 전하를 생성하는 제2의 광전 변환부와,
상기 제1의 파장 및 상기 제2의 파장의 어느 것과도 다른 제3의 파장의 광을 수광하여 광전 변환함으로써 신호 전하를 생성하는 제3의 광전 변환부와,
상기 제2 및 제3의 광전 변환부에서 생성된 신호 전하를 유지하는 제2의 전하 유지부와,
상기 화소의 선택을 제어하는 제2의 선택 트랜지스터와,
상기 제2의 선택 트랜지스터에 의해 상기 화소가 선택된 경우, 상기 제2의 전하 유지부의 신호 전하를 화소 신호로서 출력하는 제2의 출력 트랜지스터를 또한 갖는 상기 (1)에 기재된 고체 촬상 소자.
(3) 상기 화소는,
상기 제2의 출력 트랜지스터의 출력단의 전압을 제어하는 제2의 전압 제어 트랜지스터를 또한 갖는 상기 (1) 또는 (2)에 기재된 고체 촬상 소자.
(4) 상기 제1의 광전 변환부는, 광전 변환막의 상하를 전극으로 끼워 넣는 구조에 의해 형성되어 있는 상기 (1) 내지 (3)의 어느 하나에 기재된 고체 촬상 소자.
(5) 상기 제1의 광전 변환부는, 반도체 기판 내의 PN 접합에 의한 포토 다이오드에 의해 형성되어 있는 상기 (1) 내지 (4)의 어느 하나에 기재된 고체 촬상 소자.
(6) 상기 제1의 광전 변환부에서 생성된 신호 전하는, 정공인 상기 (1) 내지 (5)의 어느 하나에 기재된 고체 촬상 소자.
(7) 상기 제1의 광전 변환부에서 생성된 신호 전하는, 전자인 상기 (1) 내지 (6)의 어느 하나에 기재된 고체 촬상 소자.
(8) 상기 제1의 전하 유지부는, 제1 도전형의 반도체 기판 내에 형성한 제2 도전형의 확산층을 포함하고,
상기 제1의 전하 유지부의 전압을 리셋하는 리셋 전압은, 상기 제1 도전형의 전위와 동일한 전압인 상기 (1) 내지 (7)의 어느 하나에 기재된 고체 촬상 소자.
(9) 상기 제1 도전형은 P형이고, 상기 제2 도전형은 N형인 상기 (8)에 기재된 고체 촬상 소자.
(10) 상기 제1의 광전 변환부에서 생성된 신호 전하를, 상기 제1의 전하 유지부에 전송하는 전송 트랜지스터를 또한 구비하는 상기 (1), (5) 내지 (9)의 어느 하나에 기재된 고체 촬상 소자.
(11) 상기 제1의 전하 유지부는, 플로팅 디퓨전부인 상기 (1), (5) 내지 의 어느 하나(10)에 기재된 고체 촬상 소자.
(12) 상기 제1의 전압 제어 트랜지스터의 드레인 전압은, 상기 출력 트랜지스터의 드레인 전압과 동일한 상기 (1) 내지 (11)의 어느 하나에 기재된 고체 촬상 소자.
(13) 상기 제1의 전압 제어 트랜지스터는, Deep Depletion형의 트랜지스터인 상기 (1) 내지 (12)의 어느 하나에 기재된 고체 촬상 소자.
(14) 상기 제1의 전압 제어 트랜지스터의 오프 전압으로는, 부바이어스가 사용되는 상기 (1) 내지 (13)의 어느 하나에 기재된 고체 촬상 소자.
(15) 상기 제1의 선택 트랜지스터가 온인 상태에서는, 항상, 상기 제1의 전압 제어 트랜지스터가 오프의 상태로 제어되도록 구성되는 상기 (1) 내지 (14)의 어느 하나에 기재된 고체 촬상 소자.
(16) 상기 제1의 선택 트랜지스터가 온이 되기 전에, 상기 제1의 전압 제어 트랜지스터가 오프 되도록 구성되는 상기 (1) 내지 (15)의 어느 하나에 기재된 고체 촬상 소자.
(17) 상기 제1의 선택 트랜지스터가 온, 상기 제1의 전압 제어 트랜지스터가 오프인 상태에서, 상기 제1의 전하 유지부의 리셋 동작이 행하여진 후, 상기 제1의 선택 트랜지스터가 오프, 상기 제1의 전압 제어 트랜지스터가 온인 상태에서, 상기 제1의 광전 변환부에 의한 신호 축적이 행하여지도록 구성되는 상기 (1) 내지 (16)의 어느 하나에 기재된 고체 촬상 소자.
(18) 상기 제1의 선택 트랜지스터가 오프, 상기 제1의 전압 제어 트랜지스터가 온인 상태에서, 상기 제1의 전하 유지부의 리셋 동작이 행하여진 후, 상기 제1의 선택 트랜지스터가 온, 상기 제1의 전압 제어 트랜지스터가 오프의 상태에서 리셋시의 신호가 판독되도록 구성되는 상기 (1) 내지 (16)의 어느 하나에 기재된 고체 촬상 소자.
(19) 제1의 광전 변환부와, 제1의 전하 유지부와, 제1의 선택 트랜지스터와, 제1의 출력 트랜지스터와, 제1의 전압 제어 트랜지스터를 갖는 화소를 구비하는 고체 촬상 소자가,
상기 제1의 광전 변환부가, 상기 화소에 입사된 광을 수광하여 광전 변환함으로써 신호 전하를 생성하여 축적하고,
상기 제1의 전하 유지부가, 상기 제1의 광전 변환부에서 생성된 신호 전하를 유지하고,
상기 제1의 선택 트랜지스터가, 상기 화소의 선택을 제어하고,
상기 제1의 출력 트랜지스터가, 상기 제1의 선택 트랜지스터에 의해 상기 화소가 선택된 경우, 상기 제1의 전하 유지부의 신호 전하를 화소 신호로서 출력하고,
상기 제1의 전압 제어 트랜지스터는, 상기 제1의 출력 트랜지스터의 출력단의 전압을 제어하는 고체 촬상 소자의 구동 방법.
(20) 화소에 입사된 광을 수광하여 광전 변환함으로써 신호 전하를 생성하여 축적하는 제1의 광전 변환부와,
상기 제1의 광전 변환부에서 생성된 신호 전하를 유지하는 제1의 전하 유지부와,
상기 화소의 선택을 제어하는 제1의 선택 트랜지스터와,
상기 제1의 선택 트랜지스터에 의해 상기 화소가 선택된 경우, 상기 제1의 전하 유지부의 신호 전하를 화소 신호로서 출력하는 제1의 출력 트랜지스터와,
상기 제1의 출력 트랜지스터의 출력단의 전압을 제어하는 제1의 전압 제어 트랜지스터를 갖는 화소를 구비하는 고체 촬상 소자를 구비하는 전자 기기.
11 : 광전 변환부 12 : 전하 유지부
13 : 리셋 트랜지스터 14 : 증폭 트랜지스터
15 : 선택 트랜지스터 16 : 열신호선
21 : P형 반도체 기판 22 : n형 확산층
28 : 광전 변환막 29A : 상부 전극
29B : 하부 전극 51A 내지 51E : 화소
61 : 전압 제어 트랜지스터 91 : 전송 트랜지스터
111R, 111B : 광전 변환부 112RB : 전하 유지부
113RB : 리셋 트랜지스터 114RB : 증폭 트랜지스터
115RB : 선택 트랜지스터 161RB : 전압 제어 트랜지스터
191B, 191G : 전송 트랜지스터 301 : 고체 촬상 소자
302 : 화소 400 : 촬상 장치
402 : 고체 촬상 소자

Claims (21)

  1. 화소에 입사된 광을 수광하여 광전 변환함으로써 신호 전하를 생성하여 축적하는 제1의 광전 변환부와,
    상기 제1의 광전 변환부에서 생성된 신호 전하를 유지하는 제1의 전하 유지부와,
    상기 화소의 선택을 제어하는 제1의 선택 트랜지스터와,
    상기 제1의 선택 트랜지스터에 의해 상기 화소가 선택된 경우, 상기 제1의 전하 유지부의 신호 전하를 화소 신호로서 출력하는 제1의 출력 트랜지스터와,
    상기 제1의 출력 트랜지스터의 출력단의 전압을 제어하는 제1의 전압 제어 트랜지스터를 갖는 화소를 구비하고,
    상기 제1의 출력 트랜지스터의 소스 또는 드레인의 일방은, 상기 제1의 선택 트랜지스터의 소스 또는 드레인의 일방과 접속되고,
    상기 제1의 전압 제어 트랜지스터의 소스 또는 드레인의 일방은, 상기 제1의 출력 트랜지스터의 상기 소스 또는 드레인의 일방과 접속되고,
    상기 제1의 전압 제어 트랜지스터의 상기 소스 또는 드레인의 일방은, 상기 제1의 선택 트랜지스터의 상기 소스 또는 드레인의 일방과 접속되고,
    상기 제1의 출력 트랜지스터의 소스 또는 드레인의 다른 일방과, 상기 제1의 전압 제어 트랜지스터의 소스 또는 드레인의 다른 일방은, 같은 전압에 접속되는 것을 특징으로 하는 고체 촬상 소자.
  2. 제1항에 있어서,
    상기 제1의 광전 변환부는, 제1의 파장의 광을 광전 변환하고,
    상기 화소는,
    상기 제1의 파장과 다른 제2의 파장의 광을 수광하여 광전 변환함으로써 신호 전하를 생성하는 제2의 광전 변환부와,
    상기 제1의 파장 및 상기 제2의 파장의 어느 것과도 다른 제3의 파장의 광을 수광하여 광전 변환함으로써 신호 전하를 생성하는 제3의 광전 변환부와,
    상기 제2 및 제3의 광전 변환부에서 생성된 신호 전하를 유지하는 제2의 전하 유지부와,
    상기 화소의 선택을 제어하는 제2의 선택 트랜지스터와,
    상기 제2의 선택 트랜지스터에 의해 상기 화소가 선택된 경우, 상기 제2의 전하 유지부의 신호 전하를 화소 신호로서 출력하는 제2의 출력 트랜지스터를 더 갖는 것을 특징으로 하는 고체 촬상 소자.
  3. 제2항에 있어서,
    상기 화소는,
    상기 제2의 출력 트랜지스터의 출력단의 전압을 제어하는 제2의 전압 제어 트랜지스터를 더 갖는 것을 특징으로 하는 고체 촬상 소자.
  4. 제1항에 있어서,
    상기 제1의 광전 변환부는, 광전 변환막의 상하를 전극으로 끼워 넣는 구조에 의해 형성되어 있는 것을 특징으로 하는 고체 촬상 소자.
  5. 제1항에 있어서,
    상기 제1의 광전 변환부는, 반도체 기판 내의 PN 접합에 의한 포토 다이오드에 의해 형성되어 있는 것을 특징으로 하는 고체 촬상 소자.
  6. 제1항에 있어서,
    상기 제1의 광전 변환부에서 생성된 신호 전하는, 정공인 것을 특징으로 하는 고체 촬상 소자.
  7. 제1항에 있어서,
    상기 제1의 광전 변환부에서 생성된 신호 전하는, 전자인 것을 특징으로 하는 고체 촬상 소자.
  8. 제1항에 있어서,
    상기 제1의 전하 유지부는, 제1 도전형의 반도체 기판 내에 형성한 제2 도전형의 확산층을 포함하고,
    상기 제1의 전하 유지부의 전압을 리셋하는 리셋 전압은, 상기 제1 도전형의 전위와 동일한 전압인 것을 특징으로 하는 고체 촬상 소자.
  9. 제8항에 있어서,
    상기 제1 도전형은 P형이고, 상기 제2 도전형은 N형인 것을 특징으로 하는 고체 촬상 소자.
  10. 제1항에 있어서,
    상기 제1의 광전 변환부에서 생성된 신호 전하를, 상기 제1의 전하 유지부에 전송하는 전송 트랜지스터를 더 구비하는 것을 특징으로 하는 고체 촬상 소자.
  11. 제1항에 있어서,
    상기 제1의 전하 유지부는, 플로팅 디퓨전부인 것을 특징으로 하는 고체 촬상 소자.
  12. 제1항에 있어서,
    상기 제1의 전압 제어 트랜지스터의 드레인 전압은, 상기 출력 트랜지스터의 드레인 전압과 동일한 것을 특징으로 하는 고체 촬상 소자.
  13. 제1항에 있어서,
    상기 제1의 전압 제어 트랜지스터는, Deep Depletion형의 트랜지스터인 것을 특징으로 하는 고체 촬상 소자.
  14. 제1항에 있어서,
    상기 제1의 전압 제어 트랜지스터의 오프 전압으로는, 부바이어스가 사용되는 것을 특징으로 하는 고체 촬상 소자.
  15. 제1항에 있어서,
    상기 제1의 선택 트랜지스터가 온인 상태에서는, 항상, 상기 제1의 전압 제어 트랜지스터가 오프의 상태로 제어되도록 구성되는 것을 특징으로 하는 고체 촬상 소자.
  16. 제1항에 있어서,
    상기 제1의 선택 트랜지스터가 온이 되기 전에, 상기 제1의 전압 제어 트랜지스터가 오프 되도록 구성되는 것을 특징으로 하는 고체 촬상 소자.
  17. 제1항에 있어서,
    상기 제1의 선택 트랜지스터가 온, 상기 제1의 전압 제어 트랜지스터가 오프인 상태에서, 상기 제1의 전하 유지부의 리셋 동작이 행하여진 후, 상기 제1의 선택 트랜지스터가 오프, 상기 제1의 전압 제어 트랜지스터가 온인 상태에서, 상기 제1의 광전 변환부에 의한 신호 축적이 행하여지도록 구성되는 것을 특징으로 하는 고체 촬상 소자.
  18. 제1항에 있어서,
    상기 제1의 선택 트랜지스터가 오프, 상기 제1의 전압 제어 트랜지스터가 온인 상태에서, 상기 제1의 전하 유지부의 리셋 동작이 행하여진 후, 상기 제1의 선택 트랜지스터가 온, 상기 제1의 전압 제어 트랜지스터가 오프의 상태에서 리셋시의 신호가 판독되도록 구성되는 것을 특징으로 하는 고체 촬상 소자.
  19. 제1의 광전 변환부와, 제1의 전하 유지부와, 제1의 선택 트랜지스터와, 제1의 출력 트랜지스터와, 제1의 전압 제어 트랜지스터를 갖는 화소를 구비하는 고체 촬상 소자가,
    상기 제1의 광전 변환부가, 상기 화소에 입사된 광을 수광하여 광전 변환함으로써 신호 전하를 생성하여 축적하고,
    상기 제1의 전하 유지부가, 상기 제1의 광전 변환부에서 생성된 신호 전하를 유지하고,
    상기 제1의 선택 트랜지스터가, 상기 화소의 선택을 제어하고,
    상기 제1의 출력 트랜지스터가, 상기 제1의 선택 트랜지스터에 의해 상기 화소가 선택된 경우, 상기 제1의 전하 유지부의 신호 전하를 화소 신호로서 출력하고,
    상기 제1의 전압 제어 트랜지스터는, 상기 제1의 출력 트랜지스터의 출력단의 전압을 제어하고,
    상기 제1의 출력 트랜지스터의 소스 또는 드레인의 일방은, 상기 제1의 선택 트랜지스터의 소스 또는 드레인의 일방과 접속되고,
    상기 제1의 전압 제어 트랜지스터의 소스 또는 드레인의 일방은, 상기 제1의 출력 트랜지스터의 상기 소스 또는 드레인의 일방과 접속되고,
    상기 제1의 전압 제어 트랜지스터의 상기 소스 또는 드레인의 일방은, 상기 제1의 선택 트랜지스터의 상기 소스 또는 드레인의 일방과 접속되고,
    상기 제1의 출력 트랜지스터의 소스 또는 드레인의 다른 일방과, 상기 제1의 전압 제어 트랜지스터의 소스 또는 드레인의 다른 일방은, 같은 전압에 접속되는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.
  20. 화소에 입사된 광을 수광하여 광전 변환함으로써 신호 전하를 생성하여 축적하는 제1의 광전 변환부와,
    상기 제1의 광전 변환부에서 생성된 신호 전하를 유지하는 제1의 전하 유지부와,
    상기 화소의 선택을 제어하는 제1의 선택 트랜지스터와,
    상기 제1의 선택 트랜지스터에 의해 상기 화소가 선택된 경우, 상기 제1의 전하 유지부의 신호 전하를 화소 신호로서 출력하는 제1의 출력 트랜지스터와,
    상기 제1의 출력 트랜지스터의 출력단의 전압을 제어하는 제1의 전압 제어 트랜지스터를 갖는 화소를 구비하는 고체 촬상 소자를 구비하고,
    상기 제1의 출력 트랜지스터의 소스 또는 드레인의 일방은, 상기 제1의 선택 트랜지스터의 소스 또는 드레인의 일방과 접속되고,
    상기 제1의 전압 제어 트랜지스터의 소스 또는 드레인의 일방은, 상기 제1의 출력 트랜지스터의 상기 소스 또는 드레인의 일방과 접속되고,
    상기 제1의 전압 제어 트랜지스터의 상기 소스 또는 드레인의 일방은, 상기 제1의 선택 트랜지스터의 상기 소스 또는 드레인의 일방과 접속되고,
    상기 제1의 출력 트랜지스터의 소스 또는 드레인의 다른 일방과, 상기 제1의 전압 제어 트랜지스터의 소스 또는 드레인의 다른 일방은, 같은 전압에 접속되는 것을 특징으로 하는 전자 기기.
  21. 제1항에 있어서,
    상기 같은 전압은, 전원 전압인 것을 특징으로 하는 고체 촬상 소자.
KR1020217017283A 2014-03-14 2015-02-27 고체 촬상 소자 및 그 구동 방법 및 전자 기기 KR102345065B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020217041812A KR102476855B1 (ko) 2014-03-14 2015-02-27 고체 촬상 소자 및 그 구동 방법 및 전자 기기

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014051895A JP6171997B2 (ja) 2014-03-14 2014-03-14 固体撮像素子およびその駆動方法、並びに電子機器
JPJP-P-2014-051895 2014-03-14
PCT/JP2015/055743 WO2015137147A1 (ja) 2014-03-14 2015-02-27 固体撮像素子およびその駆動方法、並びに電子機器
KR1020167019553A KR102264365B1 (ko) 2014-03-14 2015-02-27 고체 촬상 소자 및 그 구동 방법 및 전자 기기

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020167019553A Division KR102264365B1 (ko) 2014-03-14 2015-02-27 고체 촬상 소자 및 그 구동 방법 및 전자 기기

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020217041812A Division KR102476855B1 (ko) 2014-03-14 2015-02-27 고체 촬상 소자 및 그 구동 방법 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20210070397A true KR20210070397A (ko) 2021-06-14
KR102345065B1 KR102345065B1 (ko) 2021-12-30

Family

ID=54071595

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020167019553A KR102264365B1 (ko) 2014-03-14 2015-02-27 고체 촬상 소자 및 그 구동 방법 및 전자 기기
KR1020217017283A KR102345065B1 (ko) 2014-03-14 2015-02-27 고체 촬상 소자 및 그 구동 방법 및 전자 기기
KR1020247004900A KR20240024353A (ko) 2014-03-14 2015-02-27 고체 촬상 소자 및 그 구동 방법 및 전자 기기
KR1020227038026A KR102638341B1 (ko) 2014-03-14 2015-02-27 고체 촬상 소자 및 그 구동 방법 및 전자 기기
KR1020217041812A KR102476855B1 (ko) 2014-03-14 2015-02-27 고체 촬상 소자 및 그 구동 방법 및 전자 기기

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020167019553A KR102264365B1 (ko) 2014-03-14 2015-02-27 고체 촬상 소자 및 그 구동 방법 및 전자 기기

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020247004900A KR20240024353A (ko) 2014-03-14 2015-02-27 고체 촬상 소자 및 그 구동 방법 및 전자 기기
KR1020227038026A KR102638341B1 (ko) 2014-03-14 2015-02-27 고체 촬상 소자 및 그 구동 방법 및 전자 기기
KR1020217041812A KR102476855B1 (ko) 2014-03-14 2015-02-27 고체 촬상 소자 및 그 구동 방법 및 전자 기기

Country Status (6)

Country Link
US (7) US9961284B2 (ko)
JP (1) JP6171997B2 (ko)
KR (5) KR102264365B1 (ko)
CN (3) CN111526305B (ko)
TW (4) TWI723760B (ko)
WO (1) WO2015137147A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6171997B2 (ja) * 2014-03-14 2017-08-02 ソニー株式会社 固体撮像素子およびその駆動方法、並びに電子機器
US20170373107A1 (en) 2015-01-29 2017-12-28 Sony Semiconductor Solutions Corporation Solid-state image sensing device and electronic device
US10326948B2 (en) * 2015-04-24 2019-06-18 Canon Kabushiki Kaisha Radiation imaging apparatus, radiation imaging system, and control method for radiation imaging apparatus
CN113099139B (zh) * 2015-09-30 2024-06-21 株式会社尼康 摄像元件及电子相机
KR20240058952A (ko) * 2016-02-09 2024-05-03 소니그룹주식회사 반도체 장치 및 반도체 장치의 제조 방법 및 고체 촬상 소자 및 전자 기기
KR102514417B1 (ko) * 2016-06-09 2023-03-29 에스케이하이닉스 주식회사 픽셀 신호 전달 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
CN110050345B (zh) * 2016-12-09 2023-11-14 索尼半导体解决方案公司 固态图像拾取元件和电子装置
KR102576338B1 (ko) * 2017-01-04 2023-09-07 삼성전자주식회사 이미지 센서
CN108389870A (zh) * 2017-02-03 2018-08-10 松下知识产权经营株式会社 摄像装置
JP6894760B2 (ja) 2017-05-17 2021-06-30 キヤノン株式会社 光電変換装置及び撮像システム
EP3751840B1 (en) 2018-02-07 2023-11-01 Sony Semiconductor Solutions Corporation Solid-state image sensor and imaging device
US10893222B2 (en) * 2018-03-29 2021-01-12 Panasonic Intellectual Property Management Co., Ltd. Imaging device and camera system, and driving method of imaging device
TWI834644B (zh) * 2018-05-18 2024-03-11 日商索尼半導體解決方案公司 攝像元件及電子機器
CN116528070A (zh) * 2018-05-23 2023-08-01 株式会社尼康 摄像元件及摄像装置
WO2019239722A1 (ja) * 2018-06-12 2019-12-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2021176154A (ja) * 2018-07-18 2021-11-04 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
US11330203B2 (en) * 2018-07-24 2022-05-10 Sony Semiconductor Solutions Corporation Imaging device and electronic device
TWI840383B (zh) 2018-07-26 2024-05-01 日商索尼半導體解決方案公司 固體攝像裝置
TW202109616A (zh) * 2019-06-26 2021-03-01 日商索尼半導體解決方案公司 攝像裝置
CN110688899B (zh) * 2019-08-26 2023-12-05 关键禾芯科技股份有限公司 指纹辨识装置
KR20210064483A (ko) * 2019-11-25 2021-06-03 삼성디스플레이 주식회사 입력 감지 기능을 갖는 표시 패널 및 표시 장치
US11069402B1 (en) * 2020-03-17 2021-07-20 Globalfoundries U.S. Inc. Integrated pixel and three-terminal non-volatile memory cell and an array of cells for deep in-sensor, in-memory computing
KR20220023850A (ko) 2020-08-20 2022-03-03 삼성디스플레이 주식회사 지문 센서 및 이를 포함하는 표시 장치
KR20220064787A (ko) 2020-11-12 2022-05-19 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 시스템
US11750944B2 (en) * 2021-05-28 2023-09-05 Varex Imaging Corporation Pixel noise cancellation system
TWI781720B (zh) * 2021-08-10 2022-10-21 友達光電股份有限公司 光偵測裝置
US12048172B2 (en) 2021-09-03 2024-07-23 Visera Technologies Company Limited Solid-state image sensor
CN114363542B (zh) * 2021-12-24 2023-11-24 合肥维信诺科技有限公司 感光电路结构和光学器件
CN117038686B (zh) * 2023-07-28 2024-04-16 中山大学 一种像素结构、光电二极管和cmos图像传感器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070046017A (ko) * 2005-10-28 2007-05-02 가부시끼가이샤 도시바 고체 촬상 장치 및 그 구동 방법
JP2007329161A (ja) 2006-06-06 2007-12-20 Fujifilm Corp 光電変換膜積層型固体撮像素子
JP2010278086A (ja) 2009-05-26 2010-12-09 Panasonic Corp 固体撮像装置
KR20110010058A (ko) * 2009-07-23 2011-01-31 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자기기
JP2011138927A (ja) 2009-12-28 2011-07-14 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2012151771A (ja) * 2011-01-20 2012-08-09 Fujifilm Corp 固体撮像素子、固体撮像素子の駆動方法、撮像装置

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100279295B1 (ko) * 1998-06-02 2001-02-01 윤종용 액티브 픽셀 센서
JP3796412B2 (ja) * 2000-02-28 2006-07-12 キヤノン株式会社 撮像装置
JP2001298663A (ja) * 2000-04-12 2001-10-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
CN100362659C (zh) * 2002-04-04 2008-01-16 索尼株式会社 固态成像装置
KR100638304B1 (ko) * 2002-04-26 2006-10-26 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 패널의 드라이버 회로
JP4187502B2 (ja) * 2002-07-25 2008-11-26 富士通マイクロエレクトロニクス株式会社 画質を向上させたイメージセンサ
JP4117540B2 (ja) * 2002-10-17 2008-07-16 ソニー株式会社 固体撮像素子の制御方法
JP4185771B2 (ja) * 2002-12-27 2008-11-26 シャープ株式会社 固体撮像装置
JP4071190B2 (ja) * 2003-12-02 2008-04-02 シャープ株式会社 増幅型固体撮像装置およびその駆動方法
JP4051034B2 (ja) * 2004-01-28 2008-02-20 シャープ株式会社 増幅型固体撮像装置およびその駆動方法
JP4074599B2 (ja) * 2004-03-26 2008-04-09 シャープ株式会社 増幅型固体撮像装置
JP4984634B2 (ja) * 2005-07-21 2012-07-25 ソニー株式会社 物理情報取得方法および物理情報取得装置
JP4701975B2 (ja) * 2005-10-05 2011-06-15 パナソニック株式会社 固体撮像装置および撮像装置
US20070218579A1 (en) * 2006-03-17 2007-09-20 Sharp Laboratories Of America, Inc. Wide output swing CMOS imager
JP2008171871A (ja) * 2007-01-09 2008-07-24 Hitachi Displays Ltd 高感度光センサ素子及びそれを用いた光センサ装置
US8115242B2 (en) * 2007-02-07 2012-02-14 Foveon, Inc. Pinned photodiode CMOS pixel sensor
JP2008227092A (ja) * 2007-03-12 2008-09-25 Fujifilm Corp 光電変換素子、撮像素子、撮像装置
FR2920590B1 (fr) * 2007-08-28 2009-11-20 New Imaging Technologies Sas Pixel actif cmos a tres grande dynamique de fonctionnement
US8913166B2 (en) 2009-01-21 2014-12-16 Canon Kabushiki Kaisha Solid-state imaging apparatus
JP2010171667A (ja) * 2009-01-21 2010-08-05 Panasonic Corp 固体撮像素子の駆動方法および撮像装置
JP5347999B2 (ja) * 2009-03-12 2013-11-20 ソニー株式会社 固体撮像素子及びその製造方法、撮像装置
FR2943178B1 (fr) * 2009-03-13 2011-08-26 New Imaging Technologies Sas Capteur matriciel a faible consommation
JP4835710B2 (ja) * 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP5251702B2 (ja) * 2009-04-24 2013-07-31 ソニー株式会社 Ｄａ変換装置、固体撮像素子、およびカメラシステム
JP4444371B1 (ja) * 2009-09-01 2010-03-31 富士フイルム株式会社 撮像素子及び撮像装置
JP5531580B2 (ja) * 2009-11-25 2014-06-25 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP5564909B2 (ja) * 2009-11-30 2014-08-06 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
KR101817054B1 (ko) * 2010-02-12 2018-01-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 포함한 표시 장치
JP5533046B2 (ja) * 2010-03-05 2014-06-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP5552858B2 (ja) * 2010-03-26 2014-07-16 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP5653076B2 (ja) * 2010-05-27 2015-01-14 キヤノン株式会社 撮像装置及びその制御方法
JP5581235B2 (ja) * 2011-01-17 2014-08-27 浜松ホトニクス株式会社 固体撮像装置および固体撮像装置の駆動方法
JP5866768B2 (ja) * 2011-02-16 2016-02-17 セイコーエプソン株式会社 光電変換装置、電子機器
JP2013012556A (ja) * 2011-06-28 2013-01-17 Sony Corp 固体撮像装置とその製造方法、および電子機器
US9200952B2 (en) * 2011-07-15 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a photodetector and an analog arithmetic circuit
WO2013042643A1 (en) * 2011-09-22 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Photodetector and method for driving photodetector
US9093351B2 (en) * 2012-03-21 2015-07-28 Canon Kabushiki Kaisha Solid-state imaging apparatus
WO2013157407A1 (ja) * 2012-04-19 2013-10-24 国立大学法人東北大学 固体撮像装置
JP6062185B2 (ja) * 2012-08-27 2017-01-18 シャープ株式会社 固体撮像装置
US9247170B2 (en) * 2012-09-20 2016-01-26 Semiconductor Components Industries, Llc Triple conversion gain image sensor pixels
JP6171997B2 (ja) * 2014-03-14 2017-08-02 ソニー株式会社 固体撮像素子およびその駆動方法、並びに電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070046017A (ko) * 2005-10-28 2007-05-02 가부시끼가이샤 도시바 고체 촬상 장치 및 그 구동 방법
JP2007329161A (ja) 2006-06-06 2007-12-20 Fujifilm Corp 光電変換膜積層型固体撮像素子
JP2010278086A (ja) 2009-05-26 2010-12-09 Panasonic Corp 固体撮像装置
KR20110010058A (ko) * 2009-07-23 2011-01-31 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자기기
JP2011138927A (ja) 2009-12-28 2011-07-14 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2012151771A (ja) * 2011-01-20 2012-08-09 Fujifilm Corp 固体撮像素子、固体撮像素子の駆動方法、撮像装置

Also Published As

Publication number Publication date
WO2015137147A1 (ja) 2015-09-17
CN111526304B (zh) 2022-03-18
CN111526305B (zh) 2022-12-16
US20190166318A1 (en) 2019-05-30
KR102264365B1 (ko) 2021-06-14
US10462398B2 (en) 2019-10-29
TWI723760B (zh) 2021-04-01
US20170019618A1 (en) 2017-01-19
JP2015177323A (ja) 2015-10-05
US20180227517A1 (en) 2018-08-09
US20230142577A1 (en) 2023-05-11
US11575847B2 (en) 2023-02-07
US20210203866A1 (en) 2021-07-01
KR102345065B1 (ko) 2021-12-30
CN106063253B (zh) 2020-02-18
CN106063253A (zh) 2016-10-26
KR20240024353A (ko) 2024-02-23
CN111526304A (zh) 2020-08-11
US10237500B2 (en) 2019-03-19
US20200014868A1 (en) 2020-01-09
KR20160133412A (ko) 2016-11-22
US9961284B2 (en) 2018-05-01
TWI667778B (zh) 2019-08-01
TW202023044A (zh) 2020-06-16
KR20210157485A (ko) 2021-12-28
JP6171997B2 (ja) 2017-08-02
KR102638341B1 (ko) 2024-02-21
CN111526305A (zh) 2020-08-11
KR20220151229A (ko) 2022-11-14
TW201535698A (zh) 2015-09-16
TW202125797A (zh) 2021-07-01
US11902678B2 (en) 2024-02-13
US10965893B2 (en) 2021-03-30
KR102476855B1 (ko) 2022-12-13
US20240056695A1 (en) 2024-02-15
TW201933598A (zh) 2019-08-16
TWI686941B (zh) 2020-03-01
TWI764601B (zh) 2022-05-11

Similar Documents

Publication Publication Date Title
KR102264365B1 (ko) 고체 촬상 소자 및 그 구동 방법 및 전자 기기
KR102369398B1 (ko) 고체 촬상 장치 및 그 구동 방법, 및 전자 기기
US10536659B2 (en) Solid-state image capturing element, manufacturing method therefor, and electronic device
KR20170106309A (ko) 고체 촬상 소자 및 전자 기기
WO2018105334A1 (ja) 固体撮像素子及び電子機器

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant