JP2012151771A - 固体撮像素子、固体撮像素子の駆動方法、撮像装置 - Google Patents

Abstract

【課題】高画質化、多画素化、低コスト化、低消費電力化が可能な固体撮像素子の提供。
【解決手段】基板１０上方に形成された有機材料を含む光電変換層２２と、基板１０に形成され光電変換層２２で発生した電荷に応じた信号を読みだす信号読出し回路Ｓを有する固体撮像素子１００は、読出し回路Ｓが、光電変換層２２よって発生した電荷を蓄積する蓄積部１１と、蓄積部１１に蓄積された電荷が転送されるＦＤ１３と、蓄積部１１の電荷をＦＤ１３に転送する転送トランジスタ（Ｔｒ）３０と、ＦＤ１３の電位をリセットするリセットＴｒ３１と、ＦＤ１３の電位に応じた信号を出力する出力Ｔｒ３２を含み、リセットＴｒ３１に供給するリセット電圧を制御して、当該リセット電圧を供給する電源から蓄積部１１に電荷を注入し、その後、当該リセット電圧を制御して、蓄積部１１に注入した電荷の一部を前記電源に排出させる駆動をフレーム毎に行う制御部１０４を備える。
【選択図】図２

Description

本発明は、固体撮像素子、固体撮像素子の駆動方法、撮像装置に関する。

シリコン基板上方に一対の電極とこれらで挟まれた光電変換層を含む光電変換素子を設け、この光電変換層で発生した電荷を一対の電極の一方からシリコン基板に移動させ、この電荷に応じた信号を、シリコン基板に形成したＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔａｒ）回路で外部に読み出す光電変換層積層型の固体撮像素子が知られている（特許文献１参照）。

図１２は、光電変換層積層型の固体撮像素子の１画素に含まれる光電変換素子とＭＯＳ型の読み出し回路の一例を示す図である。

光電変換層積層型の固体撮像素子の１画素は、画素電極４０、画素電極４０上方に設けられる対向電極４２、及び画素電極４０と対向電極４２の間に設けられる光電変換層４１を含む光電変換素子と、光電変換素子の光電変換層４１で発生して画素電極４０にに捕集された電荷に応じた信号を読み出すための、半導体基板に形成された信号読出し回路とを備える。

信号読出し回路は、画素電極４０にて捕集された電荷を蓄積する電荷蓄積部５１と、電荷蓄積部５１に蓄積された電荷が転送されるフローティングディフュージョン（ＦＤ）５２と、電荷蓄積部５１の電荷をＦＤ５２に転送する転送トランジスタ（Ｔｒ）５３と、ＦＤ５２の電位を電源電圧ＶＤＤにリセットするリセットトランジスタ５４と、ＦＤ５２の電位に応じた信号を出力する出力トランジスタ５５と、出力トランジスタ５５から出力される信号を信号出力線に選択的に出力するための選択トランジスタ５６とを備える。

このような構成の信号読み出し回路を持つ光電変換層積層型の固体撮像素子の信号読み出し動作について説明する。

図１３及び図１４は、図１２に示す光電変換層積層型の固体撮像素子の１画素の動作の一例を説明するための図である。図１３及び図１４では、電荷蓄積部５１と、ＦＤ５２と、これらの間にある転送トランジスタ５３のチャネル領域（Ｔｘ）のポテンシャルの時間変化を図示している。

図１２に示す固体撮像素子では、その動作中、電荷蓄積部５１に電荷を蓄積する蓄積期間と、蓄積期間中に電荷蓄積部５１に蓄積された電荷に応じた信号を読みだす信号読出し期間とからなるフレーム期間（フレーム）が繰り返される。以下では、最初のフレームにおいてのみ固体撮像素子に光を照射し、２フレーム以降では光照射を行わずに撮像を継続した場合（２フレーム以降は暗時撮像を行った場合）の動作を説明する。

最初のフレームの電荷蓄積期間では、図１３（ａ）に示すように、転送トランジスタ５３はオフになっており、光電変換層４１によって発生した電荷Ｑ１が電荷蓄積部５１に蓄積される。図１３（ａ）の状態で固体撮像素子への光の照射を止め、リセットトランジスタ５４をオンにしてＦＤ５２をリセットした後（図１３（ｂ））、転送トランジスタ５３をオンにして、電荷蓄積部５１に蓄積された電荷Ｑ１をＦＤ５２に転送する（図１３（ｃ））。

転送トランジスタ５３をオンにした直後は、電荷蓄積部５１とゲート領域Ｔｘとの電位差が大きいため、電荷蓄積部５１からＦＤ５２に信号電荷がスムーズに転送される。しかし、信号電荷の転送が進むにつれ、電荷蓄積部５１の電位が深くなり、電荷蓄積部５１とゲート領域Ｔｘの電位差が小さくなる。このため、転送トランジスタ５３が弱反転状態となり、電荷蓄積部５１からＦＤ５２への信号電荷の転送が滞る。この結果、転送開始から所定期間経過した後の転送完了時にも、信号電荷Ｑ１のうちの一部の電荷が転送されずに電荷蓄積部５１に残る（図１３（ｄ））。この転送完了後、ＦＤ５２に転送された電荷量に応じた信号を、出力トランジスタ５５を介して外部に出力する。このようにして、１フレーム目の信号読み出しを完了した後、２フレーム目の電荷蓄積期間（暗時撮像）を開始する（図１３（ｅ））。

図１３（ｅ）の状態では、固体撮像素子に光照射は行われていないが、その場合でも光電変換層４１では僅かな電荷Ｑ２が発生し、これが電荷蓄積部５１に蓄積される。

図１３（ｅ）の後、リセットトランジスタ５４をオンにしてＦＤ５２をリセットする。これにより、１フレーム目でＦＤ５２に転送された電荷は完全に消去される（図１３（ｆ））。その後、再び転送トランジスタ５３をオンにして、電荷蓄積部５１の電荷（Ｑ１＋Ｑ２）をＦＤ５２に転送する（図１３（ｇ））。

このときも、電荷蓄積部５１とチャネル領域Ｔｘとの電位差に応じて、電荷蓄積部５１からＦＤ５２に信号電荷が転送される。転送される信号電荷量は信号電荷量Ｑ１＋Ｑ２に依存するが、１フレーム目と同様に、転送が進むにつれて転送トランジスタ５３が弱反転状態となるため、転送完了時には、電荷Ｑ１の一部と電荷Ｑ２の一部が電荷蓄積部５１に取り残される（図１４（ｈ））。転送完了後、ＦＤ５２に転送された電荷量に応じた信号を、出力トランジスタ５５を介して外部に出力する。この信号は１フレーム目で光照射により発生した信号電荷Ｑ１を含んだ信号であるため、この信号電荷Ｑ１分が残像として現れる。

この後、電荷蓄積部５１には光照射に依らない電荷Ｑ３が蓄積され（図１４（ｉ））、ＦＤ５２をリセットした後（図１４（ｊ））、転送トランジスタ５３がオンされて電荷Ｑ１と電荷Ｑ２と電荷Ｑ３の一部がＦＤ５２に転送され、転送完了時には、電荷Ｑ１の一部、電荷Ｑ２の一部、電荷Ｑ３の一部が電荷蓄積部５１に取り残される（図１４（ｋ））。

３回目の撮像フレームにおいては、電荷転送時に電荷蓄積部５１に蓄積されている信号電荷量が２回目の撮像フレームに比べて少ない。このため、電荷転送完了時に電荷蓄積部５１に取り残される電荷量、電荷転送中に電荷蓄積部５１からＦＤ５２に転送される電荷量ともに、２回目の撮像フレームに比べて少ない。したがって、３回目の撮像フレームにおける転送完了時にＦＤ５２に転送された信号電荷量は２回目よりも小さく、画素から外部に出力する信号も２回目の撮像フレームよりも小さくなる。ただし、当該信号は、光照射により発生した信号電荷Ｑ１に応じた信号成分を含んでいるため、この信号が残像として現れる。この信号電荷Ｑ１に応じた信号成分は、撮像フレームが進むにしたがって小さくなる。このため、２フレーム目以降、暗時撮像が繰り返されることにより、残像は徐々に小さくなる。

このような動作が繰り返され、光照射がＯＦＦになってからｎ回目の電荷蓄積期間が終了すると（図１４（ｌ））、ｎ回目の電荷蓄積期間に電荷蓄積部５１に蓄積される電荷量と、ｎ回目の電荷転送完了時に電荷蓄積部５１からＦＤ５２に転送される電荷量とが一致する。この状態において、残像の発生が無くなる（図１４（ｍ））。

図１５は、図１２に示す１画素の信号出力の時間変化を示した図である。図１５において、符号（ｄ）で示した信号出力レベルは、図１３（ｄ）の状態におけるＦＤ５２の電位に応じた信号レベルであり、符号（ｈ）、（ｋ）、（ｍ）で示した信号出力レベルは、図１４（ｈ）、（ｋ）、（ｍ）の状態におけるＦＤ５２の電位に応じた信号レベルである。図１５に示すように、図１２に示した画素では、光照射が終了した後でも、信号出力はすぐには一定にはならず、複数フレームに及ぶ残像が発生する。このような複数フレームにおける残像は、特に被写体に動きがある場合などに非常に大きな画質劣化を招く。

このように、半導体基板に電荷蓄積部５１を形成し、そこに蓄積された電荷をＦＤ５２に転送する構成では、電荷蓄積部５１からＦＤ５２に転送される電荷量が、そのフレームに発生した信号電荷量だけではなく、それ以前に電荷蓄積部５１に蓄積されていた電荷に依存するため、残像が発生し、画質が劣化する。

上述したような残像をなくす方法として、特許文献２，３には、電荷を蓄積する蓄積ダイオードに、注入ダイオードによって電荷を注入することで、電荷蓄積開始時の蓄積ダイオードの電位を常に一定に保つことが記載されている。

特開２００５−２６８４７９号公報 特開平６−１６４８２６号公報 特開平６−８６１７９号公報

しかし、特許文献２，３は、半導体基板に形成される信号読出し回路がＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）型であることを前提にしており、駆動電圧の低いＭＯＳ型の場合を考慮していない。また、特許文献２，３に記載の固体撮像素子では、注入ダイオードを画素毎に形成する必要があり、画素サイズが大きくなるため多画素化に適さない。また、注入ダイオードを形成するプロセスが必要になるため、製造コストが増大する。

本発明は、上記事情に鑑みてなされたものであり、高画質化、多画素化、及び低コスト化が可能な光電変換層積層型の固体撮像素子及びその駆動方法と、その固体撮像素子を備える撮像装置を提供することを目的とする。

本発明の固体撮像素子は、半導体基板上方に形成された有機材料を含む光電変換層と、前記半導体基板に形成され、前記光電変換層で発生した電荷に応じた信号を読みだすＭＯＳ型の信号読出し回路とを有する固体撮像素子であって、前記信号読出し回路は、前記光電変換層によって発生した電荷を蓄積する第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷が転送される第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する転送トランジスタと、前記第二の電荷蓄積部の電位をリセットするリセットトランジスタと、前記第二の電荷蓄積部の電位に応じた信号を出力する出力トランジスタとを含み、前記リセットトランジスタの電源が接続される半導体領域の電位を深い状態から浅い状態に変更して、前記半導体領域から前記第一の電荷蓄積部に電荷を注入し、この状態から、前記半導体領域の電位を浅い状態から深い状態に変更して、前記第一の電荷蓄積部に注入された電荷を前記半導体領域に排出させる駆動をフレーム毎に行う制御部を備えるものである。

本発明の固体撮像素子の駆動方法は、半導体基板上方に形成された有機材料を含む光電変換層と、前記半導体基板に形成され、前記光電変換層で発生した電荷に応じた信号を読みだすＭＯＳ型の信号読出し回路とを有する固体撮像素子の駆動方法であって、前記信号読出し回路は、前記光電変換層によって発生した電荷を蓄積する第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷が転送される第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する転送トランジスタと、前記第二の電荷蓄積部の電位をリセットするリセットトランジスタと、前記第二の電荷蓄積部の電位に応じた信号を出力する出力トランジスタとを含み、前記リセットトランジスタの電源が接続される半導体領域の電位を深い状態から浅い状態に変更して、前記半導体領域から前記第一の電荷蓄積部に電荷を注入し、この状態から、前記半導体領域の電位を浅い状態から深い状態に変更して、前記第一の電荷蓄積部に注入した電荷を前記半導体領域に排出させる駆動をフレーム毎に行う駆動ステップを備えるものである。

本発明の撮像装置は、前記固体撮像素子を備えるものである。

本発明によれば、高画質化、多画素化、及び低コスト化が可能な光電変換層積層型の固体撮像素子及びその駆動方法と、その固体撮像素子を備える撮像装置を提供することができる。

本発明の一実施形態を説明するための光電変換層積層型の固体撮像素子１００の平面模式図 図１に示す固体撮像素子１００における画素１０１の概略構成を模式的に示した図 図１に示した固体撮像素子１００における画素１０１の概略構成を示す断面模式図 図３に示した画素１０１の変形例を示す図 図１に示した固体撮像素子１００の１画素行分の撮像動作を説明するためのタイミングチャート 図１に示した固体撮像素子１００の撮像動作時の基板１０内のポテンシャル遷移を示す図 図１に示した固体撮像素子１００の撮像動作時の基板１０内のポテンシャル遷移を示す図 図１に示した固体撮像素子１００の撮像動作時の基板１０内のポテンシャル遷移を示す図 図５に示した駆動によって固体撮像素子１００から出力される信号出力の時間変化を示した図 図１に示した固体撮像素子１００において２つの画素で読み出し回路を共有する場合の回路構成例を示す図 図１０に示した読み出し回路構成における固体撮像素子の撮像動作を説明するためのタイミングチャート 光電変換層積層型の固体撮像素子の１画素に含まれる光電変換素子とＭＯＳ回路の一例を示す図 図１２に示す光電変換層積層型の固体撮像素子の１画素の動作の一例を説明するための図 図１２に示す光電変換層積層型の固体撮像素子の１画素の動作の一例を説明するための図 図１２に示す１画素の信号出力の時間変化を示した図

以下、本発明の実施形態について図面を参照して説明する。

図１は、本発明の一実施形態を説明するための光電変換層積層型の固体撮像素子１００の平面模式図である。この固体撮像素子１００は、デジタルカメラ及びデジタルビデオカメラ等の撮像装置、電子内視鏡及びカメラ付携帯電話機等に搭載される撮像モジュール、等に搭載して用いられる。

図１に示す固体撮像素子１００は、行方向とこれに直交する列方向に二次元状（図１の例では正方格子状）に配列された複数の画素１０１と、画素１０１からの信号の読み出しを制御するための走査回路１０２と、各画素１０１から出力される信号を処理する信号処理部１０３と、固体撮像素子１００を統括制御する制御部１０４とを備える。

走査回路１０２は、リセット線ＲＳ、転送制御線Ｔｘ、行選択線ＲＷ、リセットドレイン線ＲＤＬの各々を介して各画素１０１に含まれる後述する信号読出し回路に接続される。信号処理部１０３は、出力信号線ＯＳを介して各画素１０１と接続される。

図２は、図１に示す固体撮像素子１００における画素１０１の概略構成を模式的に示した図である。

図２に示すように、画素１０１は、半導体基板上方に形成される光電変換素子Ｐと、半導体基板に形成されたＭＯＳ型の信号読出し回路Ｓとを備える。

光電変換素子Ｐは、半導体基板上方に形成された画素電極２１と、画素電極２１上方に形成された対向電極２３と、画素電極２１と対向電極２３の間に設けられた光電変換層２２とを含む。

対向電極２３は、その上方から光が入射される。対向電極２３は、光電変換層２２に光を入射させる必要があるため、入射光に対して透明なＩＴＯ等の導電性材料で構成される。対向電極２３は、全ての画素１０１で共通の一枚構成であるが、画素１０１毎に分割してあっても良い。

画素電極２１は、画素１０１毎に分割された薄膜であり、透明又は不透明の導電性材料（ＩＴＯやアルミニウムや窒化チタン等）で構成される。

光電変換層２２は、入射光のうちの特定の波長域を吸収して、吸収した光量に応じた電荷を発生する有機の光電変換材料を含んで構成された層である。光電変換層２２と対向電極２３の間、又は、光電変換層２２と画素電極２１の間には、電極から光電変換層２２に電荷が注入されるのを抑制する電荷ブロッキング層が設けてあってもよい。

光電変換層２２で発生した電荷のうちの電子が画素電極２１に移動し、正孔が対向電極２３に移動するように、対向電極２３にはバイアス電圧が印加される。

信号読出し回路Ｓは、画素電極２１に移動した電荷を蓄積する電荷蓄積部１１と、フローティングディフュージョン（ＦＤ）１３と、電荷蓄積部１１に蓄積された電荷をＦＤ１３に転送する転送トランジスタ３０と、ＦＤ１３の電位をリセットするリセットトランジスタ３１と、ＦＤ１３の電位に応じた信号を出力する出力トランジスタ３２と、出力トランジスタ３２から出力された信号を出力信号線ＯＳに選択的に出力する行選択トランジスタ３３とを備える。なお、信号読み出し回路Ｓに含まれるトランジスタは、ｎＭＯＳトランジスタから形成される。

図３は、図１に示した固体撮像素子１００における画素１０１の概略構成を示す断面模式図である。

図２に示した光電変換素子Ｐは、半導体基板であるｐ型シリコン基板１０（以下、基板１０という）上方に形成され、図２に示した信号読出し回路Ｓは、この基板１０に形成されている。

基板１０内には画素電極２１と電気的に接続されたｎ型不純物層からなる電荷蓄積部１１が設けられている。電荷蓄積部１１と画素電極２１は、基板１０上方に形成された、導電性材料からなるコンタクト配線２０によって接続されている。電荷蓄積部１１は、光電変換層２２で発生し画素電極２１に移動した電荷を蓄積する。

電荷蓄積部１１の隣には、少し離間してｎ型不純物層からなるフローティングディフュージョン（ＦＤ）１３が形成され、電荷蓄積部１１とＦＤ１３との間の基板１０上方には、転送トランジスタ３０のゲート電極１２が形成されている。このゲート電極１２には、図１に示した転送制御線Ｔｘが接続される。

ＦＤ１３の隣には少し離間してｎ型不純物層からなるリセットドレイン領域（半導体領域）１５（以下、ＲＤ１５という）が形成され、ＦＤ１３とＲＤ１５との間の基板１０上方にはリセットトランジスタ３１のゲート電極１４が形成されている。このゲート電極１４には、図１に示したリセット線ＲＳが接続される。ＲＤ１５には図１に示したリセットドレイン線ＲＤＬが接続されており、制御部１０４からこのリセットドレイン線ＲＤＬを介してＲＤ１５に可変の電圧を供給できるようになっている。ＲＤ１５はリセットトランジスタ３１のドレインだけでなく、出力トランジスタ３２のドレインとしても機能する。

なお、図４に示すように、ＲＤ１５の隣に出力トランジスタ３２のドレイン領域であるｎ型不純物領域２４を形成し、ここに固体撮像素子１００の電源電圧ＶＤＤを供給するようにしてもよい。図４のようにリセットトランジスタ３１のドレインと出力トランジスタ３２のドレインを分離することで、出力トランジスタ３２以降の信号読出し回路については、従来の信号読出し回路と全く同じ構成及び駆動となる。

ＲＤ１５の隣には少し離間してｎ型不純物層１７が形成され、ＲＤ１５とｎ型不純物層１７との間の基板１０上方には、出力トランジスタ３２のゲート電極１６が形成されている。このゲート電極１６はＦＤ１３と電気的に接続される。

ｎ型不純物層１７の隣には少し離間してｎ型不純物層１９が形成され、ｎ型不純物層１７とｎ型不純物層１９との間の基板１０上方には、行選択トランジスタ３３のゲート電極１８が形成されている。このゲート電極１８には、図１に示した行選択線ＲＷが接続される。

以上のように構成された固体撮像素子１００の動作について説明する。

図５は、図１に示した固体撮像素子１００の１画素行分の撮像動作を説明するためのタイミングチャートである。図５において、“ＲＷ”は、行選択線ＲＷに供給される電圧波形を示し、“Ｔｘ”は、転送制御線Ｔｘに供給される電圧波形を示し、“ＲＳ”は、リセット線ＲＳに供給される電圧波形を示し、“ＲＤ”は、リセットドレイン線ＲＤＬを介してＲＤ１５に供給される電圧波形を示し、“蓄積部”は、電荷蓄積部１１の電位を示し、“ＦＤ”は、ＦＤ１３の電位を示している。

固体撮像素子１００では、その動作中、電荷蓄積部１１に電荷を蓄積する蓄積期間と、蓄積期間中に電荷蓄積部１１に蓄積された電荷に応じた信号を読みだす信号読出し期間とからなるフレーム期間（フレーム）が繰り返される。以下では、最初のフレームにおいてのみ固体撮像素子１００に光を照射し、２フレーム以降では光照射を行わずに撮像を継続した場合（２フレーム以降は暗時撮像を行った場合）の動作を説明する。

図６〜図８は、図１に示した固体撮像素子１００の撮像動作時の基板１０内のポテンシャル遷移を示す図である。図６の（ａ）〜（ｆ）と図７の（ｇ）〜（ｉ）は、図５に示した（ａ）〜（ｉ）の各期間における基板１０内のポテンシャル図である。図６〜図８において、“Ｔｘ”は転送トランジスタ３０のゲート電極１２下方のチャネル領域のポテンシャルを示し、“ＲＳ”はリセットトランジスタ３１のゲート電極１４下方のチャネル領域のポテンシャルを示す。

光電変換層２２に光を照射し、当該光によって光電変換層２２で発生する電荷を電荷蓄積部１１に蓄積するための蓄積期間において、制御部１０４は、走査回路１０２を制御して、行選択トランジスタ３３、転送トランジスタ３０、及びリセットトランジスタ３１をオフにし、ＲＤ１５に固体撮像素子１００の電源電圧（ＶＤＤ；一般的には約３Ｖ）を供給する。この蓄積期間中、電荷蓄積部１１には、光電変換層２２に入射する光量に応じた電荷が蓄積される（図５、６の（ａ））。転送トランジスタ３０がオフのときには、転送トランジスタ３０のゲート電極１２下方のチャネル領域の電位は浅い状態である。リセットトランジスタ３１がオフのときには、リセットトランジスタ３１のゲート電極１４下方のチャネル領域の電位は浅い状態である。

なお、以下では、図５（ａ）の蓄積期間の終了と共に、固体撮像素子１００に光を照射するのを止めるものとする。

蓄積期間終了後、制御部１０４は、走査回路１０２を制御して、行選択トランジスタ３３をオンにし、その後、リセットトランジスタ３１をオンにして（ゲート電極１４下方のチャネル領域の電位を深くして）、ＦＤ１３の電位をリセットする（図５、６の（ｂ））。

次に、制御部１０４は、走査回路１０２を制御してリセットトランジスタ３１をオフにし、ＦＤ１３のリセットを完了する（図５、６の（ｃ））。この時点で、ＦＤ１３の電位に応じた信号が出力トランジスタ３２から出力され、この信号が選択トランジスタ３３を介して信号出力線ＯＳに基準信号として出力される。

次に、制御部１０４は、走査回路１０２を制御して転送トランジスタ３０をオンにし（ゲート電極１２下方のチャネル領域の電位を深くし）、電荷蓄積部１１に蓄積されている電荷をＦＤ１３に転送する（図５、６の（ｄ））。

次に、制御部１０４は、走査回路１０２を制御して転送トランジスタ３０をオフにし、電荷蓄積部１１に蓄積されている電荷のＦＤ１３への転送を完了する（図５、６の（ｅ））。この時点で、ＦＤ１３の電位に応じた信号が出力トランジスタ３２から出力され、この信号が選択トランジスタ３３を介して信号出力線ＯＳに出力される。信号処理部において前述の基準信号との差分を取得することで、低ノイズの信号が取得できる。

次に、制御部１０４は、走査回路１０２を制御して転送トランジスタ３０及びリセットトランジスタ３１をオンにすると共に、ＲＤ１５に供給する電圧を、電源電圧ＶＤＤから、転送トランジスタ３０のゲート電極１２に印加されている電圧によって一意に決まる転送トランジスタ３０のチャネル領域の電位、及び、リセットトランジスタ３１のゲート電極１４に印加されている電圧によって一意に決まるリセットトランジスタ３１のチャネル領域の電位よりも低い値に変更して、ＲＤ１５から電荷蓄積部１１に電荷を注入する（図５、６の（ｆ））。図６（ｆ）の状態では、電荷蓄積部１１、転送トランジスタ３１のチャネル領域、ＦＤ１３、及びリセットトランジスタ３１のチャネル領域の各々の電位が、ＲＤ１５の電位と同じになる。

次に、制御部１０４は、走査回路１０２を制御して転送トランジスタ３０及びリセットトランジスタ３１をオンにしたまま、ＲＤ１５に供給する電圧を電源電圧ＶＤＤに戻し、電荷蓄積部１１に注入した電荷をＲＤ１５に排出する（図５、７の（ｇ））。

次に、制御部１０４は、転送トランジスタ３０のゲート電極１２に印加される電圧によって一意に決まる転送トランジスタ３０の転送チャネルの電位よりも、電荷蓄積部１１の電位が浅い状態で、走査回路１０２を制御して転送トランジスタ３０及びリセットトランジスタ３１をオフにし、電荷蓄積部１１に注入した電荷のＲＤ１５への排出を完了する（図５、７の（ｈ））。図５の期間（ｈ）における電荷蓄積部１１の電位は、図７の期間（ｇ）の長さ（電荷排出期間の長さ）によって決まり、電荷蓄積部１１にもともと蓄積されていた電荷量には依存しない。

図７の期間（ｈ）の後は、再び蓄積期間（光照射はされていない期間）に移行し、制御部１０４は、図５の期間（ａ）〜（ｈ）に示したのと同じ駆動（（ａ）と（ｂ）の間の期間の駆動も含む）を行う。

即ち、図７（ｉ）に示す状態から、選択トランジスタ３３をオンにした後、リセットトランジスタ３１をオンにしてＦＤ１３をリセットし（図７（ｊ））、続いてリセットトランジスタ３１をオフにしてＦＤ１３のリセットを完了し（図７（ｋ））、続いて転送トランジスタ３０をオンにして電荷蓄積部１１に蓄積された電荷をＦＤ１３に転送する（図７（ｌ））。

続いて、転送トランジスタ３０をオフにして電荷転送を完了し（図８（ｎ））、その後、転送トランジスタ３０及びリセットトランジスタ３１をオンにすると共に、ＲＤ１５に供給する電圧を低くして、電荷蓄積部１１にＲＤ１５から電荷を注入する（図８（ｍ））。次に、ＲＤ１５の電位を電源電圧ＶＤＤに戻して、注入電荷の排出を行い（図８（ｏ））、続いて転送トランジスタ３０及びリセットトランジスタ３１をオンにして、電荷排出を完了する（図８（ｐ））。

図８（ｐ）の状態での電荷蓄積部１１の電位は、図７（ｈ）の状態での電荷蓄積部１１の電位と同じである。すなわち、信号電荷量に依存せず電荷蓄積部１１が初期化されており、残像の発生が抑制される。

図９は、図５に示した駆動によって固体撮像素子１００から出力される信号出力の時間変化を示した図である。なお、図９では、電荷注入を行わない場合の図１５に示した信号出力の変化を“従来例”として併せて示してある。

図９に示した信号出力（ｅ）は、図６（ｅ）の状態でのＦＤ１３の電位に応じた信号であり、信号出力（ｎ）は、図８（ｎ）の状態でのＦＤ１３の電位に応じた信号である。図９を見て分かるように、図５に示した駆動方法によれば、光照射が終了した次のフレームから信号出力が一定になり、残像の発生を防止することができる。

以上のように、固体撮像素子１００によれば、ＭＯＳ型の信号読出し回路Ｓに含まれるリセットトランジスタ３１のＲＤ１５から電荷蓄積部１１に電荷を注入し、フレーム毎の電荷蓄積開始時の電荷蓄積部１１の電位を常に一定にしているため、残像の発生を防いで高画質の撮像が可能になる。

また、リセットトランジスタ３１のＲＤ１５から電荷蓄積部１１に電荷を注入する構成のため、信号読出し回路ＳとしてＭＯＳ回路を用いる従来の固体撮像素子の構成を変更することなく、残像の抑制が可能になる。この結果、電荷注入機構を別途設けることによる製造工程数の増加、画素サイズの増大を防ぐことができ、低コスト化及び多画素化が可能となる。また、信号読出し回路ＳとしてＭＯＳ回路を用いているため、ＣＣＤ型に比べて消費電力を低減することができる。

また、固体撮像素子１００は、図６（ｆ）や図８（ｍ）に示すように、ＲＤ１５から電荷蓄積部１１に電荷を注入する際に、転送トランジスタ３０をオンにして、転送トランジスタ３０のゲート電極１２に印加されている電圧によって一意に決まる転送トランジスタ３０のチャネル領域の電位を、電荷蓄積部１１に電荷を蓄積する期間のときの転送トランジスタ３０のゲート電極１２に印加されている電圧によって一意に決まる転送トランジスタ３０のチャネル領域の電位よりも深くしている。転送トランジスタ３０をオンにせずにＲＤ１５から電荷蓄積部１１に電荷注入をしようとすると、ＲＤ１５の電位をかなり浅くする必要があり、消費電力の増加を招くが、固体撮像素子１００によればこのようなことはない。

また、固体撮像素子１００は、図７（ｇ）や図８（ｏ）に示すように、転送トランジスタ３０をオンにしたまま、電荷蓄積部１１に注入した電荷をＲＤ１５に排出し、この転送トランジスタ３０をオンにしている時間により、電荷蓄積部１１に残す注入電荷の量を制御している。つまり、電荷蓄積部１１に注入した電荷を排出する期間の長さを変更するだけで、電荷蓄積部１１に残す注入電荷の量を変えることができる。このため、例えば、明るいシーンでは電荷蓄積部１１の飽和を多くするために、電荷蓄積部１１に残す注入電荷の量を減らす等の駆動を行う（撮影シーンに応じて電荷排出期間の長さを変更する）ことで、シーンに適した駆動も可能になる。

また、固体撮像素子１００は、図７（ｇ）や図８（ｏ）に示すように、転送トランジスタ３０がオンのときの転送トランジスタ３０の転送チャネルの電位（転送トランジスタ３０のゲート電極１２に印加されている電圧によって一意に決まる転送トランジスタ３０のチャネル領域の電位）よりも電荷蓄積部１１の電位が浅い状態で、転送トランジスタ３０をオフにして電荷排出を完了させている。このため、転送トランジスタ３０がオンのときの転送トランジスタ３０の転送チャネルの電位と電荷蓄積部１１の電位とが同じになるまで待ってから電荷排出を完了させる場合と比較して、電荷排出に要する時間を短縮することができる。

以上の説明では、信号読出し回路Ｓが、光電変換層２２で発生した電荷のうちの電子に応じた信号を読みだすものとしたが、これに限らない。画素電極２１に正孔が移動するようにバイアス電圧を印加し、信号読出し回路Ｓを、光電変換層２２で発生した電荷のうちの正孔に応じた信号を読みだすものとしてもよい。この場合の構成は、図３においてｎ型不純物領域を全てｐ型にしたものとなる。また、図６〜８に示したポテンシャル図については同じままであり、信号読出し回路Ｓに供給される電圧はこのポテンシャル図に準ずる。

また、固体撮像素子１００では、隣接する画素１０１において、信号読出し回路Ｓの一部を共有する構成としてもよい。このようにすることで、画素サイズを小さくすることができる。

図１０は、図１に示す固体撮像素子１００において列方向に隣接する２つの画素１０１で信号読出し回路Ｓの一部を共有させた構成の一例を示す図である。

図１０に示すように、ＦＤ１３、リセットトランジスタ３１、出力トランジスタ３２、及び行選択トランジスタ３３については、列方向に隣接する２つの画素１０１で共通化し、当該２つの画素１０１の各々に含まれる転送トランジスタ３０をオンにするタイミングを制御することで、当該２つの画素１０１の各々の電荷蓄積部１１の蓄積電荷を独立にＦＤ１３に転送して、それぞれの蓄積電荷に応じた信号を信号出力線ＯＳに出力することができる。

図１１は、図１０に示す構成の固体撮像素子の２画素行分の撮像動作を説明するためのタイミングチャートである。図１１において、“ＲＷ”は、行選択線ＲＷに供給される電圧波形を示し、“Ｔｘ１”、“Ｔｘ２”は、転送制御線Ｔｘ１、Ｔｘ２に供給される電圧波形を示し、“ＲＳ”は、リセット線ＲＳに供給される電圧波形を示し、“ＲＤ”は、リセットドレイン線ＲＤＬを介してＲＤ１５に供給される電圧波形を示し、“蓄積部Ａ”、“蓄積部Ｂ”は、隣接する２つの画素１０１に含まれる２つの電荷蓄積部１１の電位を示し、“ＦＤ”は、ＦＤ１３の電位を示している。

図１１において、信号読出し期間１では、図１０の列方向に隣接する２つの画素１０１のうち下側の画素１０１の転送トランジスタ３０がオフになっている以外は、当該２つの画素１０１のうちの上側の画素１０１に対して図５に示したのと同様の駆動が行われ、信号読出し期間２では、図１０の列方向に隣接する２つの画素１０１のうち上側の画素１０１の転送トランジスタ３０がオフになっている以外は、当該２つの画素１０１のうちの下側の画素１０１に対して図５に示したのと同様の駆動が行われる。このような駆動によって信号読出し回路の一部を共有する２つの画素１０１毎に独立に電荷を注入及び排出させることができ、各画素における残像を抑制することができる。

以上説明したように、本明細書には次の事項が開示されている。

開示された固体撮像素子は、半導体基板上方に形成された有機材料を含む光電変換層と、前記半導体基板に形成され、前記光電変換層で発生した電荷に応じた信号を読みだすＭＯＳ型の信号読出し回路とを有する固体撮像素子であって、前記信号読出し回路は、前記光電変換層によって発生した電荷を蓄積する第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷が転送される第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する転送トランジスタと、前記第二の電荷蓄積部の電位をリセットするリセットトランジスタと、前記第二の電荷蓄積部の電位に応じた信号を出力する出力トランジスタとを含み、前記リセットトランジスタの電源が接続される半導体領域の電位を深い状態から浅い状態に変更して、前記半導体領域から前記第一の電荷蓄積部に電荷を注入し、この状態から、前記半導体領域の電位を浅い状態から深い状態に変更して、前記第一の電荷蓄積部に注入された電荷を前記半導体領域に排出させる駆動をフレーム毎に行う制御部を備えるものである。

この構成により、リセットトランジスタの電源が接続される半導体領域から第一の電荷蓄積部に電荷を注入し、第一の電荷蓄積部に注入された電荷を当該半導体領域に排出する駆動をフレーム毎に行うため、第一の電荷蓄積部に電荷を蓄積開始するときの第一の電荷蓄積部の電位を各フレームで一定にすることができ、残像を抑制することができる。また、信号読出し回路に電荷注入のための機構を追加することなく残像を抑制することができ、多画素化及び低コスト化が可能になる。

開示された固体撮像素子は、前記光電変換層と前記信号読出し回路とを有する画素を複数有し、隣接する複数の前記画素において、前記信号読出し回路の一部を共有しているものである。

この構成により、１画素あたりのトランジスタの数を減少でき、画素サイズの縮小及び多画素化が容易となる。

開示された固体撮像素子は、前記信号読出し回路の一部を共有している複数の前記画素が前記リセットトランジスタを共有しており、前記制御部は、当該複数の画素において独立に電荷の注入及び排出を行わせる駆動を行うものである。

この構成により、１画素あたりのリセットドトランジスタの数を少なくすることができ、画素サイズの縮小及び多画素化が容易となる。

開示された固体撮像素子は、前記制御部は、前記第一の電荷蓄積部に電荷を注入しているときは前記転送トランジスタをオンにするものである。

この構成により、半導体領域の電位を大きく変更せずにすむため、消費電力を低減することができる。

開示された固体撮像素子は、前記制御部は、前記第一の電荷蓄積部に注入した電荷を前記半導体領域に排出しているときも前記転送トランジスタをオンのままにするものである。

この構成により、第一の電荷蓄積部に残す注入電荷の量を制御することができる。

開示された固体撮像素子は、前記制御部は、前記転送トランジスタをオフにして、前記第一の電荷蓄積部に注入した電荷の前記半導体領域への排出を完了し、前記第一の電荷蓄積部に注入した電荷の前記半導体領域への排出時間の長さによって、前記第一の電荷蓄積部に残す注入電荷の量を制御するものである。

この構成により、転送トランジスタをオンにしている時間によって、第一の電荷蓄積部への注入電荷量を制御することができ、注入電荷量の制御が容易となる。

開示された固体撮像素子は、前記制御部は、前記第一の電荷蓄積部の電位が、前記転送トランジスタがオンのときに前記転送トランジスタのゲート電極に印加される電圧によって一意に決まる前記転送トランジスタのチャネル領域の電位よりも浅い状態で、前記転送トランジスタをオフにするものである。

この構成により、電荷注入に要する時間を短くすることができる。

開示された固体撮像素子は、前記制御部は、前記第一の電荷蓄積部に注入した電荷の前記半導体領域への排出時間の長さを撮影シーンに応じて変更するものである。

開示された固体撮像素子の駆動方法は、半導体基板上方に形成された有機材料を含む光電変換層と、前記半導体基板に形成され、前記光電変換層で発生した電荷に応じた信号を読みだすＭＯＳ型の信号読出し回路とを有する固体撮像素子の駆動方法であって、前記信号読出し回路は、前記光電変換層によって発生した電荷を蓄積する第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷が転送される第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する転送トランジスタと、前記第二の電荷蓄積部の電位をリセットするリセットトランジスタと、前記第二の電荷蓄積部の電位に応じた信号を出力する出力トランジスタとを含み、前記リセットトランジスタの電源が接続される半導体領域の電位を深い状態から浅い状態に変更して、前記半導体領域から前記第一の電荷蓄積部に電荷を注入し、この状態から、前記半導体領域の電位を浅い状態から深い状態に変更して、前記第一の電荷蓄積部に注入した電荷を前記半導体領域に排出させる駆動をフレーム毎に行う駆動ステップを備えるものである。

開示された固体撮像素子の駆動方法は、前記固体撮像素子は、前記光電変換層と前記信号読出し回路とを有する画素を複数有し、隣接する複数の前記画素において前記信号読み出し回路の一部を共有しており、前記駆動ステップでは、前記隣接する複数の画素において独立に電荷の注入及び排出を行わせる駆動を行うものである。

開示された固体撮像素子の駆動方法は、前記駆動ステップでは、前記第一の電荷蓄積部に電荷を注入しているときは前記転送トランジスタをオンにするものである。

開示された固体撮像素子の駆動方法は、前記駆動ステップでは、前記第一の電荷蓄積部に注入した電荷を前記半導体領域に排出しているときも前記転送トランジスタをオンのままにするものである。

開示された固体撮像素子の駆動方法は、前記駆動ステップでは、前記転送トランジスタをオフにして、前記第一の電荷蓄積部に注入した電荷の前記半導体領域への排出を完了し、前記第一の電荷蓄積部に注入した電荷の前記半導体領域への排出時間の長さによって、前記第一の電荷蓄積部に残す注入電荷の量を制御するものである。

開示された固体撮像素子の駆動方法は、前記駆動ステップでは、前記第一の電荷蓄積部の電位が、前記転送トランジスタがオンのときに前記転送トランジスタのゲート電極に印加される電圧によって一意に決まる前記転送トランジスタのチャネル領域の電位よりも浅い状態で、前記転送トランジスタをオフにするものである。

開示された固体撮像素子の駆動方法は、前記駆動ステップでは、前記第一の電荷蓄積部に注入した電荷の前記半導体領域への排出時間の長さを撮影シーンに応じて変更するものである。

開示された撮像装置は、前記固体撮像素子を備えるものである。

１００ 固体撮像素子
１０４ 制御部
１０ 半導体基板
１１ 電荷蓄積部
１３ フローティングディフュージョン（ＦＤ）
３０ 転送トランジスタ
３１ リセットトランジスタ
３２ 出力トランジスタ
Ｓ 信号読出し回路

Claims (16)

1. 半導体基板上方に形成された有機材料を含む光電変換層と、前記半導体基板に形成され、前記光電変換層で発生した電荷に応じた信号を読みだすＭＯＳ型の信号読出し回路とを有する固体撮像素子であって、
   前記信号読出し回路は、前記光電変換層によって発生した電荷を蓄積する第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷が転送される第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する転送トランジスタと、前記第二の電荷蓄積部の電位をリセットするリセットトランジスタと、前記第二の電荷蓄積部の電位に応じた信号を出力する出力トランジスタとを含み、
   前記リセットトランジスタの電源が接続される半導体領域の電位を深い状態から浅い状態に変更して、前記半導体領域から前記第一の電荷蓄積部に電荷を注入し、この状態から、前記半導体領域の電位を浅い状態から深い状態に変更して、前記第一の電荷蓄積部に注入された電荷を前記半導体領域に排出させる駆動をフレーム毎に行う制御部を備える固体撮像素子。
2. 請求項１記載の固体撮像素子であって、
   前記光電変換層と前記信号読出し回路とを有する画素を複数有し、
   隣接する複数の前記画素において、前記信号読出し回路の一部を共有している固体撮像素子。
3. 請求項２記載の固体撮像素子であって、
   前記信号読出し回路の一部を共有している複数の前記画素は、前記リセットトランジスタを共有しており、
   前記制御部は、当該複数の画素において独立に電荷の注入及び排出を行わせる駆動を行う固体撮像素子。
4. 請求項１〜３のいずれか１項記載の固体撮像素子であって、
   前記制御部は、前記第一の電荷蓄積部に電荷を注入しているときは前記転送トランジスタをオンにする固体撮像素子。
5. 請求項４記載の固体撮像素子であって、
   前記制御部は、前記第一の電荷蓄積部に注入した電荷を前記半導体領域に排出しているときも前記転送トランジスタをオンのままにする固体撮像素子。
6. 請求項５記載の固体撮像素子であって、
   前記制御部は、前記転送トランジスタをオフにして、前記第一の電荷蓄積部に注入した電荷の前記半導体領域への排出を完了し、前記第一の電荷蓄積部に注入した電荷の前記半導体領域への排出時間の長さによって、前記第一の電荷蓄積部に残す注入電荷の量を制御する固体撮像素子。
7. 請求項６記載の固体撮像素子であって、
   前記制御部は、前記第一の電荷蓄積部の電位が、前記転送トランジスタがオンのときに前記転送トランジスタのゲート電極に印加される電圧によって一意に決まる前記転送トランジスタのチャネル領域の電位よりも浅い状態で、前記転送トランジスタをオフにする固体撮像素子。
8. 請求項６又は７記載の固体撮像素子であって、
   前記制御部は、前記第一の電荷蓄積部に注入した電荷の前記半導体領域への排出時間の長さを撮影シーンに応じて変更する固体撮像素子。
9. 半導体基板上方に形成された有機材料を含む光電変換層と、前記半導体基板に形成され、前記光電変換層で発生した電荷に応じた信号を読みだすＭＯＳ型の信号読出し回路とを有する固体撮像素子の駆動方法であって、
   前記信号読出し回路は、前記光電変換層によって発生した電荷を蓄積する第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷が転送される第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する転送トランジスタと、前記第二の電荷蓄積部の電位をリセットするリセットトランジスタと、前記第二の電荷蓄積部の電位に応じた信号を出力する出力トランジスタとを含み、
   前記リセットトランジスタの電源が接続される半導体領域の電位を深い状態から浅い状態に変更して、前記半導体領域から前記第一の電荷蓄積部に電荷を注入し、この状態から、前記半導体領域の電位を浅い状態から深い状態に変更して、前記第一の電荷蓄積部に注入した電荷を前記半導体領域に排出させる駆動をフレーム毎に行う駆動ステップを備える固体撮像素子の駆動方法。
10. 請求項９記載の固体撮像素子の駆動方法であって、
    前記固体撮像素子は、前記光電変換層と前記信号読出し回路とを有する画素を複数有し、隣接する複数の前記画素において前記信号読み出し回路の一部を共有しており、
    前記駆動ステップでは、前記隣接する複数の画素において独立に電荷の注入及び排出を行わせる駆動を行う固体撮像素子の駆動方法。
11. 請求項９又は１０記載の固体撮像素子の駆動方法であって、
    前記駆動ステップでは、前記第一の電荷蓄積部に電荷を注入しているときは前記転送トランジスタをオンにする固体撮像素子の駆動方法。
12. 請求項１１記載の固体撮像素子の駆動方法であって、
    前記駆動ステップでは、前記第一の電荷蓄積部に注入した電荷を前記半導体領域に排出しているときも前記転送トランジスタをオンのままにする固体撮像素子の駆動方法。
13. 請求項１２記載の固体撮像素子の駆動方法であって、
    前記駆動ステップでは、前記転送トランジスタをオフにして、前記第一の電荷蓄積部に注入した電荷の前記半導体領域への排出を完了し、前記第一の電荷蓄積部に注入した電荷の前記半導体領域への排出時間の長さによって、前記第一の電荷蓄積部に残す注入電荷の量を制御する固体撮像素子の駆動方法。
14. 請求項１３記載の固体撮像素子の駆動方法であって、
    前記駆動ステップでは、前記第一の電荷蓄積部の電位が、前記転送トランジスタがオンのときに前記転送トランジスタのゲート電極に印加される電圧によって一意に決まる前記転送トランジスタのチャネル領域の電位よりも浅い状態で、転送トランジスタをオフにする固体撮像素子の駆動方法。
15. 請求項１３又は１４記載の固体撮像素子の駆動方法であって、
    前記駆動ステップでは、前記第一の電荷蓄積部に注入した電荷の前記半導体領域への排出時間の長さを撮影シーンに応じて変更する固体撮像素子の駆動方法。
16. 請求項１〜８のいずれか１項記載の固体撮像素子を備える撮像装置。

Images